TWI433297B - 用於直流-直流轉換器的封裝體結構 - Google Patents

用於直流-直流轉換器的封裝體結構 Download PDF

Info

Publication number
TWI433297B
TWI433297B TW099137604A TW99137604A TWI433297B TW I433297 B TWI433297 B TW I433297B TW 099137604 A TW099137604 A TW 099137604A TW 99137604 A TW99137604 A TW 99137604A TW I433297 B TWI433297 B TW I433297B
Authority
TW
Taiwan
Prior art keywords
low
stage
side mosfet
package structure
mosfet chip
Prior art date
Application number
TW099137604A
Other languages
English (en)
Other versions
TW201220468A (en
Inventor
Yueh-Se Ho
Yanxun Xue
Jun Lu
Original Assignee
Alpha & Omega Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha & Omega Semiconductor filed Critical Alpha & Omega Semiconductor
Priority to TW099137604A priority Critical patent/TWI433297B/zh
Publication of TW201220468A publication Critical patent/TW201220468A/zh
Application granted granted Critical
Publication of TWI433297B publication Critical patent/TWI433297B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H01L2224/40249—Connecting the strap to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

用於直流-直流轉換器的封裝體結構
本發明是有關於一種半導體封裝體結構，特別是有關於一種能將多個晶片等元件封裝在同一個封裝體中的應用於直流-直流轉換器的封裝體結構。
在直流-直流轉換器中通常設有兩個MOSFET(金屬氧化物半導體場效電晶體)作為切換開關。如第1圖所示，是由2個N型MOSFET連接形成的直流-直流(DC-DC)轉換器的電路圖。
其中高端MOSFET的閘極G1及低端MOSFET的閘極G2均與一控制器連接；高端MOSFET(HS)的汲極D1連接電源端Vin，其源極S1連接低端MOSFET(LS)的汲極D2，而低端MOSFET的源極S2連接接地端Gnd，則形成所述直流-直流轉換器。一般在直流-直流轉換器的Vin-Gnd兩端之間還設置有電容、電感等元件。
如第2圖所示，現有一種直流-直流轉換器的封裝結構，使高端MOSFET晶片和低端MOSFET晶片以及控制器封裝在同一個封裝體中，以減少週邊元件數量，同時提高電源等的利用效率。
然而對於具體的封裝體來說，上述高端MOSFET晶片和低端MOSFET晶片以及控制器只能在引線框架的同一個平面上平行佈置，那麼封裝體的安裝空間很大程度上限制了高端MOSFET、低端MOSFET以 及控制器的尺寸，這對直流-直流轉換器的性能提高具有很大的影響。
有鑑於上述習知技藝之問題，本發明的目的在於提供一種用於直流-直流轉換器的封裝體結構，能夠將多個半導體晶片等元件封裝在同一個半導體封裝中，以減少直流-直流轉換器組裝時元件的數量，也減小整個半導體封裝的尺寸；進一步地由於封裝空間的節省，能夠在同樣大小的封裝體內增大晶片或控制器的尺寸，來有效提高半導體元件的產品性能。
為了達到上述目的，本發明的技術方案是提供一種用於直流-直流轉換器的封裝體結構，其中，包含：分別具有底部汲極、頂部閘極和頂部源極的高端MOSFET晶片和低端MOSFET晶片；引線框架，其設置有第一載片台和第二載片台；高端MOSFET晶片設置在第一載片台上，使其底部汲極與第一載片台形成電性連接；控制器，也設置在第一載片台上，其與高端MOSFET晶片的頂部閘極電性連接；導電的中間聯結件，其設置在第二載片台及高端MOSFET晶片上，並與高端MOSFET晶片的頂部源極電性連接；低端MOSFET晶片設置在中間聯結件上，其頂部閘極與控制器電性連接；其底部汲極與中間聯結件的頂面電性連接，即與高端 MOSFET晶片的頂部源極也電性連接；中間聯結件不覆蓋控制器，使在控制器上方、與低端MOSFET晶片之間存在空隙。
在本發明之一實施例中，第二載片台的厚度大於第一載片台的厚度。
其中，第二載片台的厚度與第一載片台上堆疊了高端MOSFET晶片後的厚度一致。
在本發明的另一實施例中，導電的中間聯結件包含一體設置的第一聯結部，以及厚於第一聯結部的第二聯結部。
其中，第二聯結部設置在第二載片台上。
其中，第一聯結部設置在第一載片台的高端MOSFET晶片上，使在高端MOSFET晶片的頂部源極通過該第一聯結部，與低端MOSFET晶片的底部汲極之間形成電性連接。
其中，第一聯結部設置在第一載片台的高端MOSFET晶片頂面之後的厚度，與第二聯結部設置在第二載片台頂面之後的厚度一致。
在上述兩個實施例中，引線框架上還設置有與第一載片台、第二載片台分隔且無電性連接的複數個引腳，包含複數個低端源極引腳、低端閘極引腳、高端源極引腳、高端閘極引腳以及控制引腳。
其中，高端MOSFET晶片通過複數個連接引線鍵合，分別在其頂部閘極與高端閘極引腳之間、頂部源極與高端源極引腳之間分別形成電性連接。
其中，控制器通過複數個連接引線鍵合，分別與第一載片台、複數個控制引腳、低端閘極引腳，以及高端MOSFET晶片的頂部閘極形成電性連接。
其中，低端MOSFET晶片通過複數個連接引線鍵合，使其頂部閘極與低端閘極極引腳之間形成電性連接，即與控制器之間也形成電性連接。
其中，低端MOSFET晶片，覆蓋中間聯結件和控制器頂部的部分或全部區域。
其中，控制器上方、與低端MOSFET晶片之間的空隙中，容納鍵合連接控制器與高端MOSFET晶片或控制引腳的複數個連接引線。
其中，低端MOSFET晶片通過複數個連接引線鍵合，使其頂部源極與低端源極引腳之間形成電性連接。
其中，用於直流-直流轉換器的封裝體結構，還包含複數個金屬連接板，來電性連接低端MOSFET晶片的頂部源極與低端源極引腳，使金屬連接板得以暴露在封裝體結構的表面之外。
本發明用於直流-直流轉換器的封裝體結構，與現有技術相比，其優點在於：本發明通過設置厚薄不同的第一、第二載片台，或是通過設置含不同厚薄聯結部的中間聯結件，使低端MOSFET晶片放置到中間聯結件頂面後，能夠堆疊在第一載片台的高端MOSFET晶片上，並通過中間聯結件連接高端MOSFET晶片的頂部源極與低端MOSFET晶片的底部汲極，以減少直流-直流轉換器組裝時元件的數量。同時 在第一載片台的控制器上方、與低端MOSFET晶片之間的空隙中，能夠容納鍵合連接控制器與高端MOSFET晶片或複數個引腳的複數個連接引線，以進一步減小整個半導體封裝的尺寸。
本發明由於採用低端MOSFET晶片通過中間聯結件堆疊至高端MOSFET晶片和控制器上方的封裝體結構，與現有技術在引線框架上平鋪設置高、低端MOSFET晶片和控制器的結構相比，本發明在同樣大的引線框架上，可以充分擴展各元件的尺寸，如將低端MOSFET晶片面積增大至覆蓋整個高端MOSFET晶片和控制器上方，能夠有效提高半導體元件的產品性能。
本發明還通過金屬連接板、金屬連接帶等金屬連接體，來實現低端MOSFET晶片的頂部源極與低端源極引腳之間的電性連接，使該金屬連接板能夠在直流-直流轉換器塑封封裝後外露，以改善半導體封裝的熱性能，同時有效降低該半導體封裝的厚度。
由本發明通過設置厚薄不同的載片台，或是設置含不同厚薄聯結部的中間聯結件來承載並電性連接複數個元件的結構，可以方便地將各種半導體晶片、控制器、電感或電容等元件堆疊，使其能被封裝在同一個半導體封裝中，以擴展本發明形成各種其他半導體元件。
11‧‧‧第一載片台
12‧‧‧第二載片台
21‧‧‧高端MOSFET晶片
211‧‧‧高端MOSFET晶片的頂部源極
212‧‧‧高端MOSFET晶片的頂部閘極
22‧‧‧低端MOSFET晶片
221‧‧‧低端MOSFET晶片的頂部源極
222‧‧‧低端MOSFET晶片的頂部閘極
131‧‧‧高端源極引腳
132‧‧‧高端閘極引腳
133‧‧‧低端源極引腳
134‧‧‧低端閘極引腳
135‧‧‧控制引腳
30‧‧‧中間聯結件
31‧‧‧第一聯結部
32‧‧‧第二聯結部
40‧‧‧控制器
51‧‧‧連接引線
52‧‧‧金屬連接板
HS‧‧‧高端MOSFET
LS‧‧‧低端MOSFET
G1、G2‧‧‧閘極
D1、D2‧‧‧汲極
S1、S2‧‧‧源極
Vin‧‧‧電壓源
Gnd‧‧‧接地端
第1圖是直流-直流轉換器的電路原理框圖；第2圖是現有直流-直流轉換器的封裝結構示意圖；第3圖是本發明用於直流-直流轉換器的封裝體結構在實施例1中的總體結構示意圖； 第4圖~第15圖是本發明用於直流-直流轉換器的封裝體結構在實施例1中的分層結構示意圖；其中，第4圖、第7圖、第10圖、第13圖是實施例1中封裝體結構的俯視圖；第5圖、第8圖、第11圖、第14圖分別是沿第4圖、第7圖、第10圖、第13圖中A-A’方向的剖面圖；第6圖、第9圖、第12圖、第15圖分別是沿第4圖、第7圖、第10圖、第13圖中B-B’方向的剖面圖；第16圖是本發明用於直流-直流轉換器的封裝體結構在實施例2中的結構俯視圖；第17圖是沿第16圖中A-A’方向的剖面圖；第18圖是沿第16圖中B-B’方向的剖面圖。
以下根據第3圖~第18圖，詳細說明本發明的一些較佳實施例，以更好的理解本發明的技術手段和效果。
如第1圖所示，本發明中所提供的直流-直流轉換器，是由2個相同類型的MOSFET晶片分別作為高端MOSFET晶片和低端MOSFET晶片，與控制器或其他元件連接後，封裝在同一個封裝體內，形成獨立的半導體元件。
該2個MOSFET晶片可以是2個N型或P型的MOSFET晶片。但是由於N型MOSFET晶片相比於P型MOSFET晶片，體積較小，電阻也較小，故在以下所述的實施例中，均以2個N型MOSFET晶片為例說明。但應當注意的是，這些具體描述及實例並非用來限制本發明的範圍。
所述高端MOSFET晶片相比於低端MOSFET晶片尺寸較小。高端和低端MOSFET晶片均具有底部汲極、頂部源極和頂部閘極，其中高端MOSFET的閘極G1及低端MOSFET的閘極G2均與一控制器連接；高端MOSFET(HS)的汲極D1連接電源端Vin，其源極S1連接低端MOSFET(LS)的汲極D2，而低端MOSFET的源極S2連接接地端(Gnd)，形成所述直流-直流轉換器。在直流-直流轉換器的Vin-Gnd兩端之間還可以設置電容、電感等元件。
實施例1
如第3圖所示是本實施例所述用於直流-直流轉換器的封裝體結構的示意圖，其包含一引線框架，該引線框架上在同一平面設置有厚度不同的第一載片台11和第二載片台12，假設第二載片台12的厚度大於第一載片台11厚度。在本實施例中第一載片台11還包括相互分離的第一部分和第二部分。當然，也可選用第一部分和第二部分相互連接的第一載片台。
該引線框架上還設置有與第一、第二載片台分隔且無電性連接的複數個引腳，包含低端源極引腳133、低端閘極引腳134、高端源極引腳131、高端閘極引腳132以及控制引腳135。
請參見第3圖所示，並配合參見第4圖所示俯視圖；第5圖所示是第4圖在A-A’向的剖面圖，第6圖所示是第4圖在B-B’向的剖面圖。
將所述尺寸較小的高端MOSFET晶片21黏接貼附至第一載片台11第一部分上，使其底部汲極(圖中未示)與第一載片台11第一部分形成電性連接；而其頂部源極211和頂部閘極212通過複數個連接 引線51鍵合(bond)，分別與上述高端源極引腳131、高端閘極引腳132形成電性連接。
將控制器40黏接貼附至第一載片台11第二部分上，使控制器40通過複數個連接引線51鍵合，分別與第一載片台11、複數個控制引腳135、低端閘極引腳134，以及高端MOSFET晶片21的頂部閘極212形成電性連接。
請參見第3圖所示，並配合參見第7圖所示俯視圖；第8圖所示是第7圖在A-A’向的剖面圖，第9圖所示是第7圖在B-B’向的剖面圖。
所述第二載片台12的厚度與第一載片台11上堆疊了高端MOSFET晶片21後的厚度一致。在該第二載片台12及高端MOSFET晶片21上固定設置一導電的中間聯結件30，使該中間聯結件30底部僅覆蓋高端MOSFET晶片21頂部的一部分，且與所述高端MOSFET晶片21的頂部源極211電性連接(第8圖)。
請參見第3圖所示，並配合參見第10圖所示俯視圖；第11圖所示是第10圖在A-A’向的剖面圖，第12圖所示是第10圖在B-B’向的剖面圖。
在中間聯結件30頂面黏接貼附所述面積較大的低端MOSFET晶片22，並與其底部汲極電性連接，因而形成第1圖中所示高端MOSFET晶片21的源極與低端MOSFET晶片22的汲極的電性連接。
該低端MOSFET晶片22放置在中間聯結件30上，並覆蓋高端MOSFET晶片21和控制器40上方的部分區域(第10圖)；低端MOSFET晶片22超出中間聯結件30的至少一個邊沿延伸到控制器40上方的分區 域，由於中間聯結件30並不覆蓋控制器40頂部，也不與其有任何連接(第8圖)，使在控制器40上方與低端MOSFET晶片22之間的空隙中，能夠容納上述鍵合連接控制器40與高端MOSFET晶片21或控制引腳135的複數個連接引線51(第11圖)。
該低端MOSFET晶片22上分別通過複數個連接引線51鍵合，將頂部閘極222，與所述引線框架上低端閘極引腳134之間形成電性連接。配合參見第4圖、第7圖及第10圖所示，由於所述低端MOSFET晶片22與控制器40分別與低端閘極引腳134電性連接，實現了第1圖中所示，低端MOSFET晶片22的閘極與控制器40的連接。
請參見第3圖所示，並配合參見第13圖所示俯視圖；第14圖所示是第13圖在A-A’向的剖面圖，第15圖所示是第13圖在B-B’向的剖面圖。
使用金屬連接板52(或者也可以是金屬連接帶之類的金屬連接體)實現低端MOSFET晶片22的頂部源極221與低端源極引腳133之間的電性連接(第13圖)，使在塑封封裝上述整個堆疊的封裝體結構後，不僅可以外露該封裝體結構的底部與Vin端連接，還可以外露所述金屬連接板52的頂部表面與Gnd端連接，以改善半導體封裝的熱性能，同時有效降低該半導體封裝的厚度。
實施例2
配合參見俯視圖(第16圖)、A-A’向的剖面圖(第17圖)和B-B’向的剖面圖(圖18)所示，本實施例所述用於直流-直流轉換器的封裝體結構，具有與實施例1中類似的堆疊結構，在引線框架頂部的第一載片台11的第一部分和第二部分上，分別黏接貼附 高端MOSFET晶片21及控制器40。在本實施例中第一載片台11的第一部分和第二部分相互分離。當然，也可選用第一部分和第二部分相互連接的第一載片台。
高端MOSFET晶片21通過複數個連接引線51鍵合，在其頂部閘極212與高端閘極引腳132之間、頂部源極211與高端源極引腳131之間分別形成電性連接。控制器40通過複數個連接引線51鍵合，分別與第一載片台11、複數個控制引腳135、低端閘極引腳134，以及高端MOSFET晶片21的頂部閘極212形成電性連接。
在引線框架的第二載片台12及高端MOSFET晶片21的頂部設置導電的中間聯結件30，並在中間聯結件30上設置低端MOSFET晶片22，通過中間聯結件30電性連接高端MOSFET晶片21的頂部源極211與低端MOSFET晶片22的底部汲極。
與上述實施例1的不同點在於，本實施例中所述引線框架上第一載片台11與第二載片台12厚度一致。
所述中間聯結件30包含一體設置的第一聯結部31和第二聯結部32，使第一聯結部31黏接貼附到第一載片台11的高端MOSFET晶片21頂面之後的厚度，與第二聯結部32黏接貼附在第二載片台12頂面之後的厚度一致。具體通過該第一聯結部31實現高端MOSFET晶片21的頂部源極211與低端MOSFET晶片22的底部汲極的電性連接。
對比第10圖與第16圖所示，本實施例中固定設置在中間聯結件30上的低端MOSFET晶片22面積增大至覆蓋或超出高端MOSFET晶片21及控制器40上方的整個區域，使在同樣大的引線框架上，低端MOSFET晶片22的尺寸能夠充分擴展，因而有效提高半導體元件的 產品性能。
如第17圖所示，低端MOSFET晶片22超出中間聯結件31的至少一個邊沿延伸到控制器40上方的分區域，由於所述第一聯結部31不覆蓋控制器40，使控制器40上方與低端MOSFET晶片22的空隙中，能夠容納上述控制器40與高端MOSFET晶片21或其他複數個引腳的連接引線51。
本實施例中，低端MOSFET晶片22通過複數個連接引線51鍵合，分別實現頂部閘極222與低端閘極引腳134之間、頂部源極221與低端源極引腳133之間的電性連接。
在一些較佳的實施例中，所述低端MOSFET晶片22的頂部源極221與低端源極引腳133之間的電性連接，也可以通過如第13圖所述的金屬連接板52、金屬連接帶等金屬連接體實現，使其能夠在封裝後外露，以改善半導體封裝的熱性能，同時有效降低該半導體封裝的厚度。
綜上所述，本發明通過設置厚薄不同的第一載片台11、第二載片台12，或是通過設置含不同厚薄聯結部的中間聯結件30，使低端MOSFET晶片22放置到中間聯結件30頂面後，能夠堆疊在第一載片台11的高端MOSFET晶片21上，並通過中間聯結件30連接高端MOSFET晶片21的頂部源極211與低端MOSFET晶片22的底部汲極，以減少直流-直流轉換器組裝時元件的數量。同時在第一載片台11的控制器40上方、與低端MOSFET晶片22之間的空隙中，能夠容納鍵合連接控制器40與高端MOSFET晶片21或複數個引腳的複數個連接引線51，以進一步減小整個半導體封裝的尺寸。
本發明由於採用低端MOSFET晶片22通過中間聯結件30堆疊至高端MOSFET晶片21和控制器40上方的封裝體結構，與第2圖所示現有技術在引線框架上平鋪設置高、低端MOSFET晶片22和控制器40的結構相比，本實施例在同樣大的引線框架上，可以充分擴展各元件的尺寸，如將低端MOSFET晶片22面積增大至覆蓋整個高端MOSFET晶片21和控制器40上方，能夠有效提高半導體元件的產品性能。
本發明還通過金屬連接板52、金屬連接帶等金屬連接體，來實現低端MOSFET晶片22的頂部源極與低端源極引腳133之間的電性連接，使該金屬連接板52能夠在直流-直流轉換器塑封封裝後外露，以改善半導體封裝的熱性能，同時有效降低該半導體封裝的厚度。
由本發明所述通過設置厚薄不同的載片台，或是設置含不同厚第一聯結部31的中間聯結件來承載並電性連接複數個元件的結構，可以方便地將各種半導體晶片、控制器、電感或電容等元件堆疊，使其能被封裝在同一個半導體封裝中，以擴展本發明形成各種其他半導體元件。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
11‧‧‧第一載片台
12‧‧‧第二載片台
21‧‧‧高端MOSFET晶片
22‧‧‧低端MOSFET晶片
131‧‧‧高端源極引腳
132‧‧‧高端閘極引腳
133‧‧‧低端源極引腳
134‧‧‧低端閘極引腳
135‧‧‧控制引腳
30‧‧‧中間聯結件
40‧‧‧控制器
51‧‧‧連接引線
52‧‧‧金屬連接板

Claims (20)

  1. 一種用於直流-直流轉換器的封裝體結構，包含：分別具有一底部汲極、一頂部閘極和一頂部源極的一高端MOSFET晶片和一低端MOSFET晶片；一引線框架，其設置有一第一載片台和一第二載片台，該第二載片台的厚度大於該第一載片台的厚度；該高端MOSFET晶片設置在該第一載片台上，使其底部汲極與該第一載片台形成電性連接；一控制器，亦設置在該第一載片台上，其與該高端MOSFET晶片的頂部閘極電性連接；導電的一中間聯結件，其設置在該第二載片台及該高端MOSFET晶片上，並與該高端MOSFET晶片的頂部源極電性連接；該低端MOSFET晶片設置在該中間聯結件上，其頂部閘極與該控制器電性連接；其底部汲極與該中間聯結件的頂面電性連接，即與該高端MOSFET晶片的頂部源極電性連接；以及該中間聯結件不覆蓋該控制器，使在該控制器上方、與該低端MOSFET晶片之間存在空隙。
  2. 如申請專利範圍第1項所述之用於直流-直流轉換器的封裝體結構，其中該第二載片台的厚度與該第一載片台上堆疊了該高端MOSFET晶片後的厚度一致。
  3. 如申請專利範圍第2項所述之用於直流-直流轉換器的封裝體結構，其中該引線框架上還設置有與該第一載片台、該第二載片台分 隔且無電性連接的複數個引腳，包含複數個低端源極引腳、低端閘極引腳、高端源極引腳、高端閘極引腳以及控制引腳。
  4. 如申請專利範圍第3項所述之用於直流-直流轉換器的封裝體結構，其中該高端MOSFET晶片通過複數個連接引線鍵合，分別在其頂部閘極與高端閘極引腳之間、頂部源極與高端源極引腳之間分別形成電性連接。
  5. 如申請專利範圍第3項所述之用於直流-直流轉換器的封裝體結構，其中該控制器通過複數個連接引線鍵合，分別與該第一載片台、該複數個控制引腳、低端閘極引腳，以及該高端MOSFET晶片的頂部閘極形成電性連接。
  6. 如申請專利範圍第5項所述之用於直流-直流轉換器的封裝體結構，其中該低端MOSFET晶片通過該複數個連接引線鍵合，使該低端MOSFET晶片的頂部閘極與該低端閘極引腳之間形成電性連接，即與該控制器之間也形成電性連接。
  7. 如申請專利範圍第5項所述之用於直流-直流轉換器的封裝體結構，其中該低端MOSFET晶片，覆蓋該中間聯結件和控制器頂部的部分或全部區域。
  8. 如申請專利範圍第7項所述之用於直流-直流轉換器的封裝體結構，其中該控制器上方、與該低端MOSFET晶片之間的空隙中，容納鍵合連接該控制器與該高端MOSFET晶片或該控制引腳的該複數個連接引線。
  9. 如申請專利範圍第3項所述之用於直流-直流轉換器的封裝體結構，其中該低端MOSFET晶片通過複數個連接引線鍵合，使該低端MOSFET晶片的頂部源極與該低端源極引腳之間形成電性連接。
  10. 如申請專利範圍第3項所述之用於直流-直流轉換器的封裝體結構 ，其中還包含複數個金屬連接板電性連接該低端MOSFET晶片的頂部源極與該低端源極引腳，使該金屬連接板得以暴露在該封裝體結構的表面之外。
  11. 一種用於直流-直流轉換器的封裝體結構，包含：分別具有一底部汲極、一頂部閘極和一頂部源極的一高端MOSFET晶片和一低端MOSFET晶片；一引線框架，其設置有一第一載片台和一第二載片台；該高端MOSFET晶片設置在該第一載片台上，使其底部汲極與該第一載片台形成電性連接；一控制器，亦設置在該第一載片台上，其與該高端MOSFET晶片的頂部閘極電性連接；導電的一中間聯結件，其設置在該第二載片台及該高端MOSFET晶片上，並與該高端MOSFET晶片的頂部源極電性連接；該低端MOSFET晶片設置在該中間聯結件上，其頂部閘極與該控制器電性連接；其底部汲極與該中間聯結件的頂面電性連接，即與該高端MOSFET晶片的頂部源極電性連接；以及該中間聯結件不覆蓋該控制器，使在該控制器上方、與該低端MOSFET晶片之間存在空隙；其中，該導電的中間聯結件包含一體設置的一第一聯結部，以及厚於該第一聯結部的一第二聯結部；該第二聯結部設置在該第二載片台上；以及該第一聯結部設置在該第一載片台的該高端MOSFET晶片上，使在該高端MOSFET晶片的頂部源極通過該第一聯結部，與該低端MOSFET晶片的底部汲極之間形成電性連接。
  12. 如申請專利範圍第11項所述之用於直流-直流轉換器的封裝體結 構，其中該第一聯結部設置在該第一載片台的該高端MOSFET晶片頂面之後的厚度，與該第二聯結部設置在該第二載片台頂面之後的厚度一致。
  13. 如申請專利範圍第12項所述之用於直流-直流轉換器的封裝體結構，其中該引線框架上還設置有與該第一載片台、該第二載片台分隔且無電性連接的複數個引腳，包含複數個低端源極引腳、低端閘極引腳、高端源極引腳、高端閘極引腳以及控制引腳。
  14. 如申請專利範圍第13項所述之用於直流-直流轉換器的封裝體結構，其中該高端MOSFET晶片通過複數個連接引線鍵合，分別在其頂部閘極與高端閘極引腳之間、頂部源極與高端源極引腳之間分別形成電性連接。
  15. 如申請專利範圍第13項所述之用於直流-直流轉換器的封裝體結構，其中該控制器通過複數個連接引線鍵合，分別與該第一載片台、該複數個控制引腳、低端閘極引腳，以及該高端MOSFET晶片的頂部閘極形成電性連接。
  16. 如申請專利範圍第15項所述之用於直流-直流轉換器的封裝體結構，其中該低端MOSFET晶片通過該複數個連接引線鍵合，使該低端MOSFET晶片的頂部閘極與該低端閘極引腳之間形成電性連接，即與該控制器之間也形成電性連接。
  17. 如申請專利範圍第15項所述之用於直流-直流轉換器的封裝體結構，其中該低端MOSFET晶片，覆蓋該中間聯結件和控制器頂部的部分或全部區域。
  18. 如申請專利範圍第17項所述之用於直流-直流轉換器的封裝體結構，其中該控制器上方、與該低端MOSFET晶片之間的空隙中，容納鍵合連接該控制器與該高端MOSFET晶片或該控制引腳的該複數 個連接引線。
  19. 如申請專利範圍第13項所述之用於直流-直流轉換器的封裝體結構，其中該低端MOSFET晶片通過複數個連接引線鍵合，使該低端MOSFET晶片的頂部源極與該低端源極引腳之間形成電性連接。
  20. 如申請專利範圍第13項所述之用於直流-直流轉換器的封裝體結構，其中還包含複數個金屬連接板電性連接該低端MOSFET晶片的頂部源極與該低端源極引腳，使該金屬連接板得以暴露在該封裝體結構的表面之外。
TW099137604A 2010-11-02 2010-11-02 用於直流-直流轉換器的封裝體結構 TWI433297B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW099137604A TWI433297B (zh) 2010-11-02 2010-11-02 用於直流-直流轉換器的封裝體結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099137604A TWI433297B (zh) 2010-11-02 2010-11-02 用於直流-直流轉換器的封裝體結構

Publications (2)

Publication Number Publication Date
TW201220468A TW201220468A (en) 2012-05-16
TWI433297B true TWI433297B (zh) 2014-04-01

Family

ID=46553161

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099137604A TWI433297B (zh) 2010-11-02 2010-11-02 用於直流-直流轉換器的封裝體結構

Country Status (1)

Country Link
TW (1) TWI433297B (zh)

Also Published As

Publication number Publication date
TW201220468A (en) 2012-05-16

Similar Documents

Publication Publication Date Title
US7615854B2 (en) Semiconductor package that includes stacked semiconductor die
US9583477B2 (en) Stacked half-bridge package
US8178954B2 (en) Structure of mixed semiconductor encapsulation structure with multiple chips and capacitors
USRE43663E1 (en) Semiconductor device
TWI467712B (zh) Semiconductor devices and power supply systems
US8148815B2 (en) Stacked field effect transistor configurations
US8217503B2 (en) Package structure for DC-DC converter
US8426963B2 (en) Power semiconductor package structure and manufacturing method thereof
TWI459536B (zh) 多晶片封裝
US20140063744A1 (en) Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
EP2477222B1 (en) Stacked half-bridge package with a current carrying layer
CN102468292B (zh) 一种用于直流-直流转换器的封装体结构
US20120193772A1 (en) Stacked die packages with flip-chip and wire bonding dies
US8426950B2 (en) Die package including multiple dies and lead orientation
JP4250191B2 (ja) Ｄｃ／ｄｃコンバータ用半導体装置
JP4705945B2 (ja) 半導体装置
TWI433297B (zh) 用於直流-直流轉換器的封裝體結構
US10594228B2 (en) Rectifier IC and insulation type switching power supply using the same
TWI469311B (zh) 聯合封裝的功率半導體元件
JP2011181970A (ja) 半導体装置
JP4800290B2 (ja) 半導体装置
JP4250193B2 (ja) Ｄｃ／ｄｃコンバータ用半導体装置
TWI514548B (zh) 一種應用於功率切換器電路的半導體封裝結構
TWI426595B (zh) 一種應用於功率切換器電路的半導體封裝結構