JP2005203775A - マルチチップパッケージ - Google Patents

マルチチップパッケージ Download PDF

Info

Publication number
JP2005203775A
JP2005203775A JP2005001941A JP2005001941A JP2005203775A JP 2005203775 A JP2005203775 A JP 2005203775A JP 2005001941 A JP2005001941 A JP 2005001941A JP 2005001941 A JP2005001941 A JP 2005001941A JP 2005203775 A JP2005203775 A JP 2005203775A
Authority
JP
Japan
Prior art keywords
pad
spacer
chip
semiconductor chip
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005001941A
Other languages
English (en)
Inventor
Ki-Myung Yoon
基明 尹
Heung Kyu Kwon
興奎 權
Hee-Seok Lee
稀裼 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005203775A publication Critical patent/JP2005203775A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48265—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

【課題】 本発明は、低いインダクタンスなど電気的特性が向上したマルチチップパッケージを提供する。また、マルチチップ構造で大きさが縮小できて安全性のあるワイヤーボンディングが具現されるマルチチップパッケージを提供する。
【解決手段】 マルチチップパッケージが提供される。マルチチップパッケージは上面に複数の基板ボンディングパッドが形成されて、下面には複数のターミナルが形成された基板と、基板上に順に積層して活性面上に複数のパッドを有する第１及び第２半導体チップと、第１及び第２半導体チップの中間層に形成され、少なくともパワー及びグラウンド用パッドを有するスペーサーを含む。この時、スペーサーは受動形素子で利用されることができ、第１及び第２半導体チップとスペーサーのパワー及びグラウンド用パッドは電気的に連結される。また、スペーサーの上部に積層された半導体チップのパッドはスペーサーに形成されたパッドを経由して基板ボンディングパッドに電気的に連結する。
【選択図】 図１

Description

本発明はマルチチップパッケージに係り、さらに詳細には複数のチップを垂直に積層して、これら間のスペーサーが受動形素子で活用されるようにするマルチチップパッケージに関する。
現在の電子製品市場は携帯用に急激にその需要を広めており、これを満足するためにはこれらシステムに実装される部品の軽薄短小化が必須である。
前記部品の軽薄短小化を実現するためには実装部品の個別サイズを減らす技術と、複数個の個別素子をワンチップ（ｏｎｅ ｃｈｉｐ）化するＳＯＣ（Ｓｙｓｔｅｍ Ｏｎ ｃｈｉｐ）技術及び複数個の個別素子を一つのパッケージ（ｐａｃｋａｇｅ）で集積するＳＩＰ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）技術などが必要である。
このうち、ＳＩＰ技術は複数個のシリコンチップを水平、垂直的に一つのパッケージで実装する技術で、既存ＭＣＭ（Ｍｕｌｔｉ−Ｃｈｉｐ Ｍｏｄｕｌｅ）概念の延長線上にある。既存ＭＣＭの場合はパッケージ製造時水平実装が主な方向だったがＳＩＰの場合は複数個のチップを垂直に積層する技術が主に適用される。
システム側面で見る時、積層された複数のチップの特性及びパワー入力ノイズ減少（Ｐｏｗｅｒｉｎ−ｐｕｔ ｎｏｉｓｅ ｒｅｄｕｃｔｉｏｎ）に関連して抵抗性、容量性、誘導性などの受動形素子（Ｐａｓｓｉｖｅ ｄｅｖｉｃｅ）がシステムボード（Ｓｙｓｔｅｍ ｂｏａｒｄ）に多く実装される。
特に、前記容量性素子（Ｃａｐａｃｉｔｏｒ）は各チップに形成された素子との近接程度にしたがってインダクタンスの値が決定されて、前記容量性素子が各チップに形成された素子に近く実装できるだけローインダクタンス（Ｌｏｗ ｉｎｄｕｃｔａｎｃｅ）を具現させることができる長所がある。
一方、前記複数個のチップを積層するＳＩＰ技術で、上下チップ間にはワイヤーボンディング空間を確保するようにスペーサーを積層することが一般的である。
ところが、従来のように容量性素子及び／またはスペーサーを実装する場合マルチチップパッケージの大きさ減少に限界がある。
したがって、容量性素子をさらに素子に近く位置させながら大きさを効果的に減少させることができるマルチチップパッケージの具現が必要な実情である。
美国特許第6,274,937号
本発明が解決しようとする一つの技術的課題は低いインダクタンスなど電気的特性が向上したマルチチップパッケージを提供することにある。
本発明が解決しようとする他の技術的課題はマルチチップ構造で大きさが縮小できて安全性のあるワイヤーボンディングが具現されるマルチチップパッケージを提供することにある。
前記した技術的課題を達成するための本発明によるマルチチップパッケージは、上面に少なくともパワー用パッド及びグラウンド用パッドを含む複数の基板ボンディングパッドが形成されて、下面には複数のターミナルが形成された基板と、前記基板上部に積層されて活性面上に少なくともパワー用パッド及びグラウンド用パッドを含む複数のパッドを有する第１半導体チップと、前記第１半導体チップ上部に積層されており、少なくともパワー用パッド及びグラウンド用パッドを有する受動形素子を含むスペーサーと、前記スペーサー上部に積層されて活性面上に少なくともパワー用パッド及びグラウンド用パッドを含む複数のパッドを有する第２半導体チップと、前記第１及び第２半導体チップと前記スペーサーのパワー用パッド及びグラウンドパッドを前記基板ボンディングパッドのパワー用パッド及びグラウンド用パッドに電気的に連結する連結手段と、を含む。
また、本発明によるマルチチップパッケージは、上面に少なくともパワー用パッド及びグラウンド用パッドを含む複数の基板ボンディングパッドが形成されて、下面には複数のターミナルが形成された基板と、前記基板上部に積層されて活性面上に少なくともパワー用パッド及びグラウンド用パッドを含む複数のパッドを有して第１方向及び前記第１方向と垂直な第２方向にそれぞれ所定幅を有する第１半導体チップと、前記第１半導体チップ上部に積層されており、少なくともパワー用パッド及びグラウンド用パッドを有して第１方向及び前記第１方向と垂直な第２方向にそれぞれ所定幅を有するが、前記第１半導体チップの前記第１方向または前記第２方向のうち少なくとも一方向の幅よりも狭く形成された受動形素子を含むスペーサーと、前記スペーサー上部に積層されて活性面上に少なくともパワー用パッド及びグラウンド用パッドを含む複数のパッドを有する第２半導体チップと、前記第１及び第２半導体チップと前記スペーサーのパワー用パッド及びグラウンドパッドを前記基板ボンディングパッドのパワー用パッド及びグラウンド用パッドに電気的に連結する連結手段と、を有することが望ましい。
この時、前記第２半導体チップは第１方向及び前記第１方向と垂直な第２方向にそれぞれ所定幅を有しており、前記スペーサーの前記第１方向または前記第２方向のうち少なくとも一方向の幅よりも狭く形成することができる。
また、前記連結手段は前記第２半導体チップのパワー用パッド及びグラウンド用パッドとスペーサーのパワー用パッド及びグラウンド用パッドとをそれぞれ経由して前記基板のパワー用パッド及びグラウンド用パッドと連結されたことが望ましい。
また、前記連結手段は前記第２半導体チップのパワー用パッド及びグラウンド用パッドとスペーサーのパワー用パッド及びグラウンド用パッドと前記第１半導体チップのパワー用パッド及びグラウンド用パッドとをそれぞれ経由して前記基板のパワー用パッド及びグラウンド用パッドと連結されることができる。
一方、前記スペーサーはシリコーン材質であり厚さ８０μｍないし２００μｍで形成されていて、前記スペーサーに形成された受動形素子はキャパシターであり、前記スペーサーのパワー用パッド及びグラウンド用パッドは前記キャパシターの電極の役割を遂行することが望ましい。
その他実施形態の具体的な事項は詳細な説明及び図面に含まれている。
上述したように本発明によると、複数のチップとチップ間にスペーサーが積層された構造で前記スペーサーを受動形素子で活用すると同時に安全性のあるワイヤーボンディングを具現することができる。
また、複数のチップとチップ間に積層されたスペーサーが受動形素子で利用されることができて低いインダクタンスなど電気的特性が向上したマルチチップパッケージを提供することができる。
本発明の利点及び特徴、そしてそれらを達成する方法は添付される図面と共に詳細に後述されている実施形態を参照すると明確になることである。しかし本発明は以下で開示する実施形態に限られることでなく相異なる多様な形態で具現されることであり、単に本実施形態は本発明の開示が完全なようにして、本発明が属する技術分野で通常の知識を有する者に発明の範ちゅうを完全に知らせるために提供することであり、本発明は請求項の範ちゅうにより定義されるだけである。明細書全体にかけて同一参照符号は同一構成要素を称する。
先に、図１ないし図３を参照して本発明の第１実施形態によるマルチチップパッケージを説明する。
図１は本発明の第１実施形態によるマルチチップパッケージを示す平面図であって、封止して形成されるパッケージ本体部分は省略されている。
図２は図１の水平方向断面図であって、図３は図１の垂直方向断面図である。
図１ないし図３に示したように、本発明の第１実施形態によるマルチチップパッケージは上面に複数の基板ボンディングパッド１１、１２、１３が形成されて、下面には複数のターミナル１５が形成された基板１０上に第１チップ２０が付着されている。
ここで、前記基板ボンディングパッド１１、１２、１３は第１チップ２０と連結される第１基板ボンディングパッド１１と、スペーサー３０と連結される第２基板ボンディングパッド１２と、第２チップ４０と連結される第３基板ボンディングパッド１３と、を含む。
前記第１チップ２０上部には前記第１チップ２０の第１方向（垂直方向）幅よりも大きくて、前記第１方向と垂直な第２方向（水平方向）幅よりも小さく形成されたスペーサー３０が付着されている。
以下では、前記第１方向を垂直方向に命名して、前記第２方向を水平方向に命名して説明する。
前記スペーサー３０上部には前記スペーサー３０の垂直方向幅よりも小さくて、前記スペーサー３０の水平方向幅よりも大きく形成された第２チップ４０が付着されている。
ここで、前記スペーサー３０はシリコーン材質で構成されたことが望ましく、複数のスペーサーパッド３１が形成されている。この時、前記スペーサーパッド３１はワイヤーボンディングが二重処理されることができるように十分に広く形成されたことが望ましい。
前記第１チップ２０及び第２チップ４０はエッジパッド型であって、第１チップ２０は向い合う縁二辺部分にチップパッド２１が形成されており、第２チップ４０は縁四辺部分すべてにチップパッド４１、４２が形成されている。
また、前記第１チップ２０及び第２チップ４０はそれぞれのチップパッド２１、４１、４２が形成された活性面が同一な方向に向かっており、その反対面である非活性面は付着に利用されている。前記第１チップ２０、第２チップ４０及びスペーサー３０は絶縁性接着剤（ａｄｈｅｓｉｖｅ）により付着が行われる。
一方、前記スペーサー３０はスペーサー３０内にエンベデッドされた受動形素子を含んで、前記スペーサーパッド３１は受動形素子にパワーと接地電圧を印加するためのパワー及びグラウンド用パッドを含む。この時、前記受動形素子は容量性素子であることが望ましい。
前記スペーサーパッド３１のパワー及びグラウンド用パッドは前記容量性素子であるキャパシターの電極として利用されることができ、前記スペーサー３０のパッド部分を除外したシリコーン材質で構成された部分がキャパシターの誘電層の役割を遂行する。この時、前記スペーサー３０の厚さは８０μｍないし２００μｍで形成されたことが望ましい。
また、前記スペーサーパッド３１は前記第２チップ４０のチップパッド４２を前記第２基板ボンディングパッド１２に電気的に連結させる時、ボンディングワイヤーが前記スペーサーパッド３１を経由してボンディングできるようにする単純に電気的連結を提供するパッドを含むことができる。
それゆえ、前記第２チップパッド４２と第２基板ボンディングパッド１２とを電気的に連結させる時に前記電気的連結を提供するスペーサーパッド３１を経由することによって、ボンディングワイヤーの長さが長くなることを防止することができる。
また、前記第２チップ４０のパワー及びグラウンド用パッドが前記スペーサー３０のパワー及びグラウンド用パッドを経由して基板ボンディングパッド１２に連結されることができるので、マルチチップパッケージのインダクタンスが低くなる等電気的特性を向上させることができる。
前記第１チップ２０のチップパッド２１と第１基板ボンディングパッド１１とは第１ボンディングワイヤー５１により電気的に連結されており、前記第１ボンディングワイヤー５１のループ（ｌｏｏｐ）の高さの確保は前記第１チップ２０と第２チップ４０との間のスペーサー３０により構成される。すなわち、前記スペーサー３０は前記第１チップ２０のワイヤーボンディング空間を提供する本来の役割を遂行すると同時に、前述したように受動形素子の役割を遂行する。
前記第２チップ４０の垂直方向に形成されたチップパッド４１と前記第３基板ボンディングパッド１３とは第２ボンディングワイヤー５２により電気的に連結される。
前記第２チップ４０の水平方向に形成されたチップパッド４２と前記第２基板ボンディングパッド１２とは前記スペーサーパッド３１を経由して第３及び第４ボンディングワイヤー５３、５４により電気的に連結されることが望ましい。
一方、本発明の第１実施形態で、前記水平方向に形成されたチップパッド４２と前記第２基板ボンディングパッド１２との電気的な連結は前記スペーサーパッド３１を経由して成り立つが、前記スペーサーパッド３１を経由しないで一つのボンディングワイヤーにより直接連結することもできる。
また、前記スペーサーパッド３１のパワー及びグラウンド用のパッドと前記第１及び第２チップ２０、４０のパワー及びグラウンド用パッドとは電気的に連結したことが望ましい。
前記第１チップ２０、第２チップ４０、スペーサー３０、ボンディングワイヤー５１、５２、５３、５４及びその接合部分はパッケージ本体６０により封止されている。前記基板１０のターミナル１５には外部接続端子の役割を遂行するソルダボール７０が付着され、前記ソルダボール７０は基板上に形成された回路配線（図示せず）を通じて基板ボンディングパッド１１、１２、１３と連結されることによって、前記第１チップ２０とスペーサー３０と第２チップ４０とに電気的に連結される。
したがって、本発明の第１実施形態によるマルチチップパッケージは第１チップと第２チップとの間に積層されるスペーサーが受動形素子で利用されることができ、前記第２チップのワイヤーボンディング時にボンディングワイヤーが前記スペーサーを経由することによって安全性のあるワイヤーボンディングを具現することができる。
次は、図４及び図５を参照して本発明の第２実施形態によるマルチチップパッケージを説明する。
図４は本発明の第２実施形態によるマルチチップパッケージを示す平面図であって、封止して形成されるパッケージ本体部分は省略されている。
図５は図４の水平方向及び垂直方向断面図である。
図４及び図５に示したように、本発明の第２実施形態によるマルチチップパッケージは上面に複数の基板ボンディングパッド１１が形成されて、下面には複数のターミナル１５が形成された基板１０上に第１チップ２０が付着されている。
前記第１チップ２０上部には前記第１チップ２０の垂直方向及び水平方向幅よりも小さく形成されたスペーサー３０が付着されている。
前記スペーサー３０上部には前記スペーサー３０の垂直方向及び水平方向幅よりも小さく形成された第２チップ４０が付着されている。
一方、本発明による第２実施形態の変形実施形態であって、図１２ないし図１４に示したように、前記第２チップ４０の幅は前記スペーサー３０の垂直方向または水平方向のうち一方向の幅よりも大きく形成することができる。
ここで、前記スペーサー３０はシリコーン材質で構成されたことが望ましく、複数のスペーサーパッド３１が形成されている。この時、前記スペーサーパッド３１はワイヤーボンディングが二重処理され得るように十分に広く形成されたことが望ましい。
前記第１チップ２０及び第２チップ４０はエッジパッド型であって、第１チップ２０及び第２チップ４０の縁四辺部分すべてにそれぞれチップパッド２１、２２、４１が形成されている。
この時、前記第１チップ２０のチップパッド２１、２２はワイヤーボンディングが二重処理されることができるように十分に広く形成されたチップパッド２２と一般的な大きさのチップパッド２１とを含むことができる。
また、前記第１チップ２０及び第２チップ４０はそれぞれのチップパッド２１、２２、４１が形成された活性面が同一な方向に向かっており、その反対面である非活性面は付着に利用されている。前記第１チップ２０、第２チップ４０及びスペーサー３０は絶縁性接着剤（ａｄｈｅｓｉｖｅ）により付着が行われる。
一方、前記スペーサー３０はスペーサー３０内にエンベデッドされた受動形素子を含んで、前記スペーサーパッド３１は受動形素子にパワーと接地電圧を印加するためのパワー及びグラウンド用パッドを含む。この時、前記受動形素子は容量性素子であることが望ましい。
前記スペーサーパッド３１のパワー及びグラウンド用パッドは前記容量性素子であるキャパシターの電極として利用することができ、前記スペーサー３０のパッド部分を除外したシリコーン材質で構成された部分がキャパシターの誘電層の役割を遂行する。この時、前記スペーサー３０の厚さは８０μｍないし２００μｍで形成されたことが望ましい。
また、前記スペーサーパッド３１は前記第２チップ４０のチップパッド４１を前記第２基板ボンディングパッド１１に電気的に連結させる時、ボンディングワイヤーが前記スペーサーパッド３１を経由してボンディングできるようにする単純に電気的連結を提供するパッドを含むことができる。
それゆえ、前記第２チップ４０のチップパッド４１と基板ボンディングパッド１１とを電気的に連結させる時に前記電気的連結を提供するスペーサーパッド３１を経由することによって、ボンディングワイヤーの長さが長くなることを防止することができる。
また、前記第２チップ４０のパワー及びグラウンド用パッドが前記スペーサー３０のパワー及びグラウンド用パッドを経由して基板ボンディングパッド１１に連結されることができるので、マルチチップパッケージのインダクタンスが低くなる等電気的特性を向上させることができる。
前記第１チップ２０のチップパッド２１、２２と基板ボンディングパッド１１とは第１ボンディングワイヤー５１により電気的に連結される。
前記スペーサーパッド３１は前記第１チップ２０のチップパッド２２を経由して前記基板ボンディングパッド１１に電気的に連結することができ、この時、前記第１ボンディングワイヤー５１と第２ボンディングワイヤー５２とにより電気的に連結することが望ましい。
前記第２チップ４０のチップパッド４１は前記スペーサーパッド３１と前記第１チップ２０のチップパッド２２とを順に経由して前記基板ボンディングパッド１１に電気的に連結することができ、この時、前記第１及び第２ボンディングワイヤー５１、５２と第３ボンディングワイヤー５３とにより電気的に連結することが望ましい。
一方、本発明の第２実施形態で、前記第２チップ４０のチップパッド４１は前記スペーサーパッド３１と前記第１チップ２０のチップパッド２２とを順に経由して基板ボンディングパッド１１に電気的に連結するが、前記スペーサーパッド３１または前記第１チップ２０のチップパッド２２のうちいずれか一つのみを経由することができる。また、前記スペーサーパッド３１及び前記第１チップ２０のチップパッド２２を経由しないで直接基板ボンディングパッド１１に連結することもできる。
また、前記スペーサーパッド３１のパワー及びグラウンド用パッドと前記第１及び第２チップ２０、４０のパワー及びグラウンド用パッドとは電気的に連結したことが望ましい。
前記第１チップ２０、第２チップ４０、スペーサー３０、ボンディングワイヤー５１、５２、５３及びその接合部分はパッケージ本体６０により封止されている。前記基板１０のターミナル１５には外部接続端子の役割を遂行するソルダボール７０が付着され、前記ソルダボール７０は基板上に形成された回路配線（図示せず）を通じて基板ボンディングパッド１１と連結されることによって、前記第１チップ２０、スペーサー３０、及び第２チップ４０に電気的に連結される。
したがって、本発明の第２実施形態によるマルチチップパッケージは第１チップと第２チップとの間に積層されるスペーサーが受動形素子で利用されることができ、前記第２チップのワイヤーボンディング時にボンディングワイヤーが前記スペーサー及び前記第１チップを経由することによって安全性のあるワイヤーボンディングを具現することができる。
次は、図６ないし図８を参照して本発明の第３実施形態によるマルチチップパッケージを説明する。
図６は本発明の第３実施形態によるマルチチップパッケージを示す平面図であって、封止して形成されるパッケージ本体部分は省略されている。
図７は図６の水平方向断面図であって、図８は図６の垂直方向断面図である。
図６ないし図８に示したように、本発明の第３実施形態によるマルチチップパッケージは上面に複数の基板ボンディングパッド１１、１２が形成されて、下面には複数のターミナル１５が形成された基板１０上に第１チップ２０が付着されている。
ここで、前記基板ボンディングパッド１１、１３は垂直方向に形成された第１基板ボンディングパッド１１と水平方向に形成された第２基板ボンディングパッド１２とを含む。
前記第１チップ２０上部には前記第１チップ２０の垂直方向幅よりも大きくて、前記第１チップ２０の水平方向幅よりも小さく形成されたスペーサー３０が付着されている。
前記スペーサー３０上部には前記スペーサー３０の垂直方向及び水平方向幅よりも小さく形成された第２チップ４０が付着されている。
ここで、前記スペーサー３０はシリコーン材質で構成されたことが望ましく、複数のスペーサーパッド３１、３２が形成されている。ここで、前記スペーサーパッド３１、３２は垂直方向に形成された第１スペーサーパッド３１と水平方向に形成された第２スペーサーパッド３２とを含む。この時、前記スペーサーパッド３１、３２はワイヤーボンディングが二重処理され得るように十分に広く形成されたことが望ましい。
前記第１チップ２０及び第２チップ４０はエッジパッド型であって、第１チップ２０は向い合う縁二辺部分にチップパッド２１が形成されており、第２チップ４０は縁四辺部分すべてにチップパッド４１、４２が形成されている。この時、前記第１チップ２０のチップパッド２１はワイヤーボンディングが二重処理され得るように十分に広く形成されたことが望ましい。
また、前記第１チップ２０及び第２チップ４０はそれぞれのチップパッド２１、４１、４２が形成された活性面が同一な方向に向かっており、その反対面である非活性面は付着に利用されている。前記第１チップ２０、第２チップ４０及びスペーサー３０は絶縁性接着剤（ａｄｈｅｓｉｖｅ）により付着が行われる。
一方、前記スペーサー３０はスペーサー３０内にエンベデッドされた受動形素子を含んで、前記スペーサーパッド３１は受動形素子にパワーと接地電圧を印加するためのパワー及びグラウンド用パッドを含む。この時、前記受動形素子は容量性素子であることが望ましい。
前記スペーサーパッド３１のパワー及びグラウンド用パッドは前記容量性素子であるキャパシターの電極として利用することができ、前記スペーサー３０のパッド部分を除外したシリコーン材質で構成された部分がキャパシターの誘電層の役割を遂行する。この時、前記スペーサー３０の厚さは８０μｍないし２００μｍで形成されたことが望ましい。
また、前記スペーサーパッド３１、３２は前記第２チップ４０のチップパッド４１、４２を前記基板ボンディングパッド１１、１２に電気的に連結させる時、ボンディングワイヤーが前記スペーサーパッド３１、３２を経由してボンディングできるようにする単純に電気的連結を提供するパッドを含むことができる。
それゆえ、前記第２チップ４０のチップパッド４１、４２と基板ボンディングパッド１１とを電気的に連結させる時に前記電気的連結を提供するスペーサーパッド３１、３２を経由することによって、ボンディングワイヤーの長さが長くなることを防止することができる。
また、前記第２チップ４０のパワー及びグラウンド用パッドは前記スペーサー３０のパワー及びグラウンド用パッドを経由して基板ボンディングパッド１１に連結することができるので、マルチチップパッケージのインダクタンスが低くなる等電気的特性を向上させることができる。
前記第１チップ２０のチップパッド２１と第１基板ボンディングパッド１１とは第１ボンディングワイヤー５１により電気的に連結される。
前記第１スペーサーパッド３１は前記第１チップ２０のチップパッド２１を経由して前記第１基板ボンディングパッド１１に電気的に連結することができ、この時、前記第１ボンディングワイヤー５１と第２ボンディングワイヤー５２とにより電気的に連結することが望ましい。
前記第２チップ４０の垂直方向に形成されたチップパッド４１は前記第１スペーサーパッド３１と前記第１チップ２０のチップパッド２１とを順に経由して前記第１基板ボンディングパッド１１に電気的に連結することができ、この時、前記第１及び第２ボンディングワイヤー５１、５２と第３ボンディングワイヤー５３とにより電気的に連結することが望ましい。
前記第２スペーサーパッド３２と第２基板ボンディングパッド１２とは第４ボンディングワイヤー５４により電気的に連結される。
前記第２チップ２０の水平方向に形成されたチップパッド４２は前記第２スペーサーパッド３２を経由して前記第２基板ボンディングパッド１２に電気的に連結することができ、この時、前記第４ボンディングワイヤー５４と第５ボンディングワイヤー５５とにより電気的に連結することが望ましい。
一方、前記スペーサーパッド３１のパワー及びグラウンド用パッドと前記第１及び第２チップ２０、４０のパワー及びグラウンド用パッドとは電気的に連結したことが望ましい。
前記第１チップ２０と第２チップ４０とスペーサー３０とボンディングワイヤー５１、５２、５３、５４、５５とその接合部分とはパッケージ本体６０により封止されている。前記基板１０のターミナル１５には外部接続端子の役割を遂行するソルダボール７０が付着され、前記ソルダボール７０は基板上に形成された回路配線（図示せず）を通じて基板ボンディングパッド１１、１２と連結されることによって、前記第１チップ２０とスペーサー３０と第２チップ４０とに電気的に連結される。
したがって、本発明の第３実施形態によるマルチチップパッケージは上述した本発明の第１及び第２実施形態と同様の効果を有する。
そうすれば、本発明の第１実施形態によるマルチチップパッケージを例に挙げてマルチチップパッケージの製造方法を詳細に説明する。本発明の第２及び第３実施形態によるマルチチップパッケージも同様の方法で変形製造することができる。
本発明の一実施形態によるマルチチップパッケージの製造方法に対して図９Ａないし図１１Ｂ及び前の図１ないし図３を共に参照しながら説明する。
先に、図９Ａないし図９Ｃに示したように、上面に複数の基板ボンディングパッド１１、１２、１３が形成されて、下面には複数のターミナル１５が形成された基板１０上にエポキシ（ｅｐｏｘｙ）または絶縁性テープ（Ｔａｐｅ）のような接着剤を利用して第１チップ２０の非活性面を付着させる。
次に、前記第１チップ２０の活性面上の向い合う縁二辺部分に形成されたチップパッド２１とそれに対応する基板１０の前記第１基板ボンディングパッド１１とが電気的に連結されるように金線（Ａｕ ｗｉｒｅ）のような導電性物質からなった第１ボンディングワイヤー５１を利用して一次ワイヤーボンディングを遂行する。
次に、図１０Ａないし図１０Ｃに示したように、前記第１チップ２０上部にエポキシまたは絶縁性テープのような接着剤を利用して前記第１チップ２０の垂直方向幅よりも大きくて、前記第１チップ２０の水平方向幅よりも小さく形成されたスペーサー３０を付着させる。
次に、前の図１、図１１Ａ及び図１１Ｂに示したように、前記スペーサー３０上部にエポキシまたは絶縁性テープのような接着剤を利用して前記スペーサー３０の垂直方向幅よりも小さくて、前記スペーサー３０の水平方向幅よりも大きく形成された第２チップ４０を付着させる。
次に、前記第２ないし第４ボンディングワイヤー５２、５３、５４を利用して２次ワイヤーボンディングを下記のように遂行する。
先に、前記第２チップ４０の垂直方向に形成されたチップパッド４１と前記第３基板ボンディングパッド１３とが電気的に連結されるように第２ボンディングワイヤー５２を利用してワイヤーボンディングを遂行する。
次に、前記第２チップ４０の水平方向に形成されたチップパッド４２と前記スペーサーパッド３１とが電気的に連結されるように第３ボンディングワイヤー５３を利用してワイヤーボンディングを遂行する。
続いて、前記スペーサーパッド３１と前記第２基板ボンディングパッド１２とが電気的に連結されるように第４ボンディングワイヤー５４を利用してワイヤーボンディングを遂行する。
次に、前の図２及び図３に示したように、前記第１チップ２０と第２チップ４０とスペーサー３０とボンディングワイヤー５１、５２、５３、５４及びその接合部分が封止されるようにするエポキシ樹脂で構成されたパッケージ本体６０をモールディングする方式で形成する。
次に、前記モールディングが完了すると、前記ターミナル１５に外部接続端子の役割を遂行するソルダボール７０を付着させる。
一方、本発明の一実施形態によるマルチチップパッケージの製造方法は一つのパッケージのみを図示したが一般には複数のパッケージを一括処理して製造して、最後の工程で分離する過程を通じて行われることが望ましい。
以上、本発明を望ましい実施形態を挙げて説明したが、本発明は前記実施形態に限定されないし、本発明の技術的思想の範囲内で当分野で通常の知識を有する者によっていろいろ変形が可能である。
複数のチップとチップ間に積層されたスペーサーが受動形素子で利用されることができて低いインダクタンスなど電気的特性が向上したマルチチップパッケージを提供することができる。
本発明の第１実施形態によるマルチチップパッケージを示す平面図である。 図１の水平方向断面図である。 図１の垂直方向断面図である。 本発明の第２実施形態によるマルチチップパッケージを示す平面図である。 図４の水平方向及び垂直方向断面図である。 本発明の第３実施形態によるマルチチップパッケージを示す平面図である。 図６の水平方向断面図である。 図６の垂直方向断面図である。 本発明の第１実施形態によるマルチチップパッケージを製造するための最初段階での平面図である。 図９Ａの水平方向断面図である。 図９Ａの垂直方向断面図である。 図９Ａの次の製造段階での平面図である。 図１０Ａの水平方向断面図である。 図１０Ａの垂直方向断面図である。 図１０Ａの次の製造段階での水平方向断面図である。 図１０Ａの次の製造段階での垂直方向断面図である。 本発明の第２実施形態の変形実施形態によるマルチチップパッケージを示す平面図である。 図１２の水平方向断面図である。 図１２の垂直方向断面図である。
符号の説明
１０ 基板
１１、１２、１３ 基板ボンディングパッド
１５ ターミナル
２０ 第１チップ
３０ スペーサー
３１ スペーサーパッド
４０ 第２チップ

Claims (29)

  1. 上面に少なくともパワー用パッド及びグラウンド用パッドを含む複数の基板ボンディングパッドが形成されて、下面には複数のターミナルが形成された基板と；
    前記基板上部に積層されて活性面上に少なくともパワー用パッド及びグラウンド用パッドを含む複数のパッドを有する第１半導体チップと；
    前記第１半導体チップ上部に積層されており、少なくともパワー用パッド及びグラウンド用パッドを有する受動形素子を含むスペーサーと；
    前記スペーサー上部に積層されて活性面上に少なくともパワー用パッド及びグラウンド用パッドを含む複数のパッドを有する第２半導体チップと；
    前記第１及び第２半導体チップ及び前記スペーサーのパワー用パッド及びグラウンドパッドを前記基板ボンディングパッドのパワー用パッド及びグラウンド用パッドに電気的に連結する連結手段と；
    を含むことを特徴とするマルチチップパッケージ。
  2. 上面に少なくともパワー用パッド及びグラウンド用パッドを含む複数の基板ボンディングパッドが形成されて、下面には複数のターミナルが形成された基板と；
    前記基板上部に積層されて活性面上に少なくともパワー用パッド及びグラウンド用パッドを含む複数のパッドを有して第１方向及び前記第１方向と垂直な第２方向にそれぞれ所定幅を有する第１半導体チップと；
    前記第１半導体チップ上部に積層されており、少なくともパワー用パッド及びグラウンド用パッドを有して第１方向及び前記第１方向と垂直な第２方向にそれぞれ所定幅を有するが、前記第１半導体チップの前記第１方向または前記第２方向のうち少なくとも一方向の幅よりも狭く形成された受動形素子を含むスペーサーと；
    前記スペーサー上部に積層されて活性面上に少なくともパワー用パッド及びグラウンド用パッドを含む複数のパッドを有する第２半導体チップと；
    前記第１及び第２半導体チップ及び前記スペーサーのパワー用パッド及びグラウンドパッドを前記基板ボンディングパッドのパワー用パッド及びグラウンド用パッドに電気的に連結する連結手段と；
    を有することを特徴とするマルチチップパッケージ。
  3. 前記第２半導体チップは第１方向及び前記第１方向と垂直な第２方向にそれぞれ所定幅を有しており、前記スペーサーの前記第１方向または前記第２方向のうち少なくとも一方向の幅よりも狭く形成されたことを特徴とする請求項２に記載のマルチチップパッケージ。
  4. 前記連結手段は前記第２半導体チップのパワー用パッド及びグラウンド用パッドとスペーサーのパワー用パッド及びグラウンド用パッドとをそれぞれ経由して前記基板のパワー用パッド及びグラウンド用パッドと連結されたことを特徴とする請求項３に記載のマルチチップパッケージ。
  5. 前記連結手段は前記第２半導体チップのパワー用パッド及びグラウンド用パッドとスペーサーのパワー用パッド及びグラウンド用パッドと前記第１半導体チップのパワー用パッド及びグラウンド用パッドとをそれぞれ経由して前記基板のパワー用パッド及びグラウンド用パッドと連結されたことを特徴とする請求項４に記載のマルチチップパッケージ。
  6. 前記スペーサーはシリコーン材質であり厚さ８０μｍないし２００μｍで形成されていて、前記スペーサーに形成された受動形素子はキャパシターであり、前記スペーサーのパワー用パッド及びグラウンド用パッドは前記キャパシターの電極の役割を遂行することを特徴とする請求項５に記載のマルチチップパッケージ。
  7. 前記連結手段はワイヤーボンディングを介して形成されたことを特徴とする請求項６に記載のマルチチップパッケージ。
  8. 前記第１半導体チップ、第２半導体チップ、スペーサー、連結手段及びその接合部分が封止されたことを特徴とする請求項７に記載のマルチチップパッケージ。
  9. 前記連結手段は前記第１半導体チップのパワー用パッド及びグラウンド用パッドと前記基板のパワー用パッド及びグラウンド用パッドとを連結する連結手段をさらに具備したことを特徴とする請求項４に記載のマルチチップパッケージ。
  10. 前記スペーサーはシリコーン材質であり厚さ８０μｍないし２００μｍで形成されていて、前記スペーサーに形成された受動形素子はキャパシターであり、前記スペーサーのパワー用パッド及びグラウンド用パッドは前記キャパシターの電極の役割を遂行することを特徴とする請求項９に記載のマルチチップパッケージ。
  11. 前記連結手段はワイヤーボンディングを介して形成されたことを特徴とする請求項１０に記載のマルチチップパッケージ。
  12. 前記第１半導体チップ、第２半導体チップ、スペーサー、連結手段及びその接合部分が封止されたことを特徴とする請求項１１に記載のマルチチップパッケージ。
  13. 前記第２半導体チップは第１方向及び前記第１方向と垂直な第２方向にそれぞれ所定幅を有しており、前記スペーサーの前記第１方向及び前記第２方向の幅よりも狭く形成されたことを特徴とする請求項３に記載のマルチチップパッケージ。
  14. 前記連結手段は前記第２半導体チップのパワー用パッド及びグラウンド用パッドとスペーサーのパワー用パッド及びグラウンド用パッドとをそれぞれ経由して前記基板のパワー用パッド及びグラウンド用パッドと連結されたことを特徴とする請求項１３に記載のマルチチップパッケージ。
  15. 前記連結手段は前記第２半導体チップのパワー用パッド及びグラウンド用パッドとスペーサーのパワー用パッド及びグラウンド用パッドと前記第１半導体チップのパワー用パッド及びグラウンド用パッドとをそれぞれ経由して前記基板のパワー用パッド及びグラウンド用パッドと連結されたことを特徴とする請求項１４に記載のマルチチップパッケージ。
  16. 前記スペーサーはシリコーン材質であり厚さ８０μｍないし２００μｍで形成されていて、前記スペーサーに形成された受動形素子はキャパシターであり、前記スペーサーのパワー用パッド及びグラウンド用パッドは前記キャパシターの電極の役割を遂行することを特徴とする請求項１５に記載のマルチチップパッケージ。
  17. 前記連結手段はワイヤーボンディングを介して形成されたことを特徴とする請求項１６に記載のマルチチップパッケージ。
  18. 前記第１半導体チップ、第２半導体チップ、スペーサー、連結手段及びその接合部分が封止されたことを特徴とする請求項１７に記載のマルチチップパッケージ。
  19. 前記連結手段は前記第１半導体チップのパワー用パッド及びグラウンド用パッドと前記基板のパワー用パッド及びグラウンド用パッドとを連結する連結手段をさらに具備したことを特徴とする請求項１４に記載のマルチチップパッケージ。
  20. 前記スペーサーはシリコーン材質であり厚さ８０μｍないし２００μｍで形成されていて、前記スペーサーに形成された受動形素子はキャパシターであり、前記スペーサーのパワー用パッド及びグラウンド用パッドは前記キャパシターの電極の役割を遂行することを特徴とする請求項１９に記載のマルチチップパッケージ。
  21. 前記連結手段はワイヤーボンディングを介して形成されたことを特徴とする請求項２０に記載のマルチチップパッケージ。
  22. 前記第１半導体チップ、第２半導体チップ、スペーサー、連結手段及びその接合部分が封止されたことを特徴とする請求項２１に記載のマルチチップパッケージ。
  23. 上面に少なくともパワー用パッド及びグラウンド用パッドを含む複数の基板ボンディングパッドが形成されて、下面には複数のターミナルが形成された基板と；
    前記基板上部に積層されて活性面上に少なくともパワー用パッド及びグラウンド用パッドを含む複数のパッドを有して第１方向及び前記第１方向と垂直な第２方向にそれぞれ所定幅を有する第１半導体チップと；
    前記第１半導体チップ上部に積層されており、少なくともパワー用パッド及びグラウンド用パッドを有して第１方向及び前記第１方向と垂直な第２方向にそれぞれ所定幅を有するが、前記第１半導体チップの前記第１方向及び前記第２方向の幅よりもそれぞれ狭く形成された受動形素子を含むスペーサーと；
    前記スペーサー上部に積層されて活性面上に少なくともパワー用パッド及びグラウンド用パッドを含む複数のパッドを有する第２半導体チップと；
    前記第１半導体チップ、第２半導体チップ、及びスペーサーのパワー用パッド及びグラウンドパッドを前記基板ボンディングパッドのパワー用パッド及びグラウンド用パッドに電気的に連結する連結手段と、
    を有することを特徴とするマルチチップパッケージ。
  24. 前記第２半導体チップは第１方向及び前記第１方向と垂直な第２方向にそれぞれ所定幅を有しており、前記スペーサーの前記第１方向または前記第２方向のうち少なくとも一方向の幅よりも狭く形成されたことを特徴とする請求項２３に記載のマルチチップパッケージ。
  25. 前記連結手段は前記第２半導体チップのパワー用パッド及びグラウンド用パッドとスペーサーのパワー用パッド及びグラウンド用パッドとをそれぞれ経由して前記基板のパワー用パッド及びグラウンド用パッドと連結されたことを特徴とする請求項２４に記載のマルチチップパッケージ。
  26. 前記連結手段は前記第２半導体チップのパワー用パッド及びグラウンド用パッドとスペーサーのパワー用パッド及びグラウンド用パッドと前記第１半導体チップのパワー用パッド及びグラウンド用パッドとをそれぞれ経由して前記基板のパワー用パッド及びグラウンド用パッドと連結されたことを特徴とする請求項２５に記載のマルチチップパッケージ。
  27. 前記スペーサーはシリコーン材質であり厚さ８０μｍないし２００μｍで形成されていて、前記スペーサーに形成された受動形素子はキャパシターであり、前記スペーサーのパワー用パッド及びグラウンド用パッドは前記キャパシターの電極の役割を遂行することを特徴とする請求項２６に記載のマルチチップパッケージ。
  28. 前記連結手段はワイヤーボンディングを介して形成されたことを特徴とする請求項２７に記載のマルチチップパッケージ。
  29. 前記第１半導体チップ、第２半導体チップ、スペーサー、連結手段及びその接合部分が封止されたことを特徴とする請求項２８に記載のマルチチップパッケージ。
JP2005001941A 2004-01-13 2005-01-06 マルチチップパッケージ Pending JP2005203775A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040002373A KR100621547B1 (ko) 2004-01-13 2004-01-13 멀티칩 패키지

Publications (1)

Publication Number Publication Date
JP2005203775A true JP2005203775A (ja) 2005-07-28

Family

ID=34805992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005001941A Pending JP2005203775A (ja) 2004-01-13 2005-01-06 マルチチップパッケージ

Country Status (7)

Country Link
US (1) US20050200003A1 (ja)
JP (1) JP2005203775A (ja)
KR (1) KR100621547B1 (ja)
CN (1) CN1641874A (ja)
DE (1) DE102005001851A1 (ja)
NL (1) NL1027869C2 (ja)
TW (1) TW200532756A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007029445A1 (ja) * 2005-09-06 2007-03-15 Matsushita Electric Industrial Co., Ltd. キャパシタ搭載型半導体装置
JP2007324506A (ja) * 2006-06-05 2007-12-13 Renesas Technology Corp 半導体装置
JP2010103475A (ja) * 2008-10-23 2010-05-06 Samsung Electro-Mechanics Co Ltd 半導体マルチチップパッケージ

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4881620B2 (ja) * 2006-01-06 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
KR100761860B1 (ko) 2006-09-20 2007-09-28 삼성전자주식회사 와이어 본딩 모니터링이 가능한 인터포저 칩을 갖는 적층반도체 패키지 및 이의 제조방법
KR101349591B1 (ko) * 2007-02-22 2014-01-08 엘지이노텍 주식회사 다이 스태킹 구조의 칩소자
US7972902B2 (en) 2007-07-23 2011-07-05 Samsung Electronics Co., Ltd. Method of manufacturing a wafer including providing electrical conductors isolated from circuitry
KR101185886B1 (ko) 2007-07-23 2012-09-25 삼성전자주식회사 유니버설 배선 라인들을 포함하는 반도체 칩, 반도체패키지, 카드 및 시스템
US9117790B2 (en) * 2012-06-25 2015-08-25 Marvell World Trade Ltd. Methods and arrangements relating to semiconductor packages including multi-memory dies
KR102053349B1 (ko) 2013-05-16 2019-12-06 삼성전자주식회사 반도체 패키지
CN103441107B (zh) * 2013-07-24 2016-08-10 三星半导体(中国)研究开发有限公司 半导体封装件及其制造方法
US9468098B2 (en) * 2014-03-20 2016-10-11 Qualcomm Incorporated Face-up substrate integration with solder ball connection in semiconductor package
KR102592640B1 (ko) 2016-11-04 2023-10-23 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
CN113380755B (zh) * 2021-06-11 2023-07-25 西安微电子技术研究所 一种多层芯片叠层组件封装结构及其制备工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6135544A (ja) * 1984-07-27 1986-02-20 Fujitsu Ltd 半導体装置
JP2002141459A (ja) * 2000-10-31 2002-05-17 Sony Corp 半導体装置および製造方法
JP2003060151A (ja) * 2001-08-10 2003-02-28 Fujitsu Ltd 半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005778A (en) * 1995-06-15 1999-12-21 Honeywell Inc. Chip stacking and capacitor mounting arrangement including spacers
US5721452A (en) * 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US5864177A (en) * 1996-12-12 1999-01-26 Honeywell Inc. Bypass capacitors for chip and wire circuit assembly
US6274937B1 (en) * 1999-02-01 2001-08-14 Micron Technology, Inc. Silicon multi-chip module packaging with integrated passive components and method of making
US6351028B1 (en) * 1999-02-08 2002-02-26 Micron Technology, Inc. Multiple die stack apparatus employing T-shaped interposer elements
TW434854B (en) * 1999-11-09 2001-05-16 Advanced Semiconductor Eng Manufacturing method for stacked chip package
US6731009B1 (en) * 2000-03-20 2004-05-04 Cypress Semiconductor Corporation Multi-die assembly
JP4570809B2 (ja) * 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
US6503776B2 (en) * 2001-01-05 2003-01-07 Advanced Semiconductor Engineering, Inc. Method for fabricating stacked chip package
SG95637A1 (en) * 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
US6586825B1 (en) * 2001-04-26 2003-07-01 Lsi Logic Corporation Dual chip in package with a wire bonded die mounted to a substrate
JP4454181B2 (ja) * 2001-05-15 2010-04-21 富士通マイクロエレクトロニクス株式会社 半導体装置
TW498470B (en) * 2001-05-25 2002-08-11 Siliconware Precision Industries Co Ltd Semiconductor packaging with stacked chips
US6700794B2 (en) * 2001-07-26 2004-03-02 Harris Corporation Decoupling capacitor closely coupled with integrated circuit
DE10142120A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
GB2385984B (en) * 2001-11-07 2006-06-28 Micron Technology Inc Semiconductor package assembly and method for electrically isolating modules
JP3507059B2 (ja) * 2002-06-27 2004-03-15 沖電気工業株式会社 積層マルチチップパッケージ
US8089142B2 (en) * 2002-02-13 2012-01-03 Micron Technology, Inc. Methods and apparatus for a stacked-die interposer
US6933597B1 (en) * 2002-07-09 2005-08-23 National Semiconductor Corporation Spacer with passive components for use in multi-chip modules
US6861288B2 (en) * 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
US6853064B2 (en) * 2003-05-12 2005-02-08 Micron Technology, Inc. Semiconductor component having stacked, encapsulated dice
US6943294B2 (en) * 2003-12-22 2005-09-13 Intel Corporation Integrating passive components on spacer in stacked dies
US8026129B2 (en) * 2006-03-10 2011-09-27 Stats Chippac Ltd. Stacked integrated circuits package system with passive components

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6135544A (ja) * 1984-07-27 1986-02-20 Fujitsu Ltd 半導体装置
JP2002141459A (ja) * 2000-10-31 2002-05-17 Sony Corp 半導体装置および製造方法
JP2003060151A (ja) * 2001-08-10 2003-02-28 Fujitsu Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007029445A1 (ja) * 2005-09-06 2007-03-15 Matsushita Electric Industrial Co., Ltd. キャパシタ搭載型半導体装置
US7884443B2 (en) 2005-09-06 2011-02-08 Panasonic Corporation Semiconductor device having a mounting substrate with a capacitor interposed therebetween
JP2007324506A (ja) * 2006-06-05 2007-12-13 Renesas Technology Corp 半導体装置
JP2010103475A (ja) * 2008-10-23 2010-05-06 Samsung Electro-Mechanics Co Ltd 半導体マルチチップパッケージ

Also Published As

Publication number Publication date
CN1641874A (zh) 2005-07-20
NL1027869C2 (nl) 2007-05-10
KR20050074145A (ko) 2005-07-18
DE102005001851A1 (de) 2005-08-25
KR100621547B1 (ko) 2006-09-14
TW200532756A (en) 2005-10-01
US20050200003A1 (en) 2005-09-15
NL1027869A1 (nl) 2005-07-14

Similar Documents

Publication Publication Date Title
JP2005203775A (ja) マルチチップパッケージ
KR100445073B1 (ko) 듀얼 다이 패키지
JP3499202B2 (ja) 半導体装置の製造方法
KR100789874B1 (ko) 반도체 장치 및 그 제조 방법
JP5529371B2 (ja) 半導体装置及びその製造方法
US8253228B2 (en) Package on package structure
KR20020072145A (ko) 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
JP2002222889A (ja) 半導体装置及びその製造方法
JP2001223324A (ja) 半導体装置
TW200301007A (en) Semiconductor device and method of fabricating the same
CN103824853B (zh) 应用于开关型调节器的集成电路组件
US8736075B2 (en) Semiconductor chip module, semiconductor package having the same and package module
JP2007214238A (ja) 半導体装置およびその製造方法
TWI517354B (zh) 內藏去耦合電容之半導體封裝構造
KR101219086B1 (ko) 패키지 모듈
JP3316409B2 (ja) 複数のｉｃチップを備えた半導体装置の構造
JP2010087403A (ja) 半導体装置
US20110304044A1 (en) Stacked chip package structure and its fabrication method
JP2007116030A (ja) 半導体装置とそれを用いた半導体パッケージ
KR20010068513A (ko) 윈도우가 구비된 회로기판을 포함하는 적층 칩 패키지
JPH09330952A (ja) プリント回路基板および半導体チップの積層方法
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
TW200933868A (en) Stacked chip package structure
JP2009141229A (ja) 半導体装置およびその製造方法
JP2001291821A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110104