JPS6135544A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6135544A
JPS6135544A JP15661184A JP15661184A JPS6135544A JP S6135544 A JPS6135544 A JP S6135544A JP 15661184 A JP15661184 A JP 15661184A JP 15661184 A JP15661184 A JP 15661184A JP S6135544 A JPS6135544 A JP S6135544A
Authority
JP
Japan
Prior art keywords
semiconductor device
capacitor
noise
ground terminal
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15661184A
Other languages
English (en)
Inventor
Atsushi Kuwajima
桑島　敦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15661184A priority Critical patent/JPS6135544A/ja
Publication of JPS6135544A publication Critical patent/JPS6135544A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に係り、特に、コンデンサを内蔵
する半導体集積回路装置の構成に関す。
半導体集積回路装置は、その便宜さのために多方面で多
用されているが、動作の商速化に伴い外界のノイズによ
る誤動作が問題になり、適切な対策が望まれている。
〔従来の技術と解決しようとする問題点〕第３図は従来
の代表的な半導体装置を模式的に示した側断面図（ａ）
、平面図（ｂｌである。
同図において、１は半導体集積回路チップ、２　　゛は
リードフレームから形成され複数個ある外部導出用リー
ド端子、３はリードフレーム空形成されチップ１を取付
けるダイステージ、４はチップ１と端子２とを接続する
ワイヤ、５はこれらを封止する合成樹脂モールドであり
、図（ｂ）図示のように端子２の中の右上端が電源端子
２Ｖ％左下端が接地端子２ｇである。
この半導体装置は、その使用に当たって、誤動作の原因
となる外界ノイズの混入を防止するため、電源端子２ｖ
が接続される電源Ｖｃｃと接地端子２ｇが接続される接
地ＧＮＤとの間にノイズキャンセラ　（図示コンデンサ
Ｃ）が接続される場合が多いが、集積度が上がり端子２
の数が増加すると、電源端子２ｖと接地端子２ｇとの間
の距離が長（なることに起因するノイズの混入が生じ易
くなる問題がある。
この対策として、ノイズキャンセラはチップ１の近くに
接続されるのが望ましい。　　。
〔問題点を解決するための手段〕
上記問題点は、リードフレームのダイステージに板状コ
ンデンサが笛ねられている本発明の半導体装置によって
解決される。
本発明によれば、前記板状コンデンサは前記ダイステー
ジの半導体集積回路チップ取付面と反対側面に出ねられ
ていても良く、また、前記ダイステージと半専体築積回
路チップとの間に重ねられていても良い。
〔作用〕
前記コンデンサが前記ダイステージの半導体集積回路チ
ップ取付面と反対側面にある場合には、該ダイステージ
を接地端子に、該コンデンサの外側電極を電源端子に接
続することに′より、また、前記コンデンサが前記ダイ
ステージと半導体築積回路チップとの間に重ねられてい
る場合には、該コンデンサの該チップ側電極を接地端子
に、該ダイステージを電源端子に接続することにより、
これらのコンデンサは、前記チップの近くに接続された
ノイズキャンセラとなり、電源端子と接地端子との間の
距離が長くなることに起因するノイズの混入をも除去し
て、当該半導体装置の誤動作を低減させる。
〔実施例〕
以下本発明による半導体装置の実施例を図により説明す
る。企図を通じ同一符号は同一対象物を示す。
第１図は本発明による半導体装置の一実施例を模式的に
示した側断面図、第２図は同じく他の実施例を模式的に
示した側断面図である。
第１図は第３図１ａｌに対応する図で、第１図図示の半
導体装置と第３図（ａ）図示との主な相違点は、取付パ
ッド３の下側にコンデンサ６が追加して取付けられた点
である。
コンデンサ６は、板状をなして表裏面のそれぞれに電極
を有する、例えば大きさ約５龍角、容量約０．１μＦの
セラミックコンデンサであり、一方の電極は、接地端子
（第３図（ｂ１図示２ｇの内側延在部）に接続されてい
るダイステージ３の下面に例えばろう付けにより取付は
接続され、他方の電極は電源端子（第３図（ｂ）図示２
ｖの内側延在部）にワイヤ４ａで接続されて、ノイズキ
ャンセラとなっている。
この実施例は、モールドパッケージの場合であるが、リ
ードフレームを使用したセラミックパッケージの場合の
実施例は、第２図図示の如くである。
同図において、７．７ａは第１図図示モールド５に代わ
るセラミックパッケージの基体と蓋である。
コンデンサ６は、ダイステージ３の上に取付４Ｊられ、
チップｌはコンデンサ６の上に取付けられている。この
場合、ダイステージ３は電源端子に接続され、チップ１
が取付けられるコンデンサ６の上側電極は接地端子に接
続されｔ、第１図図示の場合と同様にコンデンサ６がノ
イズキャンセラとなっている。
第１図、第２図図示何れの場合も、コンデンサ６は、チ
ップ１の近くに接続されるので、電源端子２ｖと接地端
子２ｇとの間の距離が長くなることに起因するノイズの
混入をも除去出来る。
然も、従来、半導体装置の外部に取付けていたノイズキ
ャンセラが不要になり、該半導体装置を搭載するパネル
の構成が羊純化されることは言うまでもない。
なお、チップ１をコンデンサ６の上に取付ける第２図図
示構成は、モールドパッケージの場合にも可能であるこ
とば、説明するまでもなく明らかであり、更に、ＩＤカ
ードとして使用されるＩＣカードなどにも適用可能であ
る。
〔発明の効果〕
以上説明したように、本発明による半導体装面の構成に
よれば、電源端子と接地端子との間の距離が長くなるこ
とに起因するノイズの混入をも除去出来て、当該半導体
装置の誤動作を従来より低減させることを可能にさせる
効果がある。
【図面の簡単な説明】
図面において、 第１図は本発明による半導体装置の一実施例を模式的に
示した側断面図、 第２図は同じく他の実施例を模式的に示した側断面図、 第３図は従来の代表的な半導体装置を模式的に示した側
１１ｉ面図（ａｌ、平面図（ｂ）である。 また７図中において、 １は半導体集積回路チップ、２はリード端子、２ｇは接
地端子、　　　　　　２ｖは電源端子、３はダイステー
ジ、　　　　　４．４ａはワイヤ、５は合成樹脂モール
ド、　　　６はコンデンサ、７はセラミック基体、　　
　７ａは蓋、Ｃはコンデンサ、　　　　　　ＧＮ口は接
地、Ｖｃｃは電源、 をそれぞれ示す。 Ｃ７Ｎ０　　　／

Claims (3)

    【特許請求の範囲】
  1. （１）リードフレームのダイステージに板状コンデンサ
    が重ねられていることを特徴とする半導体装置。
  2. （２）前記板状コンデンサは前記ダイステージの半導体
    集積回路チップ取付面と反対側面に重ねられていること
    を特徴とする、特許請求の範囲第１項記載の半導体装置
    。
  3. （３）前記板状コンデンサは前記ダイステージと半導体
    集積回路チップとの間に重ねられていることを特徴とす
    る、特許請求の範囲第１項記載の半導体装置。
JP15661184A 1984-07-27 1984-07-27 半導体装置 Pending JPS6135544A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15661184A JPS6135544A (ja) 1984-07-27 1984-07-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15661184A JPS6135544A (ja) 1984-07-27 1984-07-27 半導体装置

Publications (1)

Publication Number Publication Date
JPS6135544A true JPS6135544A (ja) 1986-02-20

Family

ID=15631517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15661184A Pending JPS6135544A (ja) 1984-07-27 1984-07-27 半導体装置

Country Status (1)

Country Link
JP (1) JPS6135544A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03213844A (ja) * 1989-10-06 1991-09-19 Fuji Photo Film Co Ltd ハロゲン化銀写真感光材料の包装方法および保存方法
JPH04133448U (ja) * 1991-05-31 1992-12-11 京セラ株式会社 半導体素子収納用パツケージ
US6091144A (en) * 1996-09-09 2000-07-18 Mitsubishi Denki Kabushiki Kaisha Semiconductor package
JP2005203775A (ja) * 2004-01-13 2005-07-28 Samsung Electronics Co Ltd マルチチップパッケージ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03213844A (ja) * 1989-10-06 1991-09-19 Fuji Photo Film Co Ltd ハロゲン化銀写真感光材料の包装方法および保存方法
JPH04133448U (ja) * 1991-05-31 1992-12-11 京セラ株式会社 半導体素子収納用パツケージ
US6091144A (en) * 1996-09-09 2000-07-18 Mitsubishi Denki Kabushiki Kaisha Semiconductor package
JP2005203775A (ja) * 2004-01-13 2005-07-28 Samsung Electronics Co Ltd マルチチップパッケージ

Similar Documents

Publication Publication Date Title
US4598307A (en) Integrated circuit device having package with bypass capacitor
JP2855975B2 (ja) 半導体集積回路
US6238950B1 (en) Integrated circuit with tightly coupled passive components
JPS61117858A (ja) 半導体装置
JPS6135544A (ja) 半導体装置
JP4908091B2 (ja) 半導体装置
US4661653A (en) Package assembly for semiconductor device
JPH02158147A (ja) 半導体装置
JPH0262069A (ja) 半導体装置
JPS6257258B2 (ja)
JPH088359A (ja) 半導体集積回路装置
KR0128229Y1 (ko) 캐패시터를 구비한 패키지
JPH027459A (ja) 半導体パッケージ
JP2538698B2 (ja) 半導体集積回路装置
JPH04186667A (ja) 半導体装置
JPH02215143A (ja) Ｔａｂ・ｉｃ
KR940009604B1 (ko) 반도체장치에 사용되는 리드 프레임
JPS63265451A (ja) 半導体装置
JPS5982750A (ja) 高密度セラミツクパツケ−ジ
JPH01205457A (ja) システム化半導体装置
JPH0439959A (ja) 半導体
JP2555991B2 (ja) パッケージ
JPS5993148U (ja) 樹脂封止型モジユ−ル
JPS59143355A (ja) 半導体集積回路装置
JPH03270063A (ja) 集積回路用パッケージ