JPH0439959A - 半導体 - Google Patents

半導体

Info

Publication number
JPH0439959A
JPH0439959A JP14677990A JP14677990A JPH0439959A JP H0439959 A JPH0439959 A JP H0439959A JP 14677990 A JP14677990 A JP 14677990A JP 14677990 A JP14677990 A JP 14677990A JP H0439959 A JPH0439959 A JP H0439959A
Authority
JP
Japan
Prior art keywords
semiconductor
chip
stage
semiconductor element
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14677990A
Other languages
English (en)
Inventor
Kenji Tsuchido
健次 土戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP14677990A priority Critical patent/JPH0439959A/ja
Publication of JPH0439959A publication Critical patent/JPH0439959A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野〕 本発明は半導体の構成及び構造に関する。
〔従来の技術〕
従来の半導体を第４図に示し説明する。ステージ５５に
固着された半導体素子５１と所定のＩＪ　＋ド端子５６
〜７１を金属細線（本例ではＡｕワイヤー）５４により
ワイヤーボンディング接線等で電気的接続され、前記半
導体素子５１と前記リード端子５４〜７１の一部を含ん
でモールド樹脂等の樹脂５５によりトランスファーモー
ルドされていた。
〔発明が解決しようとする課題〕
しかしながら、従来の技術では半導体に入力される周波
数が高くなると、電源ラインのリード端子のインダクタ
ンス成分により電源インピーダンスが上昇（ｚ＝２π／
Ｌより周波数に比例する）し、電源リップルが増大し、
誤動作するという問題を有していた。
また、従来の半導体を基板等に組み込んだ場合前記半導
体の近（に設置するバイパスコンデンサの位置や、前記
基板の配線パターンにより前記半導体の出力波形が変化
し、仕様が満足できず、工Ｃ等が誤動作するという問題
点も有していた。
そこで本発明はこのような問題点を解決するため、半導
体素子からみた電源インピーダンスを低減させることに
より、誤動作及び、出力波形の変化を防止させることを
目的とする。
〔課題を解決するための手段〕
（１）　本発明の半導体は、少なくとも半導体素子とリ
ードフレームとで構成される半導体において、バイパス
コンデンサを前記半導体内のＶＤＤ　リード端子とＶ　
Ｓ　Ｓ　ＩＪ−ド端子間に電気的接続されることを特徴
とする。
（２）　　前記半導体は、バイパスコンデンサの一方の
電極が半導体素子のステージに電気的接続されることを
特徴とする。
〔実施例〕
本発明の半導体を図面にもとづき詳細に説明する。
第１図は本発明の一実施例を示す側面断面図であり、第
２図は第１図の平面図である。
リードフレーム内に構成されるリード端子６〜２１の内
ＶＤＤリード端子６とｙｓｓリード端子７は電源ライン
用のリード端子である。
半導体素子１のサブストレート（ＩＣ基板）は通常、電
源電圧またはグランドに電気的接続されるため、本例で
は、前記半導体素子１のステージ５が前記■ＤＤリード
端子６と電気的接続される様に同一のり一ド端子となっ
ている。
前記ステージ５に固着された前記半導体素子１は、金属
細線（本例ではＡｕワイヤー）４により所定のリード端
子６〜２１にワイヤーボンディング接続等によ−り電気
的接続される。
バイパスコンデンサ２は前記ステージ５の前記半導体素
子１と逆の面と前記ＶｓｓｌＪ−ド端子７との間に電気
的接続され、前記半導体素子１と前記リード端子６〜２
１の一部を含んでモールド樹脂等の樹脂５によりトラン
スファーモールドされる。
前記バイパスコンデンサ２は前記半導体内に内蔵するこ
とができ、し７かも、前記半導体素子１の最短の位置に
設置することができるので、前記半導体素子１からみた
電源インピーダンスを低減させることができ、電源リッ
プルを抑制することができる。また、前記半導体素子１
かもみた電源インピーダンスは一定であるため、基板等
へ実装置。
た場合、外付けのバイパスコンデンサの位置や前記基板
の配線パターンによって誤動作したり、出力波形が変化
することはない。
尚、応用例として、第５図に示すように少なくとも水晶
振動子等の圧電振動子６８と半導体素子５１とリードフ
レームから構成される圧電発振器にも応用することがで
きる。
〔発明の効果〕
以上述べたように本発明によれば、バイパスコンデンサ
を半導体内に内蔵し、なおかつ、半導体素子のステージ
を前記バイパスコンデンサの一方の電極と電気的接続す
ることにより、前記半導体素子の最短の位置に前記バイ
パスコンデンサな設置することができることから、前記
半導体素子からみた電源インピーダンスを低減させるこ
とができ、誤動作の防止、及び、出力波形の変化を防止
することができる。
【図面の簡単な説明】
第１図は本発明の半導体の一実施例を示す断面図。 第２図は第１図の平面図。 第５図は本発明の応用例の圧電発振器の一実施例を示す
断面図。 第４図は従来の半導体を示す平面図。 １　３１．５１・・・・・・半導体素子２．５２　　　
　・−・−・バイパスコンデンサ５．５５，５３−・−
・・ステージ ４　＝　５４　ｅ　５４　＝・＝・Ａ　ｕワイヤー５　
、５５　、５５　・・・・・・樹　脂６′２１．５６〜
７１・・・・−・リード端子ろ ８−−・−・圧電振動子 以 上

Claims (2)

    【特許請求の範囲】
  1. （１）少なくとも半導体素子とリードフレームとで構成
    される半導体において、バイパスコンデンサを前記半導
    体内のＶ＿Ｄ＿Ｄリード端子とＶ＿Ｓ＿Ｓリード端子間
    に電気的接続されることを特徴とする半導体。
  2. （２）バイパスコンデンサの一方の電極が半導体素子の
    ステージに電気的接続されることを特徴とする請求項１
    記載の半導体。
JP14677990A 1990-06-05 1990-06-05 半導体 Pending JPH0439959A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14677990A JPH0439959A (ja) 1990-06-05 1990-06-05 半導体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14677990A JPH0439959A (ja) 1990-06-05 1990-06-05 半導体

Publications (1)

Publication Number Publication Date
JPH0439959A true JPH0439959A (ja) 1992-02-10

Family

ID=15415346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14677990A Pending JPH0439959A (ja) 1990-06-05 1990-06-05 半導体

Country Status (1)

Country Link
JP (1) JPH0439959A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006061879A1 (ja) * 2004-12-06 2006-06-15 Renesas Technology Corp. 点火装置、半導体装置及びその製造方法
JP2007112332A (ja) * 2005-10-21 2007-05-10 Advics:Kk 車両用ブレーキ装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006061879A1 (ja) * 2004-12-06 2006-06-15 Renesas Technology Corp. 点火装置、半導体装置及びその製造方法
JPWO2006061879A1 (ja) * 2004-12-06 2008-06-05 株式会社ルネサステクノロジ 点火装置、半導体装置及びその製造方法
JP2007112332A (ja) * 2005-10-21 2007-05-10 Advics:Kk 車両用ブレーキ装置

Similar Documents

Publication Publication Date Title
US6486535B2 (en) Electronic package with surface-mountable device built therein
JP2855975B2 (ja) 半導体集積回路
JPH1084074A (ja) 半導体パッケージ
JPH06140451A (ja) 半導体集積回路装置
JPH09120974A (ja) 半導体装置
JPH0439959A (ja) 半導体
JPH04162657A (ja) 半導体装置用リードフレーム
TW521489B (en) High frequency amplifier
JP2541475B2 (ja) 樹脂モ―ルド型半導体装置
JPH088359A (ja) 半導体集積回路装置
JPH0570015U (ja) 水晶発振器
JPH05343603A (ja) 半導体装置
JPS6214689Y2 (ja)
JP2745932B2 (ja) 半導体装置
JP3151853B2 (ja) 圧電発振器の製造方法
JP3108772B2 (ja) 発振回路
JPS62139347A (ja) 樹脂封止型半導体実装用金属リ−ドフレ−ム
JPH02141109A (ja) 圧電発振器の構造
JPH0543478Y2 (ja)
JPH05211279A (ja) 混成集積回路
JPH03270063A (ja) 集積回路用パッケージ
JP2001332933A (ja) 圧電発振器
JPH05145340A (ja) 半導体及び圧電発振器
JP3330694B2 (ja) 半導体装置
JPH05291485A (ja) 半導体装置