JP2541475B2 - 樹脂モ―ルド型半導体装置 - Google Patents
樹脂モ―ルド型半導体装置Info
- Publication number
- JP2541475B2 JP2541475B2 JP5253786A JP25378693A JP2541475B2 JP 2541475 B2 JP2541475 B2 JP 2541475B2 JP 5253786 A JP5253786 A JP 5253786A JP 25378693 A JP25378693 A JP 25378693A JP 2541475 B2 JP2541475 B2 JP 2541475B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- lead
- semiconductor chip
- lead pieces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、樹脂モールド型半導体
装置に関し、特に樹脂モールド内部にリードフレームに
より形成された容量部を有する樹脂モールド型半導体装
置に関するものである。
装置に関し、特に樹脂モールド内部にリードフレームに
より形成された容量部を有する樹脂モールド型半導体装
置に関するものである。
【０００２】
【従来の技術】従来この種の半導体装置を印刷配線板等
に実装し、あるシステムを構成しようとする場合、例え
ば電源回路用バイパスコンデンサ、あるいは外部整合用
容量等各種容量を使用する必要がある。その一例として
図４に示すＳＰＤＴ（SinglePole Double Throw）スイ
ッチＩＣについて説明する。ＳＰＤＴスイッチＩＣは、
ＭＥＳＦＥＴで構成されるＧａＡｓＩＣを樹脂封止した
ものであり、図４（ａ）に示すように、樹脂モールドパ
ッケージＰＫからは、入力端子ＩＮ、電源端子Ｖｓ、制
御端子Ｖｃｏｎｔ、Ｖｃｏｎｔ＊（＊は上線の代わり、
以下同じ）、出力端子ＯＵＴ１、ＯＵＴ２が導出されて
おり、通常、Ｖｓ端子を接地し、制御端子Ｖｃｏｎｔ／
Ｖｃｏｎｔ＊に０Ｖ／−５Ｖまたは−５Ｖ／０Ｖの電圧
を与えて、図４（ｃ）に示すスイッチングを行わせるも
のである。
に実装し、あるシステムを構成しようとする場合、例え
ば電源回路用バイパスコンデンサ、あるいは外部整合用
容量等各種容量を使用する必要がある。その一例として
図４に示すＳＰＤＴ（SinglePole Double Throw）スイ
ッチＩＣについて説明する。ＳＰＤＴスイッチＩＣは、
ＭＥＳＦＥＴで構成されるＧａＡｓＩＣを樹脂封止した
ものであり、図４（ａ）に示すように、樹脂モールドパ
ッケージＰＫからは、入力端子ＩＮ、電源端子Ｖｓ、制
御端子Ｖｃｏｎｔ、Ｖｃｏｎｔ＊（＊は上線の代わり、
以下同じ）、出力端子ＯＵＴ１、ＯＵＴ２が導出されて
おり、通常、Ｖｓ端子を接地し、制御端子Ｖｃｏｎｔ／
Ｖｃｏｎｔ＊に０Ｖ／−５Ｖまたは−５Ｖ／０Ｖの電圧
を与えて、図４（ｃ）に示すスイッチングを行わせるも
のである。
【０００３】しかるに−５Ｖ等の負電圧を含む電源回路
は、システムの電源回路構成を複雑にすることが多く、
システムの小型化、簡素化を図るユーザは、図４の
（ｂ）に示すように、電源端子Ｖｓを外付けのキャパシ
タＣで直流的に接地電位からフロートさせるとともに、
Ｖｓ＝５Ｖの電位に設定し、Ｖｃｏｎｔ／Ｖｃｏｎｔ＊
を５Ｖ／０Ｖまたは０Ｖ／５Ｖの正電圧のみでスイッチ
ングさせて使用することが多い。
は、システムの電源回路構成を複雑にすることが多く、
システムの小型化、簡素化を図るユーザは、図４の
（ｂ）に示すように、電源端子Ｖｓを外付けのキャパシ
タＣで直流的に接地電位からフロートさせるとともに、
Ｖｓ＝５Ｖの電位に設定し、Ｖｃｏｎｔ／Ｖｃｏｎｔ＊
を５Ｖ／０Ｖまたは０Ｖ／５Ｖの正電圧のみでスイッチ
ングさせて使用することが多い。
【０００４】上記例に限らず、キャパシタを外付け部品
としてボード上に実装することは実装密度の低下を招
く。そこで、この実装密度の低下を回避するために、樹
脂モールドパッケージ内に容量部を取り込む手法が各種
提案されている。例えば、特開昭５９−４８９４９号公
報には、図５に示すように、ダイパッド３１ａ′上に半
導体チップ３２をマウントし、半導体チップ３２とリー
ド片３１ａ〜３１ｋとの間を金属ワイヤ３４にて接続
し、リード片間にチップ型キャパシタ３７ａ〜３７ｃを
搭載し、モールド樹脂３６にて封止することが提案され
ている。また、特開昭６３−１３２４５９号公報には、
図６に示すように、半導体チップを搭載する前に、半導
体チップ実装部のリード片が２層となるようにリードフ
レームを整形し、その２層のリード片４１ａ−４１ｂ間
に誘電体層４８を介在させて容量部を形成し、しかる後
一方のリード片４１ｂ上に半導体チップ４２をマウント
し、金属ワイヤ４４にて配線することが記載されてい
る。
としてボード上に実装することは実装密度の低下を招
く。そこで、この実装密度の低下を回避するために、樹
脂モールドパッケージ内に容量部を取り込む手法が各種
提案されている。例えば、特開昭５９−４８９４９号公
報には、図５に示すように、ダイパッド３１ａ′上に半
導体チップ３２をマウントし、半導体チップ３２とリー
ド片３１ａ〜３１ｋとの間を金属ワイヤ３４にて接続
し、リード片間にチップ型キャパシタ３７ａ〜３７ｃを
搭載し、モールド樹脂３６にて封止することが提案され
ている。また、特開昭６３−１３２４５９号公報には、
図６に示すように、半導体チップを搭載する前に、半導
体チップ実装部のリード片が２層となるようにリードフ
レームを整形し、その２層のリード片４１ａ−４１ｂ間
に誘電体層４８を介在させて容量部を形成し、しかる後
一方のリード片４１ｂ上に半導体チップ４２をマウント
し、金属ワイヤ４４にて配線することが記載されてい
る。
【０００５】
【発明が解決しようとする課題】前述したパッケージ内
部にキャパシタを設けた従来の半導体装置においては、
特開昭５９−４８９４９号公報に記載されたものでは、
樹脂モールドパッケージ内部における実装部品点数が増
加し、モールド型半導体装置そのものの製造工程が複雑
になるという問題点があった。また、特開昭６３−１３
２４５９号公報のものでは、エッチングまたはプレス等
により形成したリードフレームをさらに整形加工し、か
つ誘電体層をリード片間に挟むことが必要とためにリー
ドフレームの製造工程が複雑になるという問題点があっ
た。したがって、従来例では、工数が多くかかり、結果
的にコストの増加を招くという不都合があった。
部にキャパシタを設けた従来の半導体装置においては、
特開昭５９−４８９４９号公報に記載されたものでは、
樹脂モールドパッケージ内部における実装部品点数が増
加し、モールド型半導体装置そのものの製造工程が複雑
になるという問題点があった。また、特開昭６３−１３
２４５９号公報のものでは、エッチングまたはプレス等
により形成したリードフレームをさらに整形加工し、か
つ誘電体層をリード片間に挟むことが必要とためにリー
ドフレームの製造工程が複雑になるという問題点があっ
た。したがって、従来例では、工数が多くかかり、結果
的にコストの増加を招くという不都合があった。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
め、本発明によれば、複数のリード片（１１ａ〜１１
ｇ；２１ａ〜２１ｆ）と、前記リード片に電極が接続さ
れた半導体チップ（１２；２２）とがモールド樹脂（１
６；２６）にて封止されたものであって、少なくとも１
対のリード片（１１ａ−１１ｂ；２１ｂ−２１ｄ、２１
ｃ−２１ｅ）はその容量形成部（１５；２５ａ、２５
ｂ）において他の部分のリード片間間隙より狭い間隙を
介して側面同士が対向しており、その狭い間隙のある部
分で前記半導体チップ内の素子の動作に必要な容量が形
成されていることを特徴とする樹脂モールド型半導体装
置が提供される。そして、好ましくは、前記狭い間隙は
前記半導体チップを封止するモールド樹脂によって充填
される。
め、本発明によれば、複数のリード片（１１ａ〜１１
ｇ；２１ａ〜２１ｆ）と、前記リード片に電極が接続さ
れた半導体チップ（１２；２２）とがモールド樹脂（１
６；２６）にて封止されたものであって、少なくとも１
対のリード片（１１ａ−１１ｂ；２１ｂ−２１ｄ、２１
ｃ−２１ｅ）はその容量形成部（１５；２５ａ、２５
ｂ）において他の部分のリード片間間隙より狭い間隙を
介して側面同士が対向しており、その狭い間隙のある部
分で前記半導体チップ内の素子の動作に必要な容量が形
成されていることを特徴とする樹脂モールド型半導体装
置が提供される。そして、好ましくは、前記狭い間隙は
前記半導体チップを封止するモールド樹脂によって充填
される。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１（ａ）は、本発明の第１の実施例を示
す平面図であり、図１（ｂ）はその断面図である（但
し、図１（ａ）では図を見やすくするためモールド樹脂
パッケージの上半分の除去された状態で示されてい
る）。同図に示されるように、本実施例の半導体装置に
は、リード片１１ａ〜１１ｇが備えられており、リード
片１１ａに設けられたダイパッド１１ａ′上には、半導
体チップ１２が、ＡｕＳｎ等のロー材１３を介してロー
付けされており、半導体チップ１２上に形成されたボン
ディングパッドとリード片１１ａ、１１ｃ〜１１ｇとの
間はＡｕ線等の金属ワイヤ１４で接続されている。
て説明する。図１（ａ）は、本発明の第１の実施例を示
す平面図であり、図１（ｂ）はその断面図である（但
し、図１（ａ）では図を見やすくするためモールド樹脂
パッケージの上半分の除去された状態で示されてい
る）。同図に示されるように、本実施例の半導体装置に
は、リード片１１ａ〜１１ｇが備えられており、リード
片１１ａに設けられたダイパッド１１ａ′上には、半導
体チップ１２が、ＡｕＳｎ等のロー材１３を介してロー
付けされており、半導体チップ１２上に形成されたボン
ディングパッドとリード片１１ａ、１１ｃ〜１１ｇとの
間はＡｕ線等の金属ワイヤ１４で接続されている。
【０００８】リード片１１ａと１１ｂとの間には容量形
成部１５が設けられている。容量形成部１５は、リード
片１１ａとリード片１１ｂとが櫛歯状のギャップ１１ｈ
を介してに対向する形で形成されており、このギャップ
１１ｈは、本実施例では幅１００μｍ、長さ３５ｍｍと
なっている。これらリード片１１ａ〜１１ｇは、厚さ
０．１５ｍｍの４５アロイを用い、エッチング法にて形
成したリードフレームのリードとして形成されたもので
ある。半導体チップ１２がマウントされ、金属ワイヤ１
４による繋線の施されたリードフレームは、樹脂モール
ド金型内において、エポキシ等のモールド樹脂１６によ
り封止される。このときモールド樹脂はギャップ１１ｈ
にも充填される。比率電率約４．５のエポキシ樹脂を用
いた場合、上記サイズのギャップにより容量形成部１５
において約３．５ｐＦの容量が形成できる。
成部１５が設けられている。容量形成部１５は、リード
片１１ａとリード片１１ｂとが櫛歯状のギャップ１１ｈ
を介してに対向する形で形成されており、このギャップ
１１ｈは、本実施例では幅１００μｍ、長さ３５ｍｍと
なっている。これらリード片１１ａ〜１１ｇは、厚さ
０．１５ｍｍの４５アロイを用い、エッチング法にて形
成したリードフレームのリードとして形成されたもので
ある。半導体チップ１２がマウントされ、金属ワイヤ１
４による繋線の施されたリードフレームは、樹脂モール
ド金型内において、エポキシ等のモールド樹脂１６によ
り封止される。このときモールド樹脂はギャップ１１ｈ
にも充填される。比率電率約４．５のエポキシ樹脂を用
いた場合、上記サイズのギャップにより容量形成部１５
において約３．５ｐＦの容量が形成できる。
【０００９】図２は、本発明の第１の実施例の樹脂モー
ルド型半導体装置を製造する際に用いられるリードフレ
ームの平面図である。このリードフレーム１１は、厚さ
０．１５ｍｍの４２アロイの平板にエッチングレジスト
を形成し、湿式エッチング法にてパターニングした後、
銀等のメッキを施して形成したものである。図２に示さ
れるように、リードフレーム１１において、リード片１
１ａ〜１１ｇは、フレーム外枠１１ｉとフレーム内枠１
１ｊに囲まれた領域内に形成されている。フレーム外枠
１１ｉには、搬送、位置決めのためにパイロットホール
１１ｋが開孔されている。このように形成されたリード
フレームに前述したように半導体チップ１２をロー付け
し、金属ワイヤ１４にて配線した後樹脂封止を行い、そ
の後余分な金属部を切断除去し、リード整形を行って本
実施例の樹脂モールド型半導体装置が完成する。
ルド型半導体装置を製造する際に用いられるリードフレ
ームの平面図である。このリードフレーム１１は、厚さ
０．１５ｍｍの４２アロイの平板にエッチングレジスト
を形成し、湿式エッチング法にてパターニングした後、
銀等のメッキを施して形成したものである。図２に示さ
れるように、リードフレーム１１において、リード片１
１ａ〜１１ｇは、フレーム外枠１１ｉとフレーム内枠１
１ｊに囲まれた領域内に形成されている。フレーム外枠
１１ｉには、搬送、位置決めのためにパイロットホール
１１ｋが開孔されている。このように形成されたリード
フレームに前述したように半導体チップ１２をロー付け
し、金属ワイヤ１４にて配線した後樹脂封止を行い、そ
の後余分な金属部を切断除去し、リード整形を行って本
実施例の樹脂モールド型半導体装置が完成する。
【００１０】この第１の実施例におけるの半導体チップ
の機能は、従来の技術の最初に記したＳＰＤＴスイッチ
であり、図１に示されるように、リード片１１ａは電源
端子Ｖｓとして、リード片１１ｂは接地端子ＧＮＤとし
て、リード片１１ｃは制御端子Ｖｃｏｎｔ＊として、１
１ｄは出力端子ＯＵＴ２として、リード片１１ｅは出力
端子ＯＵＴ１として、リード片１１ｆは制御端子Ｖｃｏ
ｎｔとして、リード片１１ｇは入力端子ＩＮとして用い
られている。したがって、本実施例において、電源端子
Ｖｓを＋５Ｖに設定し、制御端子Ｖｃｏｎｔ／Ｖｃｏｎ
ｔ＊に５Ｖ／０Ｖまたは０Ｖ／５Ｖを入力することによ
り、負電圧を使わないスイッチング動作で入力端子ＩＮ
に入る信号を出力端子ＯＵＴ１またはＯＵＴ２から出力
させることができる。
の機能は、従来の技術の最初に記したＳＰＤＴスイッチ
であり、図１に示されるように、リード片１１ａは電源
端子Ｖｓとして、リード片１１ｂは接地端子ＧＮＤとし
て、リード片１１ｃは制御端子Ｖｃｏｎｔ＊として、１
１ｄは出力端子ＯＵＴ２として、リード片１１ｅは出力
端子ＯＵＴ１として、リード片１１ｆは制御端子Ｖｃｏ
ｎｔとして、リード片１１ｇは入力端子ＩＮとして用い
られている。したがって、本実施例において、電源端子
Ｖｓを＋５Ｖに設定し、制御端子Ｖｃｏｎｔ／Ｖｃｏｎ
ｔ＊に５Ｖ／０Ｖまたは０Ｖ／５Ｖを入力することによ
り、負電圧を使わないスイッチング動作で入力端子ＩＮ
に入る信号を出力端子ＯＵＴ１またはＯＵＴ２から出力
させることができる。
【００１１】図３（ａ）は、本発明の第２の実施例を示
す平面図であり（但し、図３（ａ）では図を見やすくす
るためモールド樹脂パッケージの上半分の除去された状
態で示されている）、図３（ｂ）はその等価回路図であ
る。同図に示されるように、本実施例の半導体装置に
は、リード片２１ａ〜２１ｆが備えられており、リード
片２１ａに設けられたダイパッド２１ａ′上には、ロー
材２３を介して半導体チップ２２がロー付けされてい
る。半導体チップ２２上に形成されたボンディングパッ
ドとリード片２１ｂ、２１ｆとの間は金属ワイヤ２４
ａ、２４ｂで接続されている。また、リード片２１ｂと
リード片２１ｃとの間は金属ワイヤ２４ｃにより接続さ
れている。
す平面図であり（但し、図３（ａ）では図を見やすくす
るためモールド樹脂パッケージの上半分の除去された状
態で示されている）、図３（ｂ）はその等価回路図であ
る。同図に示されるように、本実施例の半導体装置に
は、リード片２１ａ〜２１ｆが備えられており、リード
片２１ａに設けられたダイパッド２１ａ′上には、ロー
材２３を介して半導体チップ２２がロー付けされてい
る。半導体チップ２２上に形成されたボンディングパッ
ドとリード片２１ｂ、２１ｆとの間は金属ワイヤ２４
ａ、２４ｂで接続されている。また、リード片２１ｂと
リード片２１ｃとの間は金属ワイヤ２４ｃにより接続さ
れている。
【００１２】リード片２１ｂと２１ｄとの間およびリー
ド片２１ｃと２１ｅとの間には櫛歯状ギャップをもつ容
量形成部２５ａと２５ｂが設けられている。先の実施例
の場合と同様に、半導体チップ２２はモールド樹脂２６
により封止されるが、この封止時において、上記櫛歯状
のギャップはモールド樹脂によって充填される。これに
より、各容量形成部２５ａ、２５ｂにおいてモールド樹
脂を誘電体層とするキャパシタが形成される。
ド片２１ｃと２１ｅとの間には櫛歯状ギャップをもつ容
量形成部２５ａと２５ｂが設けられている。先の実施例
の場合と同様に、半導体チップ２２はモールド樹脂２６
により封止されるが、この封止時において、上記櫛歯状
のギャップはモールド樹脂によって充填される。これに
より、各容量形成部２５ａ、２５ｂにおいてモールド樹
脂を誘電体層とするキャパシタが形成される。
【００１３】この実施例では、半導体チップ２２はＭＥ
ＳＦＥＴの形成されたＧａＡｓ半導体素子である。そし
て、図３（ａ）に示されるように、リード片２１ａ、２
１ｄおよび２１ｅは接地端子ＧＮＤとして、リード片２
１ｂは中継端子として、リード片２１ｃは入力端子ＩＮ
として、リード片２１ｆは出力端子ＯＵＴとして用いら
れている。この第２の実施例は、図３（ｂ）に示すよう
に、高周波増幅器の入力インピーダンス整合回路を、容
量形成部２５ａ、２５ｂに形成されたキャパシタと金属
ワイヤ２４ａ、２４ｃで形成されるインダクタンスにて
構成し、樹脂モールド型半導体装置内に収容したもので
ある。
ＳＦＥＴの形成されたＧａＡｓ半導体素子である。そし
て、図３（ａ）に示されるように、リード片２１ａ、２
１ｄおよび２１ｅは接地端子ＧＮＤとして、リード片２
１ｂは中継端子として、リード片２１ｃは入力端子ＩＮ
として、リード片２１ｆは出力端子ＯＵＴとして用いら
れている。この第２の実施例は、図３（ｂ）に示すよう
に、高周波増幅器の入力インピーダンス整合回路を、容
量形成部２５ａ、２５ｂに形成されたキャパシタと金属
ワイヤ２４ａ、２４ｃで形成されるインダクタンスにて
構成し、樹脂モールド型半導体装置内に収容したもので
ある。
【００１４】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるされるものではな
く、特許請求の範囲に記載された本願発明の要旨内にお
いて各種の変更が可能である。例えば、実施例では、半
導体素子としてＧａＡｓによるＭＥＳＦＥＴを用いたも
のについて説明したが、これに代えシリコンの半導体素
子を用いることができる。また、半導体チップの実装手
段についても、ＴＡＢ方式等他の実装方式を採用するこ
とができる。さらに、ギャップの形状として櫛歯状に代
え波形や鋸歯状のものとすることができる。
本発明はこれら実施例に限定されるされるものではな
く、特許請求の範囲に記載された本願発明の要旨内にお
いて各種の変更が可能である。例えば、実施例では、半
導体素子としてＧａＡｓによるＭＥＳＦＥＴを用いたも
のについて説明したが、これに代えシリコンの半導体素
子を用いることができる。また、半導体チップの実装手
段についても、ＴＡＢ方式等他の実装方式を採用するこ
とができる。さらに、ギャップの形状として櫛歯状に代
え波形や鋸歯状のものとすることができる。
【００１５】
【発明の効果】以上説明したように、本発明による樹脂
モールド型半導体装置は、容量を形成しようとする２つ
のリード片間に所望の容量値に応じた長さのギャップを
設けたものであり、そして容量部の誘電体として封止時
のモールド樹脂を用いるものであるので、本発明によれ
ば、従来の製造工程や従来のパッケージ構造に特別な変
更を加えることなく、パッケージ内に容量素子を形成す
ることができる。したがって、本発明によれば、従来製
法のままで、応用機器の実装密度を向上させることがで
きるとともに組み立て工数および部品点数を削減するこ
とができるため、結果的にコストダウンを図ることがで
きる。
モールド型半導体装置は、容量を形成しようとする２つ
のリード片間に所望の容量値に応じた長さのギャップを
設けたものであり、そして容量部の誘電体として封止時
のモールド樹脂を用いるものであるので、本発明によれ
ば、従来の製造工程や従来のパッケージ構造に特別な変
更を加えることなく、パッケージ内に容量素子を形成す
ることができる。したがって、本発明によれば、従来製
法のままで、応用機器の実装密度を向上させることがで
きるとともに組み立て工数および部品点数を削減するこ
とができるため、結果的にコストダウンを図ることがで
きる。
【図１】 本発明の第１の実施例の平面図と断面図。
【図２】 本発明の第１の実施例に用いられるリードフ
レームの平面図。
レームの平面図。
【図３】 本発明の第２の実施例の平面図と等価回路
図。
図。
【図４】 第１の従来例の平面図と機能説明図。
【図５】 第２の従来例の平面図。
【図６】 第３の従来例の断面図。
１１ リードフレーム １１ａ〜１１ｇ、２１ａ〜２１ｆ、３１ａ〜３１ｋ、４
１ａ、４１ｂ リード片 １１ｈ ギャップ １１ｉ フレーム外枠 １１ｊ フレーム内枠 １１ｋ パイロットホール １２、２２、３２、４２ 半導体チップ １３、２３ ロー材 １４、２４ａ〜２４ｃ、３４、４４ 金属ワイヤ １５、２５ａ、２５ｂ 容量形成部 １６、２６、３６ モールド樹脂 ３７ａ〜３７ｃ チップ型キャパシタ ４８ 誘電体層
１ａ、４１ｂ リード片 １１ｈ ギャップ １１ｉ フレーム外枠 １１ｊ フレーム内枠 １１ｋ パイロットホール １２、２２、３２、４２ 半導体チップ １３、２３ ロー材 １４、２４ａ〜２４ｃ、３４、４４ 金属ワイヤ １５、２５ａ、２５ｂ 容量形成部 １６、２６、３６ モールド樹脂 ３７ａ〜３７ｃ チップ型キャパシタ ４８ 誘電体層
Claims (5)
- 【請求項１】 複数のリード片と、前記リード片に電極
が接続された半導体チップとがモールド樹脂にて封止さ
れてなる樹脂モールド型半導体装置において、少なくと
も１対のリード片はその容量形成部において他の部分の
リード片間間隙より狭い間隙を介して側面同士が対向し
ており、その狭い間隙のある部分で前記半導体チップ内
の素子の動作に必要な容量の容量素子が形成されている
ことを特徴とする樹脂モールド型半導体装置。 - 【請求項２】 前記狭い間隙が前記半導体チップを封止
するモールド樹脂によって充填されていることを特徴と
する請求項１記載の樹脂モールド型半導体装置。 - 【請求項３】 前記半導体チップが、前記リード片の一
つに形成されたダイパッド上にマウントされ、半導体チ
ップ上に形成された電極が金属ワイヤによりリード片と
接続されていることを特徴とする請求項１記載の樹脂モ
ールド型半導体装置。 - 【請求項４】 前記一対のリード片が前記狭い間隙部に
おいて互いにジグザグ状に入り組んでいることを特徴と
する請求項１記載の樹脂モールド型半導体装置。 - 【請求項５】 前記狭い間隙が櫛歯状に形成されている
ことを特徴とする請求項１記載の樹脂モールド型半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5253786A JP2541475B2 (ja) | 1993-09-16 | 1993-09-16 | 樹脂モ―ルド型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5253786A JP2541475B2 (ja) | 1993-09-16 | 1993-09-16 | 樹脂モ―ルド型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0786489A JPH0786489A (ja) | 1995-03-31 |
| JP2541475B2 true JP2541475B2 (ja) | 1996-10-09 |
Family
ID=17256135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5253786A Expired - Fee Related JP2541475B2 (ja) | 1993-09-16 | 1993-09-16 | 樹脂モ―ルド型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2541475B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10031843A1 (de) * | 2000-06-30 | 2002-01-10 | Alcatel Sa | Elektrisches oder opto-elektrisches Bauelement mit einer Verpackung aus Kunststoff und Verfahren zur Variation der Impedanz einer Anschlussleitung eines solchen Bauelements |
| US6608375B2 (en) | 2001-04-06 | 2003-08-19 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus with decoupling capacitor |
| JP2005524995A (ja) * | 2002-05-09 | 2005-08-18 | メイコム インコーポレイテッド | 内部インピーダンス整合回路を有する集積回路 |
| DE10334384B4 (de) * | 2003-07-28 | 2014-03-27 | Infineon Technologies Ag | Chipvorrichtung |
| JP4835131B2 (ja) * | 2005-12-02 | 2011-12-14 | ソニー株式会社 | 受動素子パッケージ及びその製造方法、半導体モジュール、並びにこれらの実装構造 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02144951A (ja) * | 1988-11-26 | 1990-06-04 | Mitsubishi Electric Corp | 半導体装置 |
-
1993
- 1993-09-16 JP JP5253786A patent/JP2541475B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0786489A (ja) | 1995-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5745012A (en) | Voltage-controlled oscillator having a semiconductor integrated circuit, a piezoelectrics resonator and a diode and variable-capacitance diode | |
| US6518501B1 (en) | Electronic part and method of assembling the same | |
| JP2002232253A (ja) | フリップ・チップ・ボンディング技術を利用して実装される薄膜バルク音響共鳴器を含むマイクロ波パッケージ装置及びその製造方法 | |
| TW200533059A (en) | Piezo-electric oscillator and method of manufacturing the same | |
| KR100443688B1 (ko) | 표면 탄성파 장치 및 그 제조 방법 | |
| JP2541475B2 (ja) | 樹脂モ―ルド型半導体装置 | |
| JPH08340081A (ja) | 半導体装置とその製造方法 | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| US11688672B2 (en) | Leadframe capacitors | |
| JPH07283334A (ja) | 気密封止電子部品 | |
| JP2000164949A (ja) | ホールセンサ | |
| JP3151853B2 (ja) | 圧電発振器の製造方法 | |
| JP3289461B2 (ja) | 電圧制御発振器及びその製造方法 | |
| JP2605756B2 (ja) | 圧電発振器 | |
| JPH10163798A (ja) | 弾性表面波素子とこれを用いた電子部品 | |
| JPS62139347A (ja) | 樹脂封止型半導体実装用金属リ−ドフレ−ム | |
| JP2001332932A (ja) | 圧電発振器 | |
| JP2555522Y2 (ja) | 樹脂封止型半導体装置 | |
| JPH05145340A (ja) | 半導体及び圧電発振器 | |
| JP3736226B2 (ja) | Ｓａｗデバイス | |
| JP3250366B2 (ja) | 圧電発振器 | |
| JPH0637234A (ja) | 半導体装置 | |
| JPH08330519A (ja) | 化合物半導体集積回路装置 | |
| JP2013058975A (ja) | 発振器及びその製造方法 | |
| JPS6214506A (ja) | 圧電発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |