JP4835131B2 - 受動素子パッケージ及びその製造方法、半導体モジュール、並びにこれらの実装構造 - Google Patents
受動素子パッケージ及びその製造方法、半導体モジュール、並びにこれらの実装構造 Download PDFInfo
- Publication number
- JP4835131B2 JP4835131B2 JP2005348852A JP2005348852A JP4835131B2 JP 4835131 B2 JP4835131 B2 JP 4835131B2 JP 2005348852 A JP2005348852 A JP 2005348852A JP 2005348852 A JP2005348852 A JP 2005348852A JP 4835131 B2 JP4835131 B2 JP 4835131B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- frame material
- passive element
- package
- passive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Coils Or Transformers For Communication (AREA)
Description
前記一方の端部を絶縁材によって支持する工程と
を有する、受動素子パッケージの製造方法に係わるものである。
図1〜図10は、本発明の第1の実施の形態を示すものである。
図1は、受動素子パッケージの平面図とそのA−A’線断面図及びB−B’線断面図を示すものであって、この受動素子パッケージ3は、上部31aと下部31bとをそれぞれ板状に作製し、これらを板面垂直方向で接合して一体化させた構成からなっている。
次に、図2について、特にインダクタ6の構造をより詳細に説明する。
次に、上記のA−A’線断面に相当する図3は、上記の受動素子パッケージ3と、この受動素子パッケージ3と外形面積のほぼ等しい半導体パッケージ11とを接合して複合パッケージ化し、これを実装基板13上に実装した状態を示すものである。
次に、上記の平面図又はA−A’線断面図に相当する図4〜図10について、受動素子パッケージ3の製造工程を説明する。
本実施の形態では、図11に示すように、受動素子パッケージ3の下面の周辺部に端子1に接合した電極25を形成し、この電極25の内側位置の下面を絶縁層24で覆い、かつ、実装基板13上の端子電極12に、リードフレーム材1及び電極25を介してリードフレーム材4b、6b、7b及び8bを電気的に接続して実装していること以外は、上述の第1の実施の形態と同様である。
本実施の形態では、図12に示すように、受動素子パッケージ3の中空部9に、磁性体29が混入した絶縁層26を充填すること以外は、上述の第1の実施の形態と同様である。
本実施の形態では、図13(A)及び図13(B)に示すように、絶縁層26を有する受動素子パッケージ3の複数個を垂直方向に積層(図では2層又は3層)し、それぞれのインダクタ6と抵抗8とを垂直方向に電気的に接続して多層構造のパッケージを形成すること以外は、上述の第3の実施の形態と同様である。
本実施の形態では、図14に示すように、図12の例と同様に絶縁層26が形成された受動素子パッケージ3の下面が図11の例と同様に絶縁層24で覆われ、リードフレーム材6b及び8b等がそれぞれ電極25を介して実装基板(ここでは図示せず)に接続されると共に、受動素子パッケージ3の上面が絶縁層16で覆われ、この絶縁層16上に、リードフレーム材6a及び8a等とは電気的に絶縁された再配置配線12が設けられ、この配線12上に半導体パッケージ11の電極30が電気的に接続されていること以外は、上述の各実施の形態と同様である。
本実施の形態では、図15に示すように、図14に示した実施の形態で述べたと同様に受動素子パッケージ3上に半導体パッケージ11が積層されることに加えて、受動素子パッケージ3の電極25の下に別の半導体パッケージ28が配置され、この半導体パッケージ28の電極30と受動素子パッケージ3の電極25とが電気的に接続されていること以外は、上述の第5の実施の形態と同様である。
本実施の形態では、図16(A)に示すように、図14の例と同様に構成された受動素子パッケージ3の上面の絶縁層16上に、リードフレーム材6a及び8a等とは電気的に接続されない配線12が形成されると共に、図16(B)に示すように、受動素子パッケージ3の下面の絶縁層24上に配線25が形成されており、両配線12と25とが上下で交差するときに、これらの配線間に絶縁層16、24が介在していること以外は、上述の第5の実施の形態と同様である。
4…伝送線路補正部、
4a、4b、6a、6b、7a、7b、8a、8b…リードフレーム材、5…枠部、
5a、5b…枠材、6…インダクタ、7…キャパシタ、8…抵抗、9…中空部、
10…抵抗材、11、28…半導体パッケージ、12、25、30…電極又は配線、
13…実装基板、14…半導体チップ、15…樹脂層、16、24,26…絶縁層、
17…タイバー、18…モールド空間、19…モールド型、20…上型、21…下型、
22…上押圧型、23…下押圧型、27…誘電材、29…磁性体、
31a…パッケージ上部、31b…パッケージ下部
Claims (17)
- 上部リードフレーム材の周辺部の複数の端子が絶縁材からなる上部枠材に埋設され支持され、前記上部リードフレーム材の周辺部から突出して延設された上部リードフレーム材延設部が受動素子の少なくとも一部分を構成するように形成された板状のパッケージ上部と、下部リードフレーム材の周辺部の複数の端子が絶縁材からなる下部枠材に埋設され支持され、前記下部リードフレーム材の周辺部から突出して延設された下部リードフレーム材延設部が前記受動素子の少なくとも一部分を構成するように形成された板状のパッケージ下部とが板面垂直方向で接合される際に、前記上部枠材と前記下部枠材とを接着剤によって一体化して枠部が形成されこの枠部の内部に中空部が形成される状態で、前記上部リードフレーム材延設部と前記下部リードフレーム材延設部が板面垂直方向で対向する位置に互いに離間して配置された後、前記上部リードフレーム材延設部と前記下部リードフレーム材延設部の所定の位置に板面垂直方向から圧力を掛けて、前記上部リードフレーム材延設部と前記下部リードフレーム材延設部の一部を互いに接触する方向に所定形状に変形させ、前記上部リードフレーム材延設部と前記下部リードフレーム材延設部がそれぞれの変形部分において接続又は接合されて、前記受動素子が前記中空部に形成された、受動素子パッケージ。
- 前記中空部に磁性体が混入した絶縁層が形成されている、請求項1に記載の受動素子パッケージ。
- 前記受動素子が、インダクタ、キャパシタ、抵抗及び伝送線路補正部からなる群より選ばれた少なくとも1つの受動素子からなる、請求項1に記載の受動素子パッケージ。
- 底面が絶縁物質で覆われている、請求項1に記載の受動素子パッケージ。
- 前記受動素子パッケージが複数個積層されることにより多層構造のパッケージが形成される、請求項1に記載の受動素子パッケージ。
- 表面側又は裏面側が絶縁物質層で覆われ、この絶縁物質層上に再配置配線が設けられている、請求項1に記載の受動素子パッケージ。
- 前記受動素子パッケージの複数個が互いに積層して接合され、各前記受動素子パッケージの同種の前記受動素子が垂直方向に電気的に接続され、多層構造のパッケージが形成される、請求項1に記載の受動素子パッケージ。
- 請求項1〜7の何れか1項に記載の受動素子パッケージと、半導体パッケージとが一体化されてなる、半導体モジュール。
- 前記受動素子と半導体チップ部品とが電気的に接続されているか、或いは絶縁体によって絶縁されている、請求項8に記載の半導体モジュール。
- 請求項8に記載の受動素子パッケージ又は半導体モジュールが実装基板に固定されている実装構造。
- 上部リードフレーム材の周辺部の複数の端子が絶縁材からなる上部枠材に埋設され支
持され、前記上部リードフレーム材の周辺部から突出して延設された上部リードフレー
ム材延設部が受動素子の少なくとも一部分を構成する板状のパッケージ上部を形成する
工程と、
下部リードフレーム材の周辺部の複数の端子が絶縁材からなる下部枠材に埋設され支
持され、前記下部リードフレーム材の周辺部から突出して延設された下部リードフレー
ム材延設部が前記受動素子の少なくとも一部分を構成する板状のパッケージ下部を形成
する工程と、
前記パッケージ上部と前記パッケージ下部とを板面垂直方向で接合する際に、前記上
部枠材と前記下部枠材とを接着剤によって一体化して枠部が形成されこの枠部の内部に
中空部が形成される状態で、前記上部リードフレーム材延設部と前記下部リードフレー
ム材延設部を板面垂直方向で対向する位置に互いに離間して配置した後、前記上部リー
ドフレーム材延設部と前記下部リードフレーム材延設部の所定の位置に板面垂直方向か
ら圧力を掛けて、前記上部リードフレーム材延設部と前記下部リードフレーム材延設部
の一部を互いに接触する方向に所定形状に変形させて、前記上部リードフレーム材延設
部と前記下部リードフレーム材延設部をそれぞれの変形部分において接続又は接合させ
て、前記中空部に前記受動素子を形成する工程と
を有する、受動素子パッケージの製造方法。 - 前記中空部に磁性体が混入した絶縁層を形成する工程を有する、請求項11に記載の受動素子パッケージの製造方法。
- 前記受動素子を、インダクタ、キャパシタ、抵抗及び伝送線路補正部からなる群より選ばれた少なくとも1つの受動素子とする、請求項11に記載の受動素子パッケージの製造方法。
- 底面を絶縁物質で覆う、請求項11に記載の受動素子パッケージの製造方法。
- 前記受動素子パッケージを複数個積層することにより多層構造のパッケージを形成する、請求項11に記載の受動素子パッケージの製造方法。
- 表面側又は裏面側を絶縁物質層で覆い、この絶縁物質層上に再配置配線を設ける、請求項11に記載の受動素子パッケージの製造方法。
- 前記受動素子パッケージの複数個を互いに積層して接合し、各前記受動素子パッケージの同種の前記受動素子を垂直方向に電気的に接続し、多層構造のパッケージを形成する、請求項11に記載の受動素子パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005348852A JP4835131B2 (ja) | 2005-12-02 | 2005-12-02 | 受動素子パッケージ及びその製造方法、半導体モジュール、並びにこれらの実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005348852A JP4835131B2 (ja) | 2005-12-02 | 2005-12-02 | 受動素子パッケージ及びその製造方法、半導体モジュール、並びにこれらの実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007157877A JP2007157877A (ja) | 2007-06-21 |
JP4835131B2 true JP4835131B2 (ja) | 2011-12-14 |
Family
ID=38241873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005348852A Expired - Fee Related JP4835131B2 (ja) | 2005-12-02 | 2005-12-02 | 受動素子パッケージ及びその製造方法、半導体モジュール、並びにこれらの実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4835131B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010028017A (ja) * | 2008-07-24 | 2010-02-04 | Fuji Electric Device Technology Co Ltd | 薄型インダクタおよびその製造方法と、この薄型インダクタを用いた超小型電力変換装置 |
JP5749066B2 (ja) * | 2011-05-02 | 2015-07-15 | 新電元工業株式会社 | インダクタ一体型リードフレーム、並びに、電子回路モジュール及びその製造方法 |
KR102463331B1 (ko) * | 2017-10-16 | 2022-11-04 | 삼성전기주식회사 | 인덕터 어레이 |
JP7299009B2 (ja) * | 2018-10-18 | 2023-06-27 | 新光電気工業株式会社 | 多層基板、電子部品及び多層基板の製造方法 |
JP7268988B2 (ja) * | 2018-11-08 | 2023-05-08 | 新光電気工業株式会社 | 電子部品及び電子部品の製造方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63132459A (ja) * | 1986-11-25 | 1988-06-04 | Hitachi Ltd | 容量内蔵半導体パツケ−ジ |
JPH03252158A (ja) * | 1990-02-28 | 1991-11-11 | Ibiden Co Ltd | リードフレーム |
JP2541475B2 (ja) * | 1993-09-16 | 1996-10-09 | 日本電気株式会社 | 樹脂モ―ルド型半導体装置 |
JP3148488B2 (ja) * | 1993-12-10 | 2001-03-19 | 住友特殊金属株式会社 | セラミックパッケージ用リードフレーム材料 |
WO1996012296A1 (fr) * | 1994-10-18 | 1996-04-25 | Hitachi, Ltd. | Dispositif a semi-conducteur et son procede de fabrication |
JPH0917910A (ja) * | 1995-06-28 | 1997-01-17 | Hitachi Ltd | 半導体装置及びその製造方法、検査方法、実装基板 |
JP3130809B2 (ja) * | 1996-11-19 | 2001-01-31 | 日本電気株式会社 | 半導体装置 |
JP2970626B2 (ja) * | 1997-11-11 | 1999-11-02 | 日本電気株式会社 | 半導体集積回路装置用リードフレーム、および半導体集積回路装置 |
JP2000331835A (ja) * | 1999-05-21 | 2000-11-30 | Taiyo Yuden Co Ltd | 積層電子部品及び回路モジュール |
JP3365622B2 (ja) * | 1999-12-17 | 2003-01-14 | 松下電器産業株式会社 | Lc複合部品および電源素子 |
JP4522574B2 (ja) * | 2000-12-04 | 2010-08-11 | 大日本印刷株式会社 | 半導体装置の作製方法 |
JP4608794B2 (ja) * | 2001-03-21 | 2011-01-12 | ソニー株式会社 | 高周波モジュール装置及びその製造方法 |
JP2002344106A (ja) * | 2001-05-16 | 2002-11-29 | Matsushita Electric Ind Co Ltd | 回路部品内蔵基板とその製造方法 |
JP2002353030A (ja) * | 2001-05-25 | 2002-12-06 | Kawasaki Steel Corp | 表面実装型平面磁気素子および集積型回路部品 |
JP2004111545A (ja) * | 2002-09-17 | 2004-04-08 | Jfe Steel Kk | 平面磁気素子 |
JP2005142284A (ja) * | 2003-11-05 | 2005-06-02 | Renesas Technology Corp | 半導体装置 |
JPWO2005096007A1 (ja) * | 2004-03-31 | 2008-02-21 | 日本電気株式会社 | 磁界センサ |
JP2005302986A (ja) * | 2004-04-12 | 2005-10-27 | Sony Corp | 半導体装置、その製造方法及びその実装構造、並びにリードフレーム |
-
2005
- 2005-12-02 JP JP2005348852A patent/JP4835131B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007157877A (ja) | 2007-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI450286B (zh) | 基板內藏用電子零件及零件內藏型基板 | |
US7868431B2 (en) | Compact power semiconductor package and method with stacked inductor and integrated circuit die | |
US20130113592A1 (en) | Magnetic electrical device | |
US6879238B2 (en) | Configuration and method for manufacturing compact high current inductor coil | |
JP2003133135A (ja) | コイル部品 | |
JP2007019498A (ja) | 半導体マルチチップパッケージ | |
JP6551546B2 (ja) | インダクタ部品およびその製造方法 | |
JP2002233140A (ja) | 超小型電力変換装置 | |
JPWO2010087407A1 (ja) | 半導体装置及び電源回路 | |
CN111477434B (zh) | 层叠线圈部件 | |
JP6716867B2 (ja) | コイル部品およびその製造方法 | |
JP4835131B2 (ja) | 受動素子パッケージ及びその製造方法、半導体モジュール、並びにこれらの実装構造 | |
JP6458903B2 (ja) | 受動素子アレイおよびプリント配線板 | |
KR20140082355A (ko) | 인덕터 및 그 제조방법 | |
JP2004040001A (ja) | コイル部品及び回路装置 | |
JP3649214B2 (ja) | 超小型電力変換装置およびその製造方法 | |
US6704994B1 (en) | Method of manufacturing discrete electronic components | |
US10912188B2 (en) | High-frequency component | |
JP6521104B2 (ja) | インダクタ部品およびその製造方法 | |
JP2005167468A (ja) | 電子装置および半導体装置 | |
JP4010919B2 (ja) | インダクティブ素子の製造方法 | |
JP4065125B2 (ja) | 部品内蔵モジュール並びにその製造方法 | |
US7545021B1 (en) | Apparatus and method for making integrated circuit packages having integrated circuits mounted onto passive electrical components | |
JP2001325574A (ja) | Icカード | |
JP2007110042A (ja) | 受動素子及びその製造方法、受動素子の実装構造及びその実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081201 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110912 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |