JP3130809B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3130809B2 JP3130809B2 JP08308486A JP30848696A JP3130809B2 JP 3130809 B2 JP3130809 B2 JP 3130809B2 JP 08308486 A JP08308486 A JP 08308486A JP 30848696 A JP30848696 A JP 30848696A JP 3130809 B2 JP3130809 B2 JP 3130809B2
- Authority
- JP
- Japan
- Prior art keywords
- spiral coil
- chip
- fet
- semiconductor device
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Description
用パッケージの構造に関する。
られるデバイスは、より低雑音、高利得であることが要
求される。一般に、3GHz以上の高い周波数帯域での
受信側初段増幅には、シリコン(Si)と比較して高い
電子移動度をもち、高周波においても低雑音、高利得の
特性を得ることのできるガリウム砒素(GaAs)を用
いた電解効果トランジスタ(FET)が使用されてい
る。一方、1GHz〜3GHzの比較的低周波の帯域
は、Siのもつ電子移動度でも対応が可能なため、Si
デバイス、特に高周波に対応できるSiバイポーラトラ
ンジスタが、GaAsFETと共存する帯域となってい
る。この1GHz〜3GHz帯域においても、GaAs
FETは、その雑音特性、利得特性ともにSiバイポー
ラトランジスタより優れている。しかし、GaAsFE
Tは、FETの構造上、低周波の入力信号に対しては特
に反射が大きくなり扱いにくく、価格が高いという問題
から多くは使用されておらず、主に低価格で扱いやすい
Siバイポーラトランジスタが使用されている。
ケージ(以下PKGという)を用いた半導体装置の一例
の部分平面図である。この半導体装置は、GaAsFE
T104を搭載し、そのゲート電極107に接続される
リード101が直線状の端部101bとなっている。こ
の構造はリードフレーム(厚さt=110μm)のチッ
プマウントエリア105に、GaAsFET104(こ
の場合、350μm角)が搭載される。そして、それぞ
れリード端子101、102、103が金線のボンディ
ングワイヤ106を介してGaAsFETのゲート電極
107、ドレイン電極108、ソース電極109と接続
される。封着用の樹脂110は誘電率4のエポキシ系の
樹脂で、そのサイズは、縦2.2mm横1.4mm、既
存の小型ミニモールドPKGと称されるPKG(縦2m
m横1.25mm)とほぼ同じサイズである。
得ることのできる特性はGaAsFETに劣っている
が、例えば入出力の整合を取らなくてもほぼ最大の利得
を得ることができる。これに対して、GaAsFETを
使用する場合には、入出力の整合を取ることにより必要
な特性を引き出すことになる。その際使用する周波数、
FET個々のインピーダンスによって異なるが、場合に
よっては数十nH程度のインダクタンスが必要となる。
これをチップ上でスパイラルコイルを作成することによ
り得ようとすると、少なくとも200μm角以上のスペ
ースが必要となる。従来、外部整合を必要としないGa
AsFETとして、スパイラルコイルを含む整合回路を
FETと共にチップ上に作成する内部整合型のFETが
ある。
るのはGaAsウェーハそのものの価格が高いことに起
因するため、スパイラルコイル作成に必要なスペース分
だけチップサイズが大きくなり、さらに価格を高くする
という問題があった。
る集積回路(IC)にもあてはまる。周波数やFET個
々の特性、回路構成によって異なるが、チップにおける
整合回路(スパイラルコイル)の占める割合は一般に3
0パーセント以上であり、それによりGaAsICの価
格を高くしている。
67996号公報(以下従来例1という)では、FET
そのものをスパイラル形状にすることによりチップ面積
を小さくしている。しかし、このような形状では、FE
Tそのものの特性が大きく劣化する問題がある。
従来例2という)では、ICチップとPKGのリードフ
レームとの間に中継用のパットを作り、この中継点を介
してボンディングワイヤを接続することにより、ボンデ
ィングワイヤの長さ、太さを調節し最適なインダクタン
スが得られるとしている。
ミニモールドPKGにスパイラルコイルを付加したもの
はGaAsウェーハそのものの価格が高いため、スパイ
ラルコイル作成に必要なスペース分だけチップサイズが
大きくなり、それだけ価格を高くするという問題があっ
た。
体の特性が問題となる。すなわち、低雑音の特性を得る
ためには、ゲート長を細くし、かつゲート抵抗をできる
だけ小さくする必要があるが、スパイラルコイルを形成
するような長いゲート電極でゲート長を細くすると、ゲ
ート抵抗がきわめて大きくなってしまう。また、電極先
端では十分なインダクタンスが得られるが、その一方で
電極の根元に近づくほどその効果は0に近づく。その結
果、両端の位相の差が大きくなり、これによっても特性
が劣化する。
十分なインダクタンスを得るにはボンディングワイヤだ
けで少なくとも数mm程度必要となり、低コストを実現
できる数mm角のPKGには適応できない。さらに中継
用のパットの作成や、余分なボンディングにかかる工数
を含めると、そのコストは無視できないものとなる。
十分なインダクタンスが得られる半導体パッケージ構造
により、低価格、かつ容易に優れた特性を得ることので
きる半導体装置を提供することにある。
成は、リードフレーム上のチップマウント領域に高周波
用半導体チップが載置され、前記リードフレームのリー
ド端子の少くとも1つが、外部接続端子部からこの半導
体チップへ接続されるワイヤとの結合部にいたる個所
で、スパイラルコイル形状に形成され、前記半導体チッ
プ部分、前記スパイラルコイル部分が少なくとも高誘電
率の樹脂により封止されてパッケージを形成したことを
特徴とする。
電率の大きい樹脂であるフェノール系あるいはエポキシ
系樹脂からなることができる。
コイル形状にすることにより所望のインダクタンスが得
られ、PKGをスパイラルコイルを作成するスペース分
だけ大きくしてやる必要があるが、従来例2のようなボ
ンディングワイヤで得られるインダクタンスに比べる
と、同じ面積内ではるかに大きいインダクタンスを得る
ことが可能となる。
の誘電率が大きいほど増加することに着目し、高い誘電
率をもつフェノール系、もしくはエポキシ系の樹脂をP
KGの材料として採用し、その中にスパイラルコイルを
形成することによりインダクタンスの増加が図られる。
さらに、樹脂PKGでは、資材、製造にかかるコストが
チップの価格と比較するときわめて安いことから、この
構造によるコストの増加は無視できる。
て、GaAsFET、ICを搭載する場合を例にして説
明する。
面図である。本実施形態は、GaAsFET104を搭
載し、そのゲート電極107に接続されるリード101
の端部にスパイラルコイル形状のスパイラルコイル部1
01aを形成したものである。この実施形態では、金型
により、100μm間隔で打ち抜かれたスパイラルコイ
ル部101aを有するリードフレーム(厚さt=110
μm)のチップマウントエリア105に、GaAsFE
T104(350μm角)が搭載される。そして、それ
ぞれリード端子101、102、103が金線のボンデ
ィングワイヤ106を介してGaAsFETのゲート電
極107、ドレイン電極108、ソース電極109と接
続される。封着用の樹脂110は誘電率4のエポキシ系
の樹脂で、そのサイズは、縦2.2mm横1.4mm、
既存の小型ミニモールドPKGと称されるPKG(縦2
mm横1.25mm)とほぼ同じサイズである。
4の場合)と比較すると、周波数2GHz、ドレイン電
圧2V、ドレイン電流10mAという条件の下で、入力
インピーダンスが、図3のようにスミスチャート上を矢
印部Aのように移動する。すなわち、図3からスパイラ
ルコイルによるインダクタンスの効果で入力側の反射が
およそ0.8から0.5へと小さくなっていることがわ
かる。
Bへ0.5dB減少し、付随利得が12.5dBから1
5dBへ2.5dB増加した。このGaAsFETを雑
音指数が最小になるように入出力整合を取ると、上記条
件において、雑音指数0.5dB、付随利得17dBと
なる。以上の結果から、スパイラルコイルの効果により
最良特性に近い特性が得られたことが分かる。
平面図である。この場合図1のFETの代りに、低雑音
増幅用GaAsIC120を搭載したものでである。I
C内の回路構成により、スパイラルコイルの大きさ、
数、配置等は最適化される。本実施形態では、回路上使
用されるスパイラルコイルのうち2つがリード101,
102に形成されたスパイラルコイル101a,102
aにより構成されており、これによりチップサイズを縦
600μm横500μmから縦600μm横400μm
へ20パーセント縮小できた。
4mm横2mmであるが、仮にスパイラルコイル部10
1aを作成せずに、このPKGを半分にしてもその原価
低減率は3%程度と見積もられる。一方、チップ面積縮
小化による原価低減の効果は、少なくとも10%程度に
なる。
低コスト、高誘電率の樹脂PKGのリードにスパイラル
コイルを形成することにより、大きなインダクタンスを
得ることができ、従って、FETあるいはICのチップ
上に占有面積の大きいインダクタをつくる必要がなく、
コストをかけることなくその入出力信号の反射を低減
し、あるいは整合を取ることが可能となる。その結果、
低価格、かつ容易に優れた特性を得ることのできる半導
体装置を提供することが可能となる。
面図である。
化を示すスミスチャートである。
Claims (3)
- 【請求項1】 リードフレーム上のチップマウント領域
に高周波用半導体チップが載置され、前記リードフレー
ムのリード端子の少くとも1つが、外部接続端子部から
この半導体チップへ接続されるワイヤとの結合部にいた
る個所で、スパイラルコイル形状に形成され、前記半導
体チップ部分、前記スパイラルコイル部分が少なくとも
高誘電率の樹脂により封止されてパッケージを形成した
ことを特徴とする半導体装置。 - 【請求項2】 前記パッケージのリード端子の2つ以上
が、外部接続端子部からこの半導体チップへ接続される
ワイヤとの結合部にいたる個所で、スパイラルコイル形
状を形成した請求項1記載の半導体装置。 - 【請求項3】 前記樹脂が、フェノール系あるいはエポ
キシ系樹脂からなる請求項1または2記載の半導体装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08308486A JP3130809B2 (ja) | 1996-11-19 | 1996-11-19 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08308486A JP3130809B2 (ja) | 1996-11-19 | 1996-11-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10150068A JPH10150068A (ja) | 1998-06-02 |
JP3130809B2 true JP3130809B2 (ja) | 2001-01-31 |
Family
ID=17981603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08308486A Expired - Fee Related JP3130809B2 (ja) | 1996-11-19 | 1996-11-19 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3130809B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR200497355Y1 (ko) * | 2022-01-17 | 2023-10-18 | 전영철 | 사용 편의성이 향상된 친환경 베개 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6621140B1 (en) | 2002-02-25 | 2003-09-16 | Rf Micro Devices, Inc. | Leadframe inductors |
JP4835131B2 (ja) * | 2005-12-02 | 2011-12-14 | ソニー株式会社 | 受動素子パッケージ及びその製造方法、半導体モジュール、並びにこれらの実装構造 |
US9019057B2 (en) | 2006-08-28 | 2015-04-28 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Galvanic isolators and coil transducers |
US8093983B2 (en) * | 2006-08-28 | 2012-01-10 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Narrowbody coil isolator |
US9105391B2 (en) | 2006-08-28 | 2015-08-11 | Avago Technologies General Ip (Singapore) Pte. Ltd. | High voltage hold-off coil transducer |
DE112022000252T5 (de) * | 2021-01-19 | 2023-09-07 | Rohm Co., Ltd. | Halbleitervorrichtung |
-
1996
- 1996-11-19 JP JP08308486A patent/JP3130809B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR200497355Y1 (ko) * | 2022-01-17 | 2023-10-18 | 전영철 | 사용 편의성이 향상된 친환경 베개 |
Also Published As
Publication number | Publication date |
---|---|
JPH10150068A (ja) | 1998-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5164683A (en) | RF amplifier assembly | |
US7312482B2 (en) | Semiconductor device, power amplifier device and PC card | |
US7605451B2 (en) | RF power transistor having an encapsulated chip package | |
US6492667B2 (en) | Radio frequency semiconductor apparatus | |
US6162697A (en) | High Q inductor realization for use in MMIC circuits | |
US9111920B2 (en) | Semiconductor device | |
US10651168B2 (en) | RF amplifier package with biasing strip | |
JP3130809B2 (ja) | 半導体装置 | |
JP2001094009A (ja) | 半導体装置 | |
US6049126A (en) | Semiconductor package and amplifier employing the same | |
CN108987379B (zh) | 具有集成谐波终止特征的半导体封装件 | |
JP2002043869A (ja) | 高周波集積回路及び半導体装置 | |
EP3772820A1 (en) | Transistor circuits and methods for source degeneration | |
CN114614770A (zh) | 在单独基板上具有功率晶体管和静电放电保护电路的功率放大器 | |
EP0600694B1 (en) | Improved transistor device layout | |
US20030089994A1 (en) | Soild state power amplifying device | |
US5406114A (en) | Bipolar high-frequency transistor | |
CN113141162A (zh) | 具有串联耦合的输出键合线阵列和并联电容器键合线阵列的rf放大器 | |
JPH07226489A (ja) | マイクロ波半導体装置 | |
US20240105763A1 (en) | Metal-insulator-metal capacitor device with integrated wire bonding surface | |
JP2570638B2 (ja) | 半導体用パッケージ | |
JPH054281Y2 (ja) | ||
JPS63229725A (ja) | 半導体装置 | |
JP2002171144A (ja) | 高周波増幅器 | |
JPH0234014A (ja) | 複合半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981201 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071117 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |