JP2002171144A - 高周波増幅器 - Google Patents
高周波増幅器Info
- Publication number
- JP2002171144A JP2002171144A JP2000369334A JP2000369334A JP2002171144A JP 2002171144 A JP2002171144 A JP 2002171144A JP 2000369334 A JP2000369334 A JP 2000369334A JP 2000369334 A JP2000369334 A JP 2000369334A JP 2002171144 A JP2002171144 A JP 2002171144A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- semiconductor substrate
- lead
- bonding wire
- frequency amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6611—Wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Abstract
(57)【要約】
【課題】高周波信号を送受信する通信装置の電力増幅器
として用いられる高周波増幅器において、ボンディング
ワイヤをインダクタとして用いた出力整合部を有する高
周波増幅器を提供する。 【解決手段】半導体基板上の出力端子と第１のリード端
子とをボンディングワイヤで接続し、さらに、前記第１
のリード端子と前記シャントキャパシタの一方の端子と
をボンディングワイヤで接続し、前記シャントキャパシ
タの他方の端子をグランドに接続したことを特徴とす
る。
として用いられる高周波増幅器において、ボンディング
ワイヤをインダクタとして用いた出力整合部を有する高
周波増幅器を提供する。 【解決手段】半導体基板上の出力端子と第１のリード端
子とをボンディングワイヤで接続し、さらに、前記第１
のリード端子と前記シャントキャパシタの一方の端子と
をボンディングワイヤで接続し、前記シャントキャパシ
タの他方の端子をグランドに接続したことを特徴とす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、出力整合回路を内
蔵した高周波増幅器に関する。
蔵した高周波増幅器に関する。
【０００２】
【従来の技術】ディジタル無線通信の受信回路や送信回
路に用いられる高周波増幅器には、高周波特性の良いＧ
ａＡｓ基板にＦＥＴを多段構成した増幅回路部と出力整
合部を有するマイクロ波モノリシック集積回路（以下、
ＭＭＩＣとする）化された高周波増幅器が使用されてい
る。
路に用いられる高周波増幅器には、高周波特性の良いＧ
ａＡｓ基板にＦＥＴを多段構成した増幅回路部と出力整
合部を有するマイクロ波モノリシック集積回路（以下、
ＭＭＩＣとする）化された高周波増幅器が使用されてい
る。
【０００３】図４に、その高周波増幅器の一例が示す。
この高周波増幅器は、ＧａＡｓ基板上に、ＭＭＩＣとし
て形成されたものであり、図からわかるように、高周波
信号が印加される入力端子４１と高周波信号が出力され
る出力端子４２との間に、高周波信号を増幅する増幅回
路部４３と、出力整合部４６とを接続したものである。
出力整合部４６は、出力端子４２に接続される出力回路
と増幅回路４３とのインピーダンス整合を行なうもので
あり、薄膜インダクタ４４と、ＭＩＭキャパシタで形成
されたシャントキャパシタ４５とで構成されている。す
なわち、入力端子４１には増幅回路部４３の一端が接続
され、増幅回路部４３の他端には薄膜インダクタ４４の
一端が接続され、薄膜インダクタ４４の他端には出力端
子４２およびシャントキャパシタ４５の一端が接続さ
れ、シャントキャパシタ４５の他端はグランドに接続さ
れている。
この高周波増幅器は、ＧａＡｓ基板上に、ＭＭＩＣとし
て形成されたものであり、図からわかるように、高周波
信号が印加される入力端子４１と高周波信号が出力され
る出力端子４２との間に、高周波信号を増幅する増幅回
路部４３と、出力整合部４６とを接続したものである。
出力整合部４６は、出力端子４２に接続される出力回路
と増幅回路４３とのインピーダンス整合を行なうもので
あり、薄膜インダクタ４４と、ＭＩＭキャパシタで形成
されたシャントキャパシタ４５とで構成されている。す
なわち、入力端子４１には増幅回路部４３の一端が接続
され、増幅回路部４３の他端には薄膜インダクタ４４の
一端が接続され、薄膜インダクタ４４の他端には出力端
子４２およびシャントキャパシタ４５の一端が接続さ
れ、シャントキャパシタ４５の他端はグランドに接続さ
れている。
【０００４】このような高周波増幅器は、インピーダン
ス整合を図る薄膜インダクタの電力損失が大きくなる欠
点があった。これを、解消するために、特開平１０−２
５６８５０において、薄膜インダクタをボンディングワ
イヤに置きかえることで、インダクタ部分の電力損失を
抑える技術が記載されている。
ス整合を図る薄膜インダクタの電力損失が大きくなる欠
点があった。これを、解消するために、特開平１０−２
５６８５０において、薄膜インダクタをボンディングワ
イヤに置きかえることで、インダクタ部分の電力損失を
抑える技術が記載されている。
【０００５】
【発明が解決しようとする課題】しかしながら、薄膜イ
ンダクタをボンディングワイヤに置き換えた場合に、ボ
ンディング用パッドを増やす必要があった。このボンデ
ィングパッドの面積が薄膜インダクタと同等以上の面積
を有しているためＭＭＩＣの小型化が困難であった。ま
た、出力整合部としてインダクタンス値が大きい値が必
要な場合には、ボンディング用パッドの間隔を広く取っ
て、ボンディングワイヤを長くする必要があった。この
ため、ボンディングパッドをどこに配置するかでＭＭＩ
Ｃの大きさが大きく変化するため、ＭＭＩＣのパターン
設計に多くの時間を要してしまい、ＭＭＩＣの設計時間
を短縮する障害になっていた。
ンダクタをボンディングワイヤに置き換えた場合に、ボ
ンディング用パッドを増やす必要があった。このボンデ
ィングパッドの面積が薄膜インダクタと同等以上の面積
を有しているためＭＭＩＣの小型化が困難であった。ま
た、出力整合部としてインダクタンス値が大きい値が必
要な場合には、ボンディング用パッドの間隔を広く取っ
て、ボンディングワイヤを長くする必要があった。この
ため、ボンディングパッドをどこに配置するかでＭＭＩ
Ｃの大きさが大きく変化するため、ＭＭＩＣのパターン
設計に多くの時間を要してしまい、ＭＭＩＣの設計時間
を短縮する障害になっていた。
【０００６】本発明の高周波増幅器は、上述の問題を鑑
みてなされたものであり、これらの問題を解決し、ボン
ディングワイヤをインダクタとして用いた出力整合部を
有する高周波増幅器を提供することを目的としている。
みてなされたものであり、これらの問題を解決し、ボン
ディングワイヤをインダクタとして用いた出力整合部を
有する高周波増幅器を提供することを目的としている。
【０００７】
【課題を解決するための手段】上記目的を達成するため
本発明の高周波増幅器は、半導体基板と、リードフレー
ムと、前記半導体基板と前記リードフレームを接続する
ボンディングワイヤとを備えた高周波増幅器において、
前記半導体基板は入力端子と出力端子とを有する増幅回
路部とシャントキャパシタとからなり、前記リードフレ
ームは前記半導体基板を取り付けるベース部と複数のリ
ード端子とからなり、前記リードフレームのベース部に
前記半導体基板をダイボンドし、この半導体基板上の出
力端子と第１のリード端子とをボンディングワイヤで接
続し、さらに、前記第１のリード端子と前記シャントキ
ャパシタの一方の端子とをボンディングワイヤで接続
し、前記シャントキャパシタの他方の端子をグランドに
接続したことを特徴とする。
本発明の高周波増幅器は、半導体基板と、リードフレー
ムと、前記半導体基板と前記リードフレームを接続する
ボンディングワイヤとを備えた高周波増幅器において、
前記半導体基板は入力端子と出力端子とを有する増幅回
路部とシャントキャパシタとからなり、前記リードフレ
ームは前記半導体基板を取り付けるベース部と複数のリ
ード端子とからなり、前記リードフレームのベース部に
前記半導体基板をダイボンドし、この半導体基板上の出
力端子と第１のリード端子とをボンディングワイヤで接
続し、さらに、前記第１のリード端子と前記シャントキ
ャパシタの一方の端子とをボンディングワイヤで接続
し、前記シャントキャパシタの他方の端子をグランドに
接続したことを特徴とする。
【０００８】また、半導体基板と、リードフレームと、
前記半導体基板と前記リードフレームを接続するボンデ
ィングワイヤとを備えた高周波増幅器において、前記半
導体基板は入力端子と出力端子とを有する増幅回路部と
シャントキャパシタとからなり、前記リードフレームは
前記半導体基板を取り付けるベース部と複数のリード端
子とからなり、前記リードフレームのベース部に前記半
導体基板をダイボンドし、この半導体基板上の出力端子
と第１のリード端子とをボンディングワイヤで接続し、
さらに、前記第１のリード端子に隣接する第２のリード
端子と前記シャントキャパシタの一方の端子とをボンデ
ィングワイヤで接続し、前記シャントキャパシタの他方
の端子をグランドに接続したことを特徴とする。
前記半導体基板と前記リードフレームを接続するボンデ
ィングワイヤとを備えた高周波増幅器において、前記半
導体基板は入力端子と出力端子とを有する増幅回路部と
シャントキャパシタとからなり、前記リードフレームは
前記半導体基板を取り付けるベース部と複数のリード端
子とからなり、前記リードフレームのベース部に前記半
導体基板をダイボンドし、この半導体基板上の出力端子
と第１のリード端子とをボンディングワイヤで接続し、
さらに、前記第１のリード端子に隣接する第２のリード
端子と前記シャントキャパシタの一方の端子とをボンデ
ィングワイヤで接続し、前記シャントキャパシタの他方
の端子をグランドに接続したことを特徴とする。
【０００９】また、半導体基板と、リードフレームと、
前記半導体基板と前記リードフレームを接続するボンデ
ィングワイヤとを備えた高周波増幅器において、前記半
導体基板は入力端子と出力端子とを有する増幅回路部と
シャントキャパシタとからなり、前記リードフレームは
前記半導体基板を取り付けるベース部と複数のリード端
子とからなり、前記リードフレームのベース部に前記半
導体基板をダイボンドし、この半導体基板上の出力端子
と第１のリード端子とをボンディングワイヤで接続し、
さらに、前記第１のリード端子に隣接していない第３の
リード端子と前記シャントキャパシタの一方の端子とを
ボンディングワイヤで接続し、前記第１のリード端子か
ら第３のリード端子までの間のリード端子をボンディン
グワイヤで接続し、前記シャントキャパシタの他方の端
子をグランドに接続したことを特徴とする。
前記半導体基板と前記リードフレームを接続するボンデ
ィングワイヤとを備えた高周波増幅器において、前記半
導体基板は入力端子と出力端子とを有する増幅回路部と
シャントキャパシタとからなり、前記リードフレームは
前記半導体基板を取り付けるベース部と複数のリード端
子とからなり、前記リードフレームのベース部に前記半
導体基板をダイボンドし、この半導体基板上の出力端子
と第１のリード端子とをボンディングワイヤで接続し、
さらに、前記第１のリード端子に隣接していない第３の
リード端子と前記シャントキャパシタの一方の端子とを
ボンディングワイヤで接続し、前記第１のリード端子か
ら第３のリード端子までの間のリード端子をボンディン
グワイヤで接続し、前記シャントキャパシタの他方の端
子をグランドに接続したことを特徴とする。
【００１０】これにより、ボンディングパッドとリード
端子とのボンディングワイヤを用いるため、ボンディン
グパッドの追加やボンディングパッドの間隔を広くする
設計の制約などがなくなるため、高周波増幅器に用いる
ＭＭＩＣ基板の小型化とＭＭＩＣの設計時間の短縮とを
図ることができる。
端子とのボンディングワイヤを用いるため、ボンディン
グパッドの追加やボンディングパッドの間隔を広くする
設計の制約などがなくなるため、高周波増幅器に用いる
ＭＭＩＣ基板の小型化とＭＭＩＣの設計時間の短縮とを
図ることができる。
【００１１】
【発明の実施の形態】［第１実施例、図１］以下、本発
明の実施例である高周波増幅器について、図１に基づい
て説明する。
明の実施例である高周波増幅器について、図１に基づい
て説明する。
【００１２】図１に示す高周波増幅器は、半導体基板５
とリードフレームのベース部７と複数のリード端子６か
ら構成され、全体を樹脂モールド８されている。この半
導体基板５は、高周波特性の良いＧａＡｓで形成され、
リードフレームのベース部７にダイボンドで接続されて
いる。また、この半導体基板５の上には、入力端子１と
出力端子２とを有する増幅回路部３とシャントキャパシ
タ４とが形成されている。この増幅回路部３はＦＥＴ３
段構成の増幅回路で形成され、シャントキャパシタ４は
ＭＩＭキャパシタで形成されている。また、入力端子１
は高周波信号が入力される入力リード端子１０にボンデ
ィングワイヤ２１を介して接続し、出力端子２は高周波
信号が出力される第１のリード端子にボンディングワイ
ヤ２２を介して接続している。これにより、入力リード
端子１０に入力された高周波信号が増幅されて、第１の
リード端子１１から増幅された信号が出力される。
とリードフレームのベース部７と複数のリード端子６か
ら構成され、全体を樹脂モールド８されている。この半
導体基板５は、高周波特性の良いＧａＡｓで形成され、
リードフレームのベース部７にダイボンドで接続されて
いる。また、この半導体基板５の上には、入力端子１と
出力端子２とを有する増幅回路部３とシャントキャパシ
タ４とが形成されている。この増幅回路部３はＦＥＴ３
段構成の増幅回路で形成され、シャントキャパシタ４は
ＭＩＭキャパシタで形成されている。また、入力端子１
は高周波信号が入力される入力リード端子１０にボンデ
ィングワイヤ２１を介して接続し、出力端子２は高周波
信号が出力される第１のリード端子にボンディングワイ
ヤ２２を介して接続している。これにより、入力リード
端子１０に入力された高周波信号が増幅されて、第１の
リード端子１１から増幅された信号が出力される。
【００１３】ここで、シャントキャパシタ４の一方の端
子は第１のリード端子１１にボンディングワイヤ２３を
介して接続され、シャントキャパシタ４の他方の端子は
グランドに接地されたベース部にボンディングワイヤ２
４を介して接続されている。これにより、シャントキャ
パシタ４の容量とボンディングワイヤ２２のインダクタ
ンス成分とで出力整合回路を構成できるため、第１のリ
ード端子１１に接続される出力回路のインピーダンスと
増幅回路部３の出力インピーダンスとのインピーダンス
整合を図ることができる。
子は第１のリード端子１１にボンディングワイヤ２３を
介して接続され、シャントキャパシタ４の他方の端子は
グランドに接地されたベース部にボンディングワイヤ２
４を介して接続されている。これにより、シャントキャ
パシタ４の容量とボンディングワイヤ２２のインダクタ
ンス成分とで出力整合回路を構成できるため、第１のリ
ード端子１１に接続される出力回路のインピーダンスと
増幅回路部３の出力インピーダンスとのインピーダンス
整合を図ることができる。
【００１４】また、ボンディングパッドの数を増やすこ
となくボンディングワイヤを用いることができるのでＭ
ＭＩＣ化した半導体基板４の小型化を図ることができ
る。さらに、ボンディングパッドは半導体基板の端に配
置するだけで良いため、ＭＭＩＣを設計する上でボンデ
ィングパッドの配置設計の時間を短縮することができ
る。
となくボンディングワイヤを用いることができるのでＭ
ＭＩＣ化した半導体基板４の小型化を図ることができ
る。さらに、ボンディングパッドは半導体基板の端に配
置するだけで良いため、ＭＭＩＣを設計する上でボンデ
ィングパッドの配置設計の時間を短縮することができ
る。
【００１５】［第２実施例、図２］以下、本発明の第２
実施例である高周波増幅器について、図２に基づいて説
明する。
実施例である高周波増幅器について、図２に基づいて説
明する。
【００１６】図２に示す高周波増幅器は、図１に示した
高周波増幅器と構成が殆ど同じで、異なる点は、シャン
トキャパシタ４とボンディングワイヤ２３を介して接続
されるリード端子が異なっているだけである。すなわ
ち、シャントキャパシタ４の一方の端子は、出力端子２
からボンディングワイヤ２２を介して接続されている第
１のリード端子１１に隣接する第２のリード端子１２
に、ボンディングワイヤ２３を介して接続している。
高周波増幅器と構成が殆ど同じで、異なる点は、シャン
トキャパシタ４とボンディングワイヤ２３を介して接続
されるリード端子が異なっているだけである。すなわ
ち、シャントキャパシタ４の一方の端子は、出力端子２
からボンディングワイヤ２２を介して接続されている第
１のリード端子１１に隣接する第２のリード端子１２
に、ボンディングワイヤ２３を介して接続している。
【００１７】これにより、高周波増幅器をプリント基板
に実装するときに、第１のリード端子と第２のリード端
子を接続するように実装すると、シャントキャパシタ４
とボンディングワイヤ２２が接続することなり、シャン
トキャパシタ４とボンディングワイヤ２２とで出力整合
部を構成することができる。従って、第１のリード端子
１１に接続される出力回路のインピーダンスと増幅回路
部３の出力インピーダンスとのインピーダンス整合を図
ることができる。
に実装するときに、第１のリード端子と第２のリード端
子を接続するように実装すると、シャントキャパシタ４
とボンディングワイヤ２２が接続することなり、シャン
トキャパシタ４とボンディングワイヤ２２とで出力整合
部を構成することができる。従って、第１のリード端子
１１に接続される出力回路のインピーダンスと増幅回路
部３の出力インピーダンスとのインピーダンス整合を図
ることができる。
【００１８】また、第１のリード端子１１に接続される
出力回路のインピーダンスと増幅回路部３の出力インピ
ーダンスとが同じ場合には、出力整合部を必要としない
ので、高周波増幅器をプリント基板に実装するときに、
第１のリード端子と第２のリード端子を分離するように
実装する。このように、第１のリード端子１１に接続さ
れる出力回路のインピーダンスが増幅回路部３の出力イ
ンピーダンスと同じ製品にこの高周波増幅器を用いて
も、半導体基板の設計変更をせずに対応することができ
る。なお、第２実施例は、当然のことながら、第１実施
例と同様の効果を有している。
出力回路のインピーダンスと増幅回路部３の出力インピ
ーダンスとが同じ場合には、出力整合部を必要としない
ので、高周波増幅器をプリント基板に実装するときに、
第１のリード端子と第２のリード端子を分離するように
実装する。このように、第１のリード端子１１に接続さ
れる出力回路のインピーダンスが増幅回路部３の出力イ
ンピーダンスと同じ製品にこの高周波増幅器を用いて
も、半導体基板の設計変更をせずに対応することができ
る。なお、第２実施例は、当然のことながら、第１実施
例と同様の効果を有している。
【００１９】［第３実施例、図３］以下、本発明の第３
実施例である高周波増幅器について、図３に基づいて説
明する。
実施例である高周波増幅器について、図３に基づいて説
明する。
【００２０】図３に示す高周波増幅器は、図１に示した
高周波増幅器と構成が殆ど同じで、異なる点は、シャン
トキャパシタ４とボンディングワイヤ２３を介して接続
されるリード端子が異なっているだけである。すなわ
ち、シャントキャパシタ４の一方の端子は、出力端子２
からボンディングワイヤ２２を介して接続されている第
１のリード端子１１に隣接していない第３のリード端子
１３に、ボンディングワイヤ２３を介して接続してい
る。そして、第１のリード端子１１から第３のリード端
子までの間のリード端子をボンディングワイヤ２６、２
７、２８を介して接続することで、第１のリード端子と
第３のリード端子とを接続している。
高周波増幅器と構成が殆ど同じで、異なる点は、シャン
トキャパシタ４とボンディングワイヤ２３を介して接続
されるリード端子が異なっているだけである。すなわ
ち、シャントキャパシタ４の一方の端子は、出力端子２
からボンディングワイヤ２２を介して接続されている第
１のリード端子１１に隣接していない第３のリード端子
１３に、ボンディングワイヤ２３を介して接続してい
る。そして、第１のリード端子１１から第３のリード端
子までの間のリード端子をボンディングワイヤ２６、２
７、２８を介して接続することで、第１のリード端子と
第３のリード端子とを接続している。
【００２１】このとき、第３のリード端子１３を出力回
路に接続する端子にした場合には、シャントキャパシタ
４とボンディングワイヤ２２、２６、２７、２８が接続
することとなり、シャントキャパシタ４とボンディング
ワイヤ２２、２６、２７、２８とで出力整合部を構成す
ることができる。従って、大きなインダクタンス成分が
出力整合部に必要な場合に、ボンディングワイヤ２２、
２６、２７、２８の複合したインダクタンス成分を用い
ることができるため、大きなインダクタンス成分を容易
に作ることができる。
路に接続する端子にした場合には、シャントキャパシタ
４とボンディングワイヤ２２、２６、２７、２８が接続
することとなり、シャントキャパシタ４とボンディング
ワイヤ２２、２６、２７、２８とで出力整合部を構成す
ることができる。従って、大きなインダクタンス成分が
出力整合部に必要な場合に、ボンディングワイヤ２２、
２６、２７、２８の複合したインダクタンス成分を用い
ることができるため、大きなインダクタンス成分を容易
に作ることができる。
【００２２】これにより、第３のリード端子１３に接続
される出力回路のインピーダンスと増幅回路部３の出力
インピーダンスとのインピーダンス整合を図ることがで
きる。なお、第３実施例は、当然のことながら、第１実
施例と同様の効果を有している。また、本発明の実施例
においては、増幅回路部にＦＥＴを用いた多段の増幅回
路部しか示さなかったが、増幅回路部はＦＥＴ以外のト
ランジスタ等の増幅素子を用いてもよい。
される出力回路のインピーダンスと増幅回路部３の出力
インピーダンスとのインピーダンス整合を図ることがで
きる。なお、第３実施例は、当然のことながら、第１実
施例と同様の効果を有している。また、本発明の実施例
においては、増幅回路部にＦＥＴを用いた多段の増幅回
路部しか示さなかったが、増幅回路部はＦＥＴ以外のト
ランジスタ等の増幅素子を用いてもよい。
【００２３】
【発明の効果】以上のように本発明によれば、シャント
キャパシタの容量と、出力端子とリード端子を接続する
ボンディングワイヤのインダクタンス成分とで出力整合
回路を構成できるため、ボンディングパッドの数を増や
すことなくボンディングワイヤを用いることができるの
で、ＭＭＩＣ化した半導体基板の小型化を図ることがで
きる。さらに、ボンディングパッドを半導体基板の端に
配置するだけで良いため、ＭＭＩＣを設計する上でボン
ディングパッドの配置設計の時間を短縮することができ
る。
キャパシタの容量と、出力端子とリード端子を接続する
ボンディングワイヤのインダクタンス成分とで出力整合
回路を構成できるため、ボンディングパッドの数を増や
すことなくボンディングワイヤを用いることができるの
で、ＭＭＩＣ化した半導体基板の小型化を図ることがで
きる。さらに、ボンディングパッドを半導体基板の端に
配置するだけで良いため、ＭＭＩＣを設計する上でボン
ディングパッドの配置設計の時間を短縮することができ
る。
【００２４】また、複数のリード端子をボンディングワ
イヤで接続することで、大きなインダクタンス成分が出
力整合部に必要な場合に、大きないインダクタンス成分
を容易に作ることができる。
イヤで接続することで、大きなインダクタンス成分が出
力整合部に必要な場合に、大きないインダクタンス成分
を容易に作ることができる。
【図１】第１実施例の高周波増幅器。
【図２】第２実施例の高周波増幅器。
【図３】第３実施例の高周波増幅器。
【図４】従来の高周波増幅器。
１，４１ ----- 入力端子 ２，４２ ----- 出力端子 ３，４３ ----- 増幅回路
部 ４，４５ ----- シャント
キャパシタ ６，１１，１２，１３ ----- リード端
子 ５ ----- 半導体基
板 ７ ----- ベース部 ２１，２２，２３，２４，２６，２７，２８
----- ボンディングワイヤ ８ ----- モールド
樹脂
部 ４，４５ ----- シャント
キャパシタ ６，１１，１２，１３ ----- リード端
子 ５ ----- 半導体基
板 ７ ----- ベース部 ２１，２２，２３，２４，２６，２７，２８
----- ボンディングワイヤ ８ ----- モールド
樹脂
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J067 AA01 AA41 CA75 CA91 CA92 FA16 HA09 HA24 HA29 HA31 HA33 KA00 KA29 KA66 KS11 LS01 QA04 QS04 SA13 TA01 5J092 AA01 AA41 CA75 CA91 CA92 FA16 HA09 HA24 HA29 HA31 HA33 KA00 KA29 KA66 QA04 SA13 TA01 VL08
Claims (5)
- 【請求項１】半導体基板と、リードフレームと、前記半
導体基板と前記リードフレームを接続するボンディング
ワイヤとを備えた高周波増幅器において、 前記半導体基板は入力端子と出力端子とを有する増幅回
路部とシャントキャパシタとからなり、 前記リードフレームは前記半導体基板を取り付けるベー
ス部と複数のリード端子とからなり、 前記リードフレームのベース部に前記半導体基板をダイ
ボンドし、この半導体基板上の出力端子と第１のリード
端子とをボンディングワイヤで接続し、さらに、前記第
１のリード端子と前記シャントキャパシタの一方の端子
とをボンディングワイヤで接続し、前記シャントキャパ
シタの他方の端子をグランドに接続したことを特徴とす
る高周波増幅器。 - 【請求項２】半導体基板と、リードフレームと、前記半
導体基板と前記リードフレームを接続するボンディング
ワイヤとを備えた高周波増幅器において、 前記半導体基板は入力端子と出力端子とを有する増幅回
路部とシャントキャパシタとからなり、 前記リードフレームは前記半導体基板を取り付けるベー
ス部と複数のリード端子とからなり、 前記リードフレームのベース部に前記半導体基板をダイ
ボンドし、この半導体基板上の出力端子と第１のリード
端子とをボンディングワイヤで接続し、さらに、前記第
１のリード端子に隣接する第２のリード端子と前記シャ
ントキャパシタの一方の端子とをボンディングワイヤで
接続し、前記シャントキャパシタの他方の端子をグラン
ドに接続したことを特徴とする高周波増幅器。 - 【請求項３】前記高周波増幅器をプリント基板に実装す
るときに、前記第１のリード端子と前記第２のリード端
子とを前記プリント基板上で接続したことを特徴とする
請求項２に記載の高周波増幅器。 - 【請求項４】半導体基板と、リードフレームと、前記半
導体基板と前記リードフレームを接続するボンディング
ワイヤとを備えた高周波増幅器において、 前記半導体基板は入力端子と出力端子とを有する増幅回
路部とシャントキャパシタとからなり、 前記リードフレームは前記半導体基板を取り付けるベー
ス部と複数のリード端子とからなり、 前記リードフレームのベース部に前記半導体基板をダイ
ボンドし、この半導体基板上の出力端子と第１のリード
端子とをボンディングワイヤで接続し、さらに、前記第
１のリード端子に隣接していない第３のリード端子と前
記シャントキャパシタの一方の端子とをボンディングワ
イヤで接続し、前記第１のリード端子から第３のリード
端子までの間のリード端子をボンディングワイヤで接続
し、前記シャントキャパシタの他方の端子をグランドに
接続したことを特徴とする高周波増幅器。 - 【請求項５】前記ベース部をグランドに接続したことを
特徴とする請求項１ないし請求項４に記載の高周波増幅
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000369334A JP2002171144A (ja) | 2000-12-05 | 2000-12-05 | 高周波増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000369334A JP2002171144A (ja) | 2000-12-05 | 2000-12-05 | 高周波増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002171144A true JP2002171144A (ja) | 2002-06-14 |
Family
ID=18839388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000369334A Pending JP2002171144A (ja) | 2000-12-05 | 2000-12-05 | 高周波増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002171144A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004088365A (ja) * | 2002-08-26 | 2004-03-18 | Murata Mfg Co Ltd | 直流増幅回路および直流増幅回路の直流電圧測定方法 |
| US7084708B2 (en) | 2004-04-23 | 2006-08-01 | Kabushiki Kaisha Toshiba | High-frequency amplification device |
| JPWO2013175690A1 (ja) * | 2012-05-25 | 2016-01-12 | パナソニックＩｐマネジメント株式会社 | 高周波増幅回路 |
-
2000
- 2000-12-05 JP JP2000369334A patent/JP2002171144A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004088365A (ja) * | 2002-08-26 | 2004-03-18 | Murata Mfg Co Ltd | 直流増幅回路および直流増幅回路の直流電圧測定方法 |
| US7084708B2 (en) | 2004-04-23 | 2006-08-01 | Kabushiki Kaisha Toshiba | High-frequency amplification device |
| JPWO2013175690A1 (ja) * | 2012-05-25 | 2016-01-12 | パナソニックＩｐマネジメント株式会社 | 高周波増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4012840B2 (ja) | 半導体装置 | |
| JP5009500B2 (ja) | Ｒｆパワーデバイス及びｒｆパワートランジスタデバイスにおける直線性を改善する方法 | |
| US6162697A (en) | High Q inductor realization for use in MMIC circuits | |
| US6828658B2 (en) | Package for integrated circuit with internal matching | |
| JP2643662B2 (ja) | 高出力電界効果トランジスタ増幅器 | |
| JPH0870207A (ja) | インピーダンス整合回路 | |
| JP2003115732A (ja) | 半導体装置 | |
| JP2001274639A (ja) | 半導体電力増幅器および多段モノリシック集積回路 | |
| US6903447B2 (en) | Apparatus, methods and articles of manufacture for packaging an integrated circuit with internal matching | |
| US6710426B2 (en) | Semiconductor device and transceiver apparatus | |
| JP2002171144A (ja) | 高周波増幅器 | |
| JP2015139207A (ja) | 増幅装置 | |
| US6617919B2 (en) | RF amplifier | |
| JP2008236354A (ja) | 増幅器 | |
| JP3208119B2 (ja) | 高周波半導体装置 | |
| JP2006086329A (ja) | 電力増幅器モジュール | |
| JP3208118B2 (ja) | 電力増幅器 | |
| JP2003078102A (ja) | フリップチップ増幅器 | |
| JP2001237648A (ja) | 高周波電力増幅器 | |
| JP3438953B2 (ja) | バイアス回路 | |
| JPH04261206A (ja) | 増幅器 | |
| JP2006148268A (ja) | 電力増幅モジュール | |
| JP2000101360A (ja) | 増幅器 | |
| JP2624370B2 (ja) | 高周波集積回路 | |
| JP3667136B2 (ja) | 高周波電力増幅器モジュール |