JP2001274639A - 半導体電力増幅器および多段モノリシック集積回路 - Google Patents
半導体電力増幅器および多段モノリシック集積回路Info
- Publication number
- JP2001274639A JP2001274639A JP2000086157A JP2000086157A JP2001274639A JP 2001274639 A JP2001274639 A JP 2001274639A JP 2000086157 A JP2000086157 A JP 2000086157A JP 2000086157 A JP2000086157 A JP 2000086157A JP 2001274639 A JP2001274639 A JP 2001274639A
- Authority
- JP
- Japan
- Prior art keywords
- power amplifier
- transistors
- transistor
- input terminal
- semiconductor power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/602—Combinations of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/18—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of distributed coupling, i.e. distributed amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
Abstract
(57)【要約】
【課題】 小型化が可能で、コストも削減でき、かつ、
ループ発振を十分に抑制できる半導体電力増幅器および
マイクロ波モノリシック集積回路を提供する。 【解決手段】 本発明の半導体電力増幅器は、並列接続
された第１および第２のトランジスタＱ１，Ｑ２と、信
号入力端子Ｐinと第１のトランジスタＱ１のベース端子
との間に接続されるキャパシタ素子Ｃiと、信号入力端
子Ｐinと第２のトランジスタＱ２のベース端子との間に
接続されるキャパシタ素子Ｃiと、第１および第２のト
ランジスタＱ１，Ｑ２の各ベース端子間に接続される抵
抗素子Ｒbとを備えている。キャパシタ素子Ｃiと抵抗素
子Ｒbを設けることにより、ループ発振経路上でループ
発振信号を十分に減衰させることができる。また、本実
施形態は、小型化が可能なため、MMIC化が容易になる。
ループ発振を十分に抑制できる半導体電力増幅器および
マイクロ波モノリシック集積回路を提供する。 【解決手段】 本発明の半導体電力増幅器は、並列接続
された第１および第２のトランジスタＱ１，Ｑ２と、信
号入力端子Ｐinと第１のトランジスタＱ１のベース端子
との間に接続されるキャパシタ素子Ｃiと、信号入力端
子Ｐinと第２のトランジスタＱ２のベース端子との間に
接続されるキャパシタ素子Ｃiと、第１および第２のト
ランジスタＱ１，Ｑ２の各ベース端子間に接続される抵
抗素子Ｒbとを備えている。キャパシタ素子Ｃiと抵抗素
子Ｒbを設けることにより、ループ発振経路上でループ
発振信号を十分に減衰させることができる。また、本実
施形態は、小型化が可能なため、MMIC化が容易になる。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のトランジス
タを並列接続して、高電流を駆動して高出力を得る半導
体電力増幅器および多段モノリシック集積回路に関す
る。
タを並列接続して、高電流を駆動して高出力を得る半導
体電力増幅器および多段モノリシック集積回路に関す
る。
【０００２】
【従来の技術】出力電流が大きい高出力トランジスタ
は、等価的には、図１０に示すように、複数のトランジ
スタ・ユニットを並列接続した構成になっている。図１
０のような高出力トランジスタを半導体基板上に形成す
ると、素子サイズが大きくなるため、入出力の配線領域
の横方向の広がりが等価的に伝送線路Ｌi，Ｌoとして作
用する。
は、等価的には、図１０に示すように、複数のトランジ
スタ・ユニットを並列接続した構成になっている。図１
０のような高出力トランジスタを半導体基板上に形成す
ると、素子サイズが大きくなるため、入出力の配線領域
の横方向の広がりが等価的に伝送線路Ｌi，Ｌoとして作
用する。
【０００３】伝送線路Ｌi，Ｌoが電気的特性に影響を与
える高周波領域では、トランジスタ間のアンバランスに
よる奇モードの信号伝搬が起こり、ループ発振（f/2の
スプリアス発振も含む）の原因になる（参考文献：電子
通信学会研究会MW89-59のP59）。
える高周波領域では、トランジスタ間のアンバランスに
よる奇モードの信号伝搬が起こり、ループ発振（f/2の
スプリアス発振も含む）の原因になる（参考文献：電子
通信学会研究会MW89-59のP59）。
【０００４】例えば、図１０の回路の場合、点線Ａで示
すループと点線Ｂで示すループでループ発振が起こる。
すループと点線Ｂで示すループでループ発振が起こる。
【０００５】このようなループ発振を防止する手法とし
て、図１１および図１２に示すように、隣接する２つの
トランジスタＱ１〜Ｑ４の出力端子間にバランス抵抗Ｒ
bを接続し、ループ発振経路に損失を与えてループ発振
を防止する手法が提案されている。バランス抵抗Ｒbを
接続することで、ループ発振経路の信号損失が大きくな
り、ループ発振を抑制することができる。
て、図１１および図１２に示すように、隣接する２つの
トランジスタＱ１〜Ｑ４の出力端子間にバランス抵抗Ｒ
bを接続し、ループ発振経路に損失を与えてループ発振
を防止する手法が提案されている。バランス抵抗Ｒbを
接続することで、ループ発振経路の信号損失が大きくな
り、ループ発振を抑制することができる。
【０００６】
【発明が解決しようとする課題】しかしながら、バラン
ス抵抗Ｒbを追加すると、その分だけ入力信号合成回路
や出力信号合成回路の占有面積が大きくなるため、半導
体チップ上に形成するのが困難になる。セラミック基板
やガラエポ基板上に形成することも考えられるが、素子
の小型化の面では、高出力増幅器も半導体チップ上に形
成してMMIC（マイクロ波モノリシック集積回路）化する
のが望ましい。
ス抵抗Ｒbを追加すると、その分だけ入力信号合成回路
や出力信号合成回路の占有面積が大きくなるため、半導
体チップ上に形成するのが困難になる。セラミック基板
やガラエポ基板上に形成することも考えられるが、素子
の小型化の面では、高出力増幅器も半導体チップ上に形
成してMMIC（マイクロ波モノリシック集積回路）化する
のが望ましい。
【０００７】このように、従来の手法でループ発振を抑
制しようとすると、小型化が困難になり、コストも下げ
られないという問題があった。
制しようとすると、小型化が困難になり、コストも下げ
られないという問題があった。
【０００８】本発明は、このような点に鑑みてなされた
ものであり、その目的は、小型化が可能で、コストも削
減でき、かつ、ループ発振を十分に抑制できる半導体電
力増幅器および多段モノリシック集積回路を提供するこ
とにある。
ものであり、その目的は、小型化が可能で、コストも削
減でき、かつ、ループ発振を十分に抑制できる半導体電
力増幅器および多段モノリシック集積回路を提供するこ
とにある。
【０００９】
【課題を解決するための手段】上述した課題を解決する
ために、請求項１の発明は、信号入力端子に入力された
高周波信号を、並列接続された第１および第２のトラン
ジスタで増幅して信号出力端子から出力する半導体電力
増幅器において、前記信号入力端子と前記第１のトラン
ジスタの入力端子との間に接続される第１のキャパシタ
素子と、前記信号入力端子と前記第２のトランジスタの
入力端子との間に接続される第２のキャパシタ素子と、
前記第１および第２のトランジスタの各入力端子間に接
続される第１のインピーダンス素子と、を備える。
ために、請求項１の発明は、信号入力端子に入力された
高周波信号を、並列接続された第１および第２のトラン
ジスタで増幅して信号出力端子から出力する半導体電力
増幅器において、前記信号入力端子と前記第１のトラン
ジスタの入力端子との間に接続される第１のキャパシタ
素子と、前記信号入力端子と前記第２のトランジスタの
入力端子との間に接続される第２のキャパシタ素子と、
前記第１および第２のトランジスタの各入力端子間に接
続される第１のインピーダンス素子と、を備える。
【００１０】請求項２の発明は、信号入力端子に入力さ
れた信号を、並列接続された第１および第２のトランジ
スタで増幅して信号出力端子から出力する半導体電力増
幅器において、前記信号入力端子と前記第１のトランジ
スタとの間に直列接続される第１のインダクタ素子およ
び第１のキャパシタ素子と、前記信号入力端子と前記第
２のトランジスタとの間に直列接続される第２のインダ
クタ素子および第２のキャパシタ素子と、前記第１およ
び第２のトランジスタの各入力端子間に接続される第１
のインピーダンス素子と、前記第１のトランジスタの出
力端子と前記信号出力端子との間に接続される第３のイ
ンダクタ素子と、前記第２のトランジスタの出力端子と
前記信号出力端子との間に接続される第４のインダクタ
素子と、を備える。
れた信号を、並列接続された第１および第２のトランジ
スタで増幅して信号出力端子から出力する半導体電力増
幅器において、前記信号入力端子と前記第１のトランジ
スタとの間に直列接続される第１のインダクタ素子およ
び第１のキャパシタ素子と、前記信号入力端子と前記第
２のトランジスタとの間に直列接続される第２のインダ
クタ素子および第２のキャパシタ素子と、前記第１およ
び第２のトランジスタの各入力端子間に接続される第１
のインピーダンス素子と、前記第１のトランジスタの出
力端子と前記信号出力端子との間に接続される第３のイ
ンダクタ素子と、前記第２のトランジスタの出力端子と
前記信号出力端子との間に接続される第４のインダクタ
素子と、を備える。
【００１１】請求項１および２の発明では、第１および
第２のトランジスタの入力端子にそれぞれ第１および第
２のキャパシタ素子を接続し、第１および第２のトラン
ジスタの入力端子間に第１のインピーダンス素子を接続
するため、ループ発振経路上でのループ発振信号を第１
のインピーダンス素子で十分に減衰させることができ、
ループ発振が起きにくくなる。
第２のトランジスタの入力端子にそれぞれ第１および第
２のキャパシタ素子を接続し、第１および第２のトラン
ジスタの入力端子間に第１のインピーダンス素子を接続
するため、ループ発振経路上でのループ発振信号を第１
のインピーダンス素子で十分に減衰させることができ、
ループ発振が起きにくくなる。
【００１２】請求項３の発明では、第１および第２のト
ランジスタと、第１および第２のキャパシタ素子と、第
１のインピーダンス素子とを有する第１および第２の電
力増幅部同士を、バランス抵抗として作用する第２のイ
ンピーダンス素子で接続するため、ループ発振経路上で
のループ発振信号を十分に減衰させることができる。
ランジスタと、第１および第２のキャパシタ素子と、第
１のインピーダンス素子とを有する第１および第２の電
力増幅部同士を、バランス抵抗として作用する第２のイ
ンピーダンス素子で接続するため、ループ発振経路上で
のループ発振信号を十分に減衰させることができる。
【００１３】なお、第１および第２の電力増幅部と同じ
構成の電力増幅部を３段以上並列接続してもよい。
構成の電力増幅部を３段以上並列接続してもよい。
【００１４】請求項４の発明では、第１および第２のト
ランジスタの入力端子に直流バイアス電圧を供給するた
めのバイアス回路を備えるため、第１および第２のトラ
ンジスタの入力端子にキャパシタ素子が接続されていて
も、これらトランジスタに直流バイアスを供給すること
ができる。
ランジスタの入力端子に直流バイアス電圧を供給するた
めのバイアス回路を備えるため、第１および第２のトラ
ンジスタの入力端子にキャパシタ素子が接続されていて
も、これらトランジスタに直流バイアスを供給すること
ができる。
【００１５】請求項５の発明では、第１および第２のト
ランジスタの各入力端子と前記バイアス回路の出力端子
との間に、インピーダンス素子またはインダクタ素子を
接続するため、第１および第２のトランジスタの入力端
子を高周波的にオープンにすることができ、各トランジ
スタに適切な直流バイアスを供給することができる。
ランジスタの各入力端子と前記バイアス回路の出力端子
との間に、インピーダンス素子またはインダクタ素子を
接続するため、第１および第２のトランジスタの入力端
子を高周波的にオープンにすることができ、各トランジ
スタに適切な直流バイアスを供給することができる。
【００１６】請求項６の発明では、請求項２〜５のいず
れかに記載の半導体電力増幅器をＭＭＩＣ化するため、
素子の小型化が可能になる。
れかに記載の半導体電力増幅器をＭＭＩＣ化するため、
素子の小型化が可能になる。
【００１７】請求項７の発明では、化合物半導体を用い
てトランジスタを形成するため、高周波帯域での安定し
た動作が可能になる。
てトランジスタを形成するため、高周波帯域での安定し
た動作が可能になる。
【００１８】
【発明の実施の形態】以下、本発明に係る半導体電力増
幅器および多段モノリシック集積回路について、図面を
参照しながら具体的に説明する。
幅器および多段モノリシック集積回路について、図面を
参照しながら具体的に説明する。
【００１９】（第１の実施形態）図１は本発明に係る半
導体電力増幅器の基本構成を示す第１の実施形態の回路
図である。図１の半導体電力増幅器は、並列接続された
第１および第２のトランジスタＱ１，Ｑ２と、信号入力
端子Ｐinと第１のトランジスタＱ１のベース端子との間
に接続されるキャパシタ素子（第１のキャパシタ素子）
Ｃiと、信号入力端子Ｐinと第２のトランジスタＱ２の
ベース端子との間に接続されるキャパシタ素子（第２の
キャパシタ素子）Ｃiと、第１および第２のトランジス
タＱ１，Ｑ２の各ベース端子間に接続される抵抗素子
（第１のインピーダンス素子）Ｒbとを備えている。
導体電力増幅器の基本構成を示す第１の実施形態の回路
図である。図１の半導体電力増幅器は、並列接続された
第１および第２のトランジスタＱ１，Ｑ２と、信号入力
端子Ｐinと第１のトランジスタＱ１のベース端子との間
に接続されるキャパシタ素子（第１のキャパシタ素子）
Ｃiと、信号入力端子Ｐinと第２のトランジスタＱ２の
ベース端子との間に接続されるキャパシタ素子（第２の
キャパシタ素子）Ｃiと、第１および第２のトランジス
タＱ１，Ｑ２の各ベース端子間に接続される抵抗素子
（第１のインピーダンス素子）Ｒbとを備えている。
【００２０】図１の半導体電力増幅器に高周波信号を入
力すると、図示の半導体電力増幅器は、キャパシタ素子
Ｃiと信号入力端子Ｐinとの間、および第１および第２
のトランジスタＱ１，Ｑ２のコレクタ端子間にそれぞれ
インダクタ素子Ｌi，Ｌoが接続された回路と等価にな
る。
力すると、図示の半導体電力増幅器は、キャパシタ素子
Ｃiと信号入力端子Ｐinとの間、および第１および第２
のトランジスタＱ１，Ｑ２のコレクタ端子間にそれぞれ
インダクタ素子Ｌi，Ｌoが接続された回路と等価にな
る。
【００２１】図１のトランジスタＱ１，Ｑ２はそれぞ
れ、例えばInGaＰ/GaAsのヘテロ接合バイポーラトラン
ジスタであり、エミッタサイズが４×30μmのトランジ
スタ・ユニットを16個有するマルチエミッタ・トランジ
スタである。
れ、例えばInGaＰ/GaAsのヘテロ接合バイポーラトラン
ジスタであり、エミッタサイズが４×30μmのトランジ
スタ・ユニットを16個有するマルチエミッタ・トランジ
スタである。
【００２２】なお、マルチエミッタ・トランジスタを構
成するトランジスタ・ユニットの数やサイズには特に制
限はない。また、必ずしも化合物半導体でトランジスタ
を形成しなくてもよい。
成するトランジスタ・ユニットの数やサイズには特に制
限はない。また、必ずしも化合物半導体でトランジスタ
を形成しなくてもよい。
【００２３】等価的なインダクタ素子Ｌi，Ｌoは、配線
長300μmの線路では0.1nH、キャパシタ素子Ｃiの容量は
５pF、抵抗素子Ｒbの抵抗値は５Ωである。
長300μmの線路では0.1nH、キャパシタ素子Ｃiの容量は
５pF、抵抗素子Ｒbの抵抗値は５Ωである。
【００２４】図２は従来の半導体電力増幅器の基本構成
を示す回路図である。図１と図２を比較すればわかるよ
うに、図１の回路は、２つのキャパシタ素子Ｃiと、抵
抗素子Ｒbとを有する点で、図２に示す従来の回路と異
なっている。
を示す回路図である。図１と図２を比較すればわかるよ
うに、図１の回路は、２つのキャパシタ素子Ｃiと、抵
抗素子Ｒbとを有する点で、図２に示す従来の回路と異
なっている。
【００２５】図１および図２に示す両回路は、並列動作
を行う偶モード伝搬では、全く同様の特性を示すが、ル
ープ発振を起こす奇モード伝搬では、全く別個の特性を
示す。
を行う偶モード伝搬では、全く同様の特性を示すが、ル
ープ発振を起こす奇モード伝搬では、全く別個の特性を
示す。
【００２６】図１の回路では、２つのキャパシタ素子Ｃ
iによりループ発振信号の流れをカットするため、ルー
プ発振経路は図示の点線矢印ｙ１で示したものになる。
この経路上には、抵抗素子Ｒbが存在するため、この抵
抗素子Ｒbにより信号を十分に減衰させることができ、
結果的にループ発振が起きなくなる。
iによりループ発振信号の流れをカットするため、ルー
プ発振経路は図示の点線矢印ｙ１で示したものになる。
この経路上には、抵抗素子Ｒbが存在するため、この抵
抗素子Ｒbにより信号を十分に減衰させることができ、
結果的にループ発振が起きなくなる。
【００２７】図３はループ利得の計算結果を示す図であ
り、ループ発振の目安を示すシグナルフローの奇モード
入力A1（出力側A2）と奇モード出力A1'（出力側A2'）の
比が周波数により変化する様子を示している（参考文
献：電子通信学会研究会MW89-59，p59）。
り、ループ発振の目安を示すシグナルフローの奇モード
入力A1（出力側A2）と奇モード出力A1'（出力側A2'）の
比が周波数により変化する様子を示している（参考文
献：電子通信学会研究会MW89-59，p59）。
【００２８】この比が１を越えると、ループ発振を起こ
すおそれがある。曲線Ｌ１，Ｌ２で示す従来の回路は、
A1'／A1が２GHz以上で、A2'／A2が１〜５GHz付近で
「１」を越えているが、本実施形態の回路では、「１」
を越えることはないので、ループ発振を起こす可能性は
ない。また、構造的にも、図２に示す入力段のキャパシ
タ素子Ｃ３を、本実施形態では、図１に示すように２つ
のキャパシタ素子Ｃiに分割しているが、各キャパシタ
素子Ｃiの容量値がそれぞれ1/2になるので、キャパシタ
素子自体の形成面積はほとんど変化しない。
すおそれがある。曲線Ｌ１，Ｌ２で示す従来の回路は、
A1'／A1が２GHz以上で、A2'／A2が１〜５GHz付近で
「１」を越えているが、本実施形態の回路では、「１」
を越えることはないので、ループ発振を起こす可能性は
ない。また、構造的にも、図２に示す入力段のキャパシ
タ素子Ｃ３を、本実施形態では、図１に示すように２つ
のキャパシタ素子Ｃiに分割しているが、各キャパシタ
素子Ｃiの容量値がそれぞれ1/2になるので、キャパシタ
素子自体の形成面積はほとんど変化しない。
【００２９】このように、第１の実施形態は、並列接続
されたトランジスタＱ１，Ｑ２の各ベース端子にそれぞ
れキャパシタ素子Ｃiを接続するとともに、各ベース端
子間に抵抗素子Ｒbを接続するため、ループ発振経路上
でループ発振信号を十分に減衰させることができる。ま
た、本実施形態は、小型化が可能なため、MMIC化が容易
になる。
されたトランジスタＱ１，Ｑ２の各ベース端子にそれぞ
れキャパシタ素子Ｃiを接続するとともに、各ベース端
子間に抵抗素子Ｒbを接続するため、ループ発振経路上
でループ発振信号を十分に減衰させることができる。ま
た、本実施形態は、小型化が可能なため、MMIC化が容易
になる。
【００３０】（第２の実施形態）第２の実施形態は、基
本的な回路構成は第１の実施形態と同じであるが、トラ
ンジスタの接続段数を増やした点に特徴がある。
本的な回路構成は第１の実施形態と同じであるが、トラ
ンジスタの接続段数を増やした点に特徴がある。
【００３１】図４は本発明に係る半導体電力増幅器の第
２の実施形態の回路図である。図４の増幅器は、図１と
同様の回路を複数並列接続した構成になっている。具体
的には、４つのトランジスタＱ１〜Ｑ４の各ベース端子
にはキャパシタ素子Ｃiがそれぞれ接続され、隣接する
トランジスタのベース端子間にはそれぞれ抵抗素子Ｒb
が接続されている。
２の実施形態の回路図である。図４の増幅器は、図１と
同様の回路を複数並列接続した構成になっている。具体
的には、４つのトランジスタＱ１〜Ｑ４の各ベース端子
にはキャパシタ素子Ｃiがそれぞれ接続され、隣接する
トランジスタのベース端子間にはそれぞれ抵抗素子Ｒb
が接続されている。
【００３２】図４のように接続されたキャパシタ素子Ｃ
iと抵抗素子Ｒbを設けることにより、ループ発振経路は
図４の点線矢印ｙ１のようになる。このループ発振経路
上には抵抗素子Ｒbが存在するため、信号を十分に減衰
させることができ、ループ発振が起きなくなる。
iと抵抗素子Ｒbを設けることにより、ループ発振経路は
図４の点線矢印ｙ１のようになる。このループ発振経路
上には抵抗素子Ｒbが存在するため、信号を十分に減衰
させることができ、ループ発振が起きなくなる。
【００３３】（第３の実施形態）第３の実施形態は、第
２の実施形態の変形例であり、すべてのトランジスタユ
ニットに同位相で信号が伝達されるようにした点に特徴
がある。
２の実施形態の変形例であり、すべてのトランジスタユ
ニットに同位相で信号が伝達されるようにした点に特徴
がある。
【００３４】図５は本発明に係る半導体電力増幅器の第
３の実施形態の回路図である。図５の回路は、図１と同
様の回路を２組並列接続し、各組のトランジスタのベー
ス端子間に抵抗素子Ｒbを接続した構成になっている。
３の実施形態の回路図である。図５の回路は、図１と同
様の回路を２組並列接続し、各組のトランジスタのベー
ス端子間に抵抗素子Ｒbを接続した構成になっている。
【００３５】図５のように構成することで、図４と異な
り、各組に同位相の信号を伝達させることができる。特
に、高周波の信号を増幅する場合には、インダクタ成分
の影響を受けやすくなるため、同位相の信号を伝達させ
ることで、特性の安定化が図れる。
り、各組に同位相の信号を伝達させることができる。特
に、高周波の信号を増幅する場合には、インダクタ成分
の影響を受けやすくなるため、同位相の信号を伝達させ
ることで、特性の安定化が図れる。
【００３６】なお、図５のように接続すると、図４のよ
うに接続する場合よりも、入力端子からキャパシタ素子
までの距離が若干長くなるおそれがあるが、配線パター
ンの引き回し等を工夫することで、その距離の差異を小
さくすることができる。
うに接続する場合よりも、入力端子からキャパシタ素子
までの距離が若干長くなるおそれがあるが、配線パター
ンの引き回し等を工夫することで、その距離の差異を小
さくすることができる。
【００３７】（第４の実施形態）第１〜第３の実施形態
に示す半導体電力増幅器は、各トランジスタのベース端
子にキャパシタ素子を接続しているため、各トランジス
タに直流バイアスを与えることができない。そこで、第
４の実施形態は、第１〜第３の実施形態のトランジスタ
に直流バイアスを供給する回路を付加したものである。
に示す半導体電力増幅器は、各トランジスタのベース端
子にキャパシタ素子を接続しているため、各トランジス
タに直流バイアスを与えることができない。そこで、第
４の実施形態は、第１〜第３の実施形態のトランジスタ
に直流バイアスを供給する回路を付加したものである。
【００３８】図６は本発明に係る半導体電力増幅器の第
４の実施形態の回路図である。図６の回路は、バイアス
回路１を有する点と、各トランジスタＱ１〜Ｑ４のベー
ス端子とバイアス回路１との間にインダクタ素子Ｌcが
接続されている点とで、図４の回路と異なっている。イ
ンダクタ素子Ｌcを設けることで、各トランジスタＱ１
〜Ｑ４のベース端子は、高周波的にオープンになり、高
周波で動作させたときの特性が安定化する。
４の実施形態の回路図である。図６の回路は、バイアス
回路１を有する点と、各トランジスタＱ１〜Ｑ４のベー
ス端子とバイアス回路１との間にインダクタ素子Ｌcが
接続されている点とで、図４の回路と異なっている。イ
ンダクタ素子Ｌcを設けることで、各トランジスタＱ１
〜Ｑ４のベース端子は、高周波的にオープンになり、高
周波で動作させたときの特性が安定化する。
【００３９】図６のようなバイアス回路１とインダクタ
素子Ｌcを設けることにより、各トランジスタＱ１〜Ｑ
４に直流バイアスを供給することができる。
素子Ｌcを設けることにより、各トランジスタＱ１〜Ｑ
４に直流バイアスを供給することができる。
【００４０】ところが、インダクタ素子Ｌcを基板上に
形成すると、チップの占有面積が大きくなるため、小型
化には不向きである。そこで、図７は、インダクタ素子
Ｌcの代わりに抵抗素子Ｒcを用いた例を示している。
形成すると、チップの占有面積が大きくなるため、小型
化には不向きである。そこで、図７は、インダクタ素子
Ｌcの代わりに抵抗素子Ｒcを用いた例を示している。
【００４１】図７の抵抗素子Ｒcは、高周波的にはオー
プンでなければならないので、抵抗値を大きくする必要
がある。抵抗素子Ｒcは、チップの占有面積が小さいた
め、半導体電力増幅器の小型化、すなわちMMIC化が可能
になる。
プンでなければならないので、抵抗値を大きくする必要
がある。抵抗素子Ｒcは、チップの占有面積が小さいた
め、半導体電力増幅器の小型化、すなわちMMIC化が可能
になる。
【００４２】ところで、図８はUSP5,608,353号公報に開
示されている電力増幅器である。図７と図８を比較する
と、両者の違いは、隣接するトランジスタのベース端子
間に抵抗素子Ｒbが接続されているか、いないかだけで
ある。
示されている電力増幅器である。図７と図８を比較する
と、両者の違いは、隣接するトランジスタのベース端子
間に抵抗素子Ｒbが接続されているか、いないかだけで
ある。
【００４３】図８の回路は、耐破壊性を向上させる目的
で各トランジスタのベース端子に抵抗素子Ｒcを接続し
ており、その抵抗値は大きくなければならない。このよ
うな目的で形成された図８の回路に、図７と同様の抵抗
素子Ｒbを接続した回路を想定した場合、隣接するトラ
ンジスタ間の電位差が小さくなり、耐破壊性を向上させ
るという図８の回路の本来の目的が得られなくなってし
まう。
で各トランジスタのベース端子に抵抗素子Ｒcを接続し
ており、その抵抗値は大きくなければならない。このよ
うな目的で形成された図８の回路に、図７と同様の抵抗
素子Ｒbを接続した回路を想定した場合、隣接するトラ
ンジスタ間の電位差が小さくなり、耐破壊性を向上させ
るという図８の回路の本来の目的が得られなくなってし
まう。
【００４４】すなわち、図８の回路が公知であっても、
耐破壊性を向上させるという目的を得るには図７の抵抗
素子Ｒbと同様の抵抗素子Ｒbを図８の回路に付加するこ
とは考えられない。したがって、図８の従来回路から、
図７に示す本実施形態の回路を想定することは容易では
ない。
耐破壊性を向上させるという目的を得るには図７の抵抗
素子Ｒbと同様の抵抗素子Ｒbを図８の回路に付加するこ
とは考えられない。したがって、図８の従来回路から、
図７に示す本実施形態の回路を想定することは容易では
ない。
【００４５】図９は図７の半導体電力増幅器を有する二
段構成のMMIC増幅器の回路図である。信号入力端子Ｐin
は初段のトランジスタＱ５のベース端子に接続され、こ
のトランジスタＱ５のコレクタ端子に図７と同様の構成
の半導体電力増幅器が接続されている。
段構成のMMIC増幅器の回路図である。信号入力端子Ｐin
は初段のトランジスタＱ５のベース端子に接続され、こ
のトランジスタＱ５のコレクタ端子に図７と同様の構成
の半導体電力増幅器が接続されている。
【００４６】図９の回路の場合、キャパシタ素子Ｃi
は、初段のトランジスタＱ５と後段のトランジスタＱ１
〜Ｑ４との段間整合回路として用いられる。
は、初段のトランジスタＱ５と後段のトランジスタＱ１
〜Ｑ４との段間整合回路として用いられる。
【００４７】上述した各実施形態では、バイポーラトラ
ンジスタを用いて半導体電力増幅器を構成する例につい
て説明したが、MOSトランジスタやBiCMOS構造のトラン
ジスタを用いて半導体電力増幅器を構成してもよい。ま
た、トランジスタの並列接続段数にも特に制限はない。
ンジスタを用いて半導体電力増幅器を構成する例につい
て説明したが、MOSトランジスタやBiCMOS構造のトラン
ジスタを用いて半導体電力増幅器を構成してもよい。ま
た、トランジスタの並列接続段数にも特に制限はない。
【００４８】
【発明の効果】以上詳細に説明したように、本発明によ
れば、第１および第２のトランジスタの各入力端子にキ
ャパシタ素子を接続し、かつ、第１および第２のトラン
ジスタの各入力端子間に抵抗素子を接続するため、高出
力トランジスタの奇モードの信号伝搬によるループ発振
（f/2のスプリアス発振を含む）を防止することができ
る。
れば、第１および第２のトランジスタの各入力端子にキ
ャパシタ素子を接続し、かつ、第１および第２のトラン
ジスタの各入力端子間に抵抗素子を接続するため、高出
力トランジスタの奇モードの信号伝搬によるループ発振
（f/2のスプリアス発振を含む）を防止することができ
る。
【００４９】また、バイアス回路を別に設けることで、
第１および第２のトランジスタに直流バイアスを供給す
ることができるため、第１および第２のトランジスタの
各入力端子にキャパシタ素子が接続されていても、特に
動作上支障は起きない。
第１および第２のトランジスタに直流バイアスを供給す
ることができるため、第１および第２のトランジスタの
各入力端子にキャパシタ素子が接続されていても、特に
動作上支障は起きない。
【００５０】さらに、本発明は、高周波帯域で使用され
る化合物半導体によるMOSトランジスタやバイポーラト
ランジスタを用いたマイクロ波モノリシック集積回路に
特に有効である。
る化合物半導体によるMOSトランジスタやバイポーラト
ランジスタを用いたマイクロ波モノリシック集積回路に
特に有効である。
【図１】本発明に係る半導体電力増幅器の基本構成を示
す第１の実施形態の回路図。
す第１の実施形態の回路図。
【図２】従来の半導体電力増幅器の基本構成を示す回路
図。
図。
【図３】ループ利得の計算結果を示す図。
【図４】本発明に係る半導体電力増幅器の第２の実施形
態の回路図。
態の回路図。
【図５】本発明に係る半導体電力増幅器の第３の実施形
態の回路図。
態の回路図。
【図６】本発明に係る半導体電力増幅器の第４の実施形
態の回路図。
態の回路図。
【図７】図６のインダクタ素子の代わりに抵抗素子を用
いた例を示す回路図。
いた例を示す回路図。
【図８】USP5,608,353号公報に開示されている電力増幅
器の回路図。
器の回路図。
【図９】図７の半導体電力増幅器を有する二段構成のMM
IC増幅器の回路図。
IC増幅器の回路図。
【図１０】複数のトランジスタ・ユニットを並列接続し
た従来例の構成を示す回路図。
た従来例の構成を示す回路図。
【図１１】バランス抵抗を追加した従来の回路図。
【図１２】図１１の変形例を示す従来の回路図。
１ バイアス回路 Ｑ１〜Ｑ４ トランジスタ Ｌi，Ｌo 等価的なインダクタ素子 Ｒb 抵抗素子
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J067 AA01 AA04 AA41 CA54 CA87 CA91 CA92 FA20 HA02 HA04 HA10 HA18 HA24 HA25 HA29 HA33 KA12 LS12 MA19 TA03 5J091 AA01 AA04 AA41 CA54 CA87 CA91 CA92 FA20 HA02 HA04 HA10 HA18 HA24 HA25 HA29 HA33 KA12 MA19 TA03 UW08 5J092 AA01 AA04 AA41 CA54 CA87 CA91 CA92 FA20 HA02 HA04 HA10 HA18 HA24 HA25 HA29 HA33 KA12 MA19 TA03 VL08
Claims (7)
- 【請求項１】信号入力端子に入力された高周波信号を、
並列接続された第１および第２のトランジスタで増幅し
て信号出力端子から出力する半導体電力増幅器におい
て、 前記信号入力端子と前記第１のトランジスタの入力端子
との間に接続される第１のキャパシタ素子と、 前記信号入力端子と前記第２のトランジスタの入力端子
との間に接続される第２のキャパシタ素子と、 前記第１および第２のトランジスタの各入力端子間に接
続される第１のインピーダンス素子と、を備えることを
特徴とする半導体電力増幅器。 - 【請求項２】信号入力端子に入力された信号を、並列接
続された第１および第２のトランジスタで増幅して信号
出力端子から出力する半導体電力増幅器において、 前記信号入力端子と前記第１のトランジスタとの間に直
列接続される第１のインダクタ素子および第１のキャパ
シタ素子と、 前記信号入力端子と前記第２のトランジスタとの間に直
列接続される第２のインダクタ素子および第２のキャパ
シタ素子と、 前記第１および第２のトランジスタの各入力端子間に接
続される第１のインピーダンス素子と、 前記第１のトランジスタの出力端子と前記信号出力端子
との間に接続される第３のインダクタ素子と、 前記第２のトランジスタの出力端子と前記信号出力端子
との間に接続される第４のインダクタ素子と、を備える
ことを特徴とする半導体電力増幅器。 - 【請求項３】前記第１および第２のトランジスタと、前
記第１および第２のキャパシタ素子と、前記第１のイン
ピーダンス素子とを有する第１の電力増幅部と、 前記第１の電力増幅部とは別個に設けられ、前記第１お
よび第２のトランジスタと、前記第１および第２のキャ
パシタ素子と、前記第１のインピーダンス素子とを有す
る第２の電力増幅部と、 前記第１の電力増幅部内の前記第１のインピーダンス素
子と、前記第２の電力増幅部内の前記第１のインピーダ
ンス素子との間に接続される第２のインピーダンス素子
と、を備え、 前記第１および第２の電力増幅部の各入力端子はそれぞ
れインダクタ素子を介して前記信号入力端子に接続さ
れ、 前記第１および第２の電力増幅部の各入力端子同士は、
インダクタ素子を介して互いに接続されるか、あるいは
電気的に絶縁されることを特徴とする請求項１または２
に記載の半導体電力増幅器。 - 【請求項４】前記第１および第２のトランジスタの各入
力端子に直流バイアス電圧を供給するバイアス回路を備
えることを特徴とする請求項１〜３のいずれかに記載の
半導体電力増幅器。 - 【請求項５】前記第１および第２のトランジスタの各入
力端子と前記バイアス回路の出力端子との間にそれぞれ
接続される複数のインピーダンス素子またはインダクタ
素子と、を備えることを特徴とする請求項４に記載の半
導体電力増幅器。 - 【請求項６】前記入力信号は、マイクロ波であり、 請求項２〜５のいずれかに記載の半導体電力増幅器を最
終段の増幅器としたことを特徴とする多段モノリシック
集積回路。 - 【請求項７】前記第１および第２のトランジスタは、化
合物半導体による電界効果トランジスタまたは化合物半
導体によるバイポーラトランジスタであることを特徴と
する請求項６に記載の多段モノリシック集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000086157A JP2001274639A (ja) | 2000-03-27 | 2000-03-27 | 半導体電力増幅器および多段モノリシック集積回路 |
| US09/817,216 US6768381B2 (en) | 2000-03-27 | 2001-03-27 | Semiconductor power amplifier and multistage monolithic integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000086157A JP2001274639A (ja) | 2000-03-27 | 2000-03-27 | 半導体電力増幅器および多段モノリシック集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001274639A true JP2001274639A (ja) | 2001-10-05 |
Family
ID=18602370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000086157A Pending JP2001274639A (ja) | 2000-03-27 | 2000-03-27 | 半導体電力増幅器および多段モノリシック集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6768381B2 (ja) |
| JP (1) | JP2001274639A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007180955A (ja) * | 2005-12-28 | 2007-07-12 | New Japan Radio Co Ltd | 高周波増幅回路 |
| JP2009260639A (ja) * | 2008-04-16 | 2009-11-05 | Mitsubishi Electric Corp | 高周波増幅器 |
| JP2011029966A (ja) * | 2009-07-27 | 2011-02-10 | Toshiba Corp | 半導体装置 |
| KR101207348B1 (ko) * | 2011-06-30 | 2012-12-04 | 베렉스주식회사 | 전력 증폭기 |
| JP2016131369A (ja) * | 2015-01-09 | 2016-07-21 | 株式会社東芝 | 高周波信号増幅装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2842674B1 (fr) * | 2002-07-22 | 2005-02-25 | Cit Alcatel | Systeme amplificateur pour satellite |
| US6686801B1 (en) * | 2002-07-23 | 2004-02-03 | Mediatek Inc. | Power amplifier with distributed capacitor |
| EP1754306B1 (en) * | 2004-12-03 | 2009-06-10 | Telefonaktiebolaget LM Ericsson (publ) | Coupling net and mmic amplifier |
| JP2006325096A (ja) * | 2005-05-20 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 高周波電力増幅器 |
| US7639083B2 (en) * | 2005-07-05 | 2009-12-29 | Freescale Semiconductor, Inc. | Compensation for parasitic coupling between RF or microwave transistors in the same package |
| US8416024B2 (en) * | 2011-04-19 | 2013-04-09 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Impedance matching arrangement for amplifier having split shunt capacitor and amplifier including the same |
| KR101444520B1 (ko) * | 2012-02-09 | 2014-09-24 | 삼성전기주식회사 | 증폭 회로 및 그 동작 방법 |
| US9831837B2 (en) * | 2014-11-05 | 2017-11-28 | Qualcomm Incorporated | Dynamic power divider circuits and methods |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3769586A (en) * | 1971-04-26 | 1973-10-30 | Litton Systems Inc | Hybrid coupler for radio transmitter having parallel output amplifier stages |
| US5608353A (en) | 1995-03-29 | 1997-03-04 | Rf Micro Devices, Inc. | HBT power amplifier |
| US5694085A (en) * | 1996-02-14 | 1997-12-02 | Glenayre Electronics, Inc. | High-power amplifier using parallel transistors |
| US6005442A (en) * | 1996-03-26 | 1999-12-21 | Matsushita Electric Industrial Co., Ltd. | Divider/combiner |
| JPH10163772A (ja) | 1996-10-04 | 1998-06-19 | Sanyo Electric Co Ltd | 電力増幅器およびチップキャリヤ |
| JP3594775B2 (ja) * | 1997-09-19 | 2004-12-02 | 三菱電機株式会社 | 電力増幅器 |
| JPH11251849A (ja) | 1998-03-04 | 1999-09-17 | Matsushita Electric Ind Co Ltd | 高周波電力増幅器 |
-
2000
- 2000-03-27 JP JP2000086157A patent/JP2001274639A/ja active Pending
-
2001
- 2001-03-27 US US09/817,216 patent/US6768381B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007180955A (ja) * | 2005-12-28 | 2007-07-12 | New Japan Radio Co Ltd | 高周波増幅回路 |
| JP4699204B2 (ja) * | 2005-12-28 | 2011-06-08 | 新日本無線株式会社 | 高周波増幅回路 |
| JP2009260639A (ja) * | 2008-04-16 | 2009-11-05 | Mitsubishi Electric Corp | 高周波増幅器 |
| JP2011029966A (ja) * | 2009-07-27 | 2011-02-10 | Toshiba Corp | 半導体装置 |
| KR101207348B1 (ko) * | 2011-06-30 | 2012-12-04 | 베렉스주식회사 | 전력 증폭기 |
| JP2016131369A (ja) * | 2015-01-09 | 2016-07-21 | 株式会社東芝 | 高周波信号増幅装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010024141A1 (en) | 2001-09-27 |
| US6768381B2 (en) | 2004-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7061329B2 (en) | Semiconductor device having balanced circuit for use in high frequency band | |
| US6724263B2 (en) | High-frequency power amplifier | |
| US7567128B2 (en) | Power amplifier suppressing radiation of second harmonic over wide frequency band | |
| US6614308B2 (en) | Multi-stage, high frequency, high power signal amplifier | |
| US7119613B2 (en) | RF amplifier | |
| JP2005503679A (ja) | 分布型環状電力増幅器の構造 | |
| JP2001274639A (ja) | 半導体電力増幅器および多段モノリシック集積回路 | |
| US5926069A (en) | Low noise amplifier | |
| JPH11346130A (ja) | 半導体装置 | |
| CN117546407A (zh) | 结合内部连接的输出集成晶体管放大器器件封装 | |
| CN112787629A (zh) | 有源平衡-不平衡变压器电路、功率放大电路以及模块 | |
| US4965526A (en) | Hybrid amplifier | |
| JP2003142952A (ja) | 半導体集積回路の設計方法および半導体装置 | |
| JPH11266129A (ja) | 高周波半導体装置 | |
| US20070176687A1 (en) | High frequency power amplifier | |
| JPH11220337A (ja) | 電力増幅器 | |
| US20220278652A1 (en) | Doherty amplifier | |
| Matilainen et al. | An integrated 900-MHz push-pull power amplifier for mobile applications | |
| JP2002222893A (ja) | 高周波増幅器 | |
| WO2002080355A1 (fr) | Amplificateur haute frequence | |
| US20050104664A1 (en) | Intergrated power amplifier arrangement | |
| JP2002171144A (ja) | 高周波増幅器 | |
| JPH11204728A (ja) | 高周波半導体装置 | |
| JP3129274B2 (ja) | 高周波回路のインピーダンス変換回路 | |
| JP2021078103A (ja) | 能動バラン回路、電力増幅回路および電力増幅モジュール |