JP4699204B2 - 高周波増幅回路 - Google Patents

高周波増幅回路 Download PDF

Info

Publication number
JP4699204B2
JP4699204B2 JP2005377661A JP2005377661A JP4699204B2 JP 4699204 B2 JP4699204 B2 JP 4699204B2 JP 2005377661 A JP2005377661 A JP 2005377661A JP 2005377661 A JP2005377661 A JP 2005377661A JP 4699204 B2 JP4699204 B2 JP 4699204B2
Authority
JP
Japan
Prior art keywords
frequency amplifier
transistor
capacitor
base
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005377661A
Other languages
English (en)
Other versions
JP2007180955A (ja
Inventor
岳 加藤
政明 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2005377661A priority Critical patent/JP4699204B2/ja
Publication of JP2007180955A publication Critical patent/JP2007180955A/ja
Application granted granted Critical
Publication of JP4699204B2 publication Critical patent/JP4699204B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明は、高周波増幅回路に係り、特に、複数個のトランジスタを並列接続して構成された高周波増幅回路における動作の安定性、信頼性等の向上等を図ったものに関する。
従来、携帯電話や無線LAN等のいわゆる移動通信機の送信部に用いられる高周波増幅回路において、高出力電力とする場合、互いに並列接続された複数個のバイポーラトランジスタを設けて回路構成するのが一般的である(例えば、特許文献1、特許文献2等参照)。
かかる回路においては、互いに並列接続されたバイポーラトランジスタ間の発熱による温度差がベースバイアスへフィードバックされ、発熱温度の高い一部のバイポーラトランジスタのコレクタに流れる電流が異常に増加し、その結果、他の並列に接続されたバイポーラトランジスタのコレクタに流れていた電流が、上述の発熱温度の高い一部のバイポーラトランジスタのコレクタへ集中して流れ、遂には破壊に至ることがある。
このような一部のバイポーラトランジスタへの電流集中を抑圧するため、並列接続された各々のバイポーラトランジスタのエミッタ及びベースに抵抗素子、いわゆるバラスト抵抗を接続する方法が従来から公知の方法として広く用いられているが、かかる方法は、簡易で確実である反面、高周波増幅回路の電力利得の低下と安定性の低下を招くという欠点がある。
図6には、上述のように高出力電力特性を得るため、互いに並列接続された複数のバイポーラトランジスタにより構成された高周波増幅回路の具体回路構成例が示されており、以下、同図を参照しつつ、この従来回路例について説明する。
図6に示された高周波増幅回路は、8個のバイポーラトランジスタが並列接続されて構成されたものとなっている。
以下、具体的に説明すれば、この高周波増幅回路は、第1の高周波増幅回路160と第2の高周波増幅回路161が並列接続されて構成されたものとなっており、第1及び第2の高周波増幅回路160,161は、対称に構成されて、同一の動作をするようになっている。
第1及び第2の高周波増幅回路160,161は、基本的に同一の回路構成であるので、第1の高周波増幅回路160を例に採り、そのより具体的な構成について以下説明する。
第1の高周波増幅回路160は、4つのバイポーラトランジスタ64a,65a,66a,67aを有してなり、第1のバイポーラトランジスタ64aは、そのベースが、第1のコンデンサ64b及び第1の抵抗素子64cを介して、それぞれ高周波入力端子61及びベースバイアス端子62に接続される一方、コレクタが高周波出力端子63に接続されている。かかる構成は、第2乃至第4のバイポーラトランジスタ65a,66a,67aについても同様であるので、それぞれについてここでの詳細な構成の説明は省略し、図6において、上述の各構成要素に対応する構成要素に符号を付すに留めることとする。
そして、第1乃至第4のバイポーラトランジスタ64a,65a,66a,67aをそれぞれ中心にして上述のように構成された4つのトランジスタ回路64,65,66,67が、互いに並列接続された構成となっている。なお、第1乃至第4のコンデンサ64b,65b,66b,67bは同一容量値に設定されている。
かかる構成において、第1乃至第4の抵抗素子64c,65c,66c,67cの両端には、第1乃至第4のバイポーラトランジスタ64a,65a,66a,67aのベース電流に応じた電圧が発生する。ここで、仮に、温度上昇に伴い一部のバイポーラトランジスタのベース電流が増加したとすると、そのベースに接続された抵抗素子の両端における電圧が上昇し、逆に、ベース・エミッタ間電圧は低下するため、結果としてその一部のバイポーラトランジスタ64a,65a,66a,67aのベース電流の急激な増加は抑えられ、いわゆる熱暴走が抑止されることとなる。
一方、上記構成の高周波増幅回路において、入力された高周波信号は、第1乃至第4のコンデンサ64c,65c,66c,67cを通過して、第1乃至第4のバイポーラトランジスタ64a,65a,66a,67aの対応するベースに入力されるため、抵抗素子を介して高周波信号がベースに印加される構成に比べて電力利得の低下が小さい。
ところで、図6に示された回路を実際に構成する場合、バイポーラトランジスタのみならず他の素子も含めてそれぞれ無視できない物理的な大きさを有しているため、例えば、全てのバイポーラトランジスタ64a,65a,66a,67aのベースと高周波入力端子61との距離を同一とすることは実際には困難である。そのため、実際には、図7に示されたように、高周波入力端子81と、第1の高周波増幅回路180を構成する第1乃至第4のトランジスタ回路84,85,86,87の入力段との間には、導電性部材を用いてなる伝送線路88,89,90,91を直列接続して設ける構成とするのが一般的である。
特開2005−184707号公報(第6−10頁、図1−図10) 米国特許第5608353号公報
しかしながら、上述のような伝送線路を設けた構成とすると、第1乃至第4のトランジスタ回路84,85,86,87の間における高周波信号に対する入力インピーダンスに差が生じるため、いわゆる動作状態の不均衡が発生し、一部のバイポーラトランジスタへの電流の集中を招き、いわゆる熱暴走の発生を惹起するという問題がある。
具体的には、例えば、図7に示された構成例における入力電力に対する出力電力の変化特性が図8に示されているが、同図によれば、入力電力があるレベルを超えると、出力電力特性が不連続に変化することが確認できる(図8の点線の囲み部分参照)。
また、図9には、入力電力の変化に対する各々のバイポーラトランジスタ84a,85a,86a,87aのコレクタ電流の変化特性が示されており、同図によれば、図8に現れた出力電力特性が不連続となる入力電力において、一部のバイポーラトランジスタのコレクタ電流が急激に増大していることが確認できる。なお、図9において、Tr1、Tr2、Tr3、Tr4は、バイポーラトランジスタ84a,85a,86a,87aをそれぞれ表している。
さらに、図9によれば、各々のバイポーラトランジスタ84a,85a,86a,87aのコレクタ電流は、上述のように出力電力特性が不連続となる入力状態か否かに関わらず相互の大きさに差が生じており、最大で75%程の差となっていることが確認できる。このような電流の不均衡は、バイポーラトランジスタの温度上昇により一部のバイポーラトランジスタへの電流の集中を招く要因となるものである。
ところで、近年、携帯電話機や無線LAN等のいわゆる移動体通信機の需要が急速に高まりつつあり、それに伴い、通信機本体の小型化、高性能化、高機能化の要求がますます増大している。このような状況において、移動通信機の送信部における高周波信号を増幅する高周波電力増幅器は、小型、かつ、電力負荷効率の高いものが要求される。
これらの高周波電力増幅器は、高出力電力特性とするため、上述のような互いに並列接続された複数個のバイポーラトランジスタを用いて回路構成されることが多いが、小型化への要求に応えるため、並列接続された複数個のバイポーラトランジスタを近接配置する構造を採ると、互いのバイポーラトランジスタの放熱経路が交錯し、熱抵抗が増加することから温度上昇を招き、上述のような各バイポーラトランジスタのコレクタ電流の不均衡と相まって一部のバイポーラトランジスタへの電流集中を惹起させるため、いわゆる熱暴走の抑圧が必要となる。
本発明は、上記実状に鑑みてなされたもので、増幅回路を構成する並列接続された複数個のトランジスタのコレクタ電流の不均衡を抑圧し、温度上昇に伴う一部のトランジスタへの電流の集中を防止し、熱暴走を生ずることなく安定した出力を得ることのできる高周波増幅回路を提供するものである。
上記本発明の目的を達成するため、本発明に係る高周波増幅回路は、
相互に並列接続された第1のサブ高周波増幅回路と第2のサブ高周波増幅回路とを有し、当該第1及び第2のサブ高周波増幅回路は、それぞれ、増幅動作を行うn個のトランジスタ回路が並列接続されて構成されてなる高周波増幅回路であって、
前記n個のトランジスタ回路は、それぞれバイポーラトランジスタ又は電界効果トランジスタを用いてなり、各々のバイポーラトランジスタ又は電界効果トランジスタは、コレクタ同士又はドレイン同士、エミッタ同士又はソース同士がそれぞれ相互に並列接続される一方、各々のベース又はゲートには、それぞれ、抵抗器とベースコンデンサの各々の一端が接続されてなり、前記各々の抵抗器の他端は、直流バイアス入力端子とされ、前記各々のベースコンデンサの他端は、信号入力端子とされてなり、
前記n個のトランジスタ回路の内、第1のトランジスタ回路の前記信号入力端子は第1の伝送線路を介して高周波入力端子に接続される一方、
第1乃至第nのトランジスタ回路の各々隣接する前記信号入力端子間には、直列接続されて対をなす伝送線路と線路接続用コンデンサが、それぞれ、前記第1の伝送線路側に前記対をなす各々の伝送線路が位置するように接続され、これら複数の対となる伝送線路と線路接続用コンデンサが前記高周波入力端子に対して縦属接続されてなる高周波増幅回路において、
前記第2乃至第nのトランジスタ回路の各々のベースコンデンサの容量と、当該ベースコンデンサの前記他端と前記高周波入力端子との間に直列接続された前記線路接続用コンデンサの容量の合成容量を有するコンデンサを、新たな第2乃至第nのトランジスタ回路の各々のベースコンデンサとすると共に、当該ベースコンデンサが前記線路接続用コンデンサを兼ねるものとし、前記新たな第2乃至第nのトランジスタ回路の各々のベースコンデンサは互いに異なる容量であるものである。
本発明によれば、伝送線路と線路接続用コンデンサを接続することで、伝送線路のインダクタンス成分が線路接続用コンデンサにより打ち消されて、互いに並列接続された各々のトランジスタ回路の入力インピーダンスに差が生ずることが防止されるので、いわゆる動作状態の不均衡を抑制し、一部のトランジスタへの電流集中を回避でき、いわゆる熱暴走の発生が抑止、防止でき、安定した出力特性の高周波増幅回路を提供することができる。
以下、本発明の実施の形態について、図1乃至図5を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における高周波増幅回路の第1の構成例について、図1を参照しつつ説明する。
この高周波増幅回路は、第1のサブ高周波増幅回路100と第2のサブ高周波増幅回路101が並列接続されて構成されたものとなっており、第1及び第2のサブ高周波増幅回路100,101は、対称に構成されて、同一の動作をするものとなっている。
第1及び第2のサブ高周波増幅回路100,101は、同一の回路構成であるので、ここでは、第1のサブ高周波増幅回路100を例に採り、そのより具体的な構成について説明し、その説明を以て第2のサブ高周波増幅回路101の説明に代えることとする。
第1のサブ高周波増幅回路100は、4つのトランジスタ回路4〜7を有し、これらは後述するように互いに並列接続されると共に、これら第1乃至第4のトランジスタ回路4〜7は、その入力側が伝送線路(詳細は後述)を介して外部からの高周波信号が印加される高周波入力端子1に接続されるよう構成されたものとなっている。
そして、第1のサブ高周波増幅回路100は、同一の構成を有してなる第2のサブ高周波増幅回路101と、高周波入力端子1と高周波出力端子3との間に、互いに並列接続されたものとなっている。
第1乃至第4のトランジスタ回路4〜7は、いずれも基本的に同一の構成を有してなるものである。ここでは、第1のトランジスタ回路4の構成を説明し、その説明を以て第2乃至4のトランジスタ回路5〜7の構成の説明に代えることとする。なお、以下の説明において、第1のトランジスタ回路4の構成要素の符号の後に括弧書きで第2乃至第4のトランジスタ回路5〜7の対応する構成要素の符号を示すこととする。
第1のトランジスタ回路4において、第1のバイポーラトランジスタ4a(5a,6a,7a)は、そのベースに、第1のベースコンデンサ4b(5b,6b,7b)と第1の抵抗器4c(5c,6c,7c)の一端が接続される一方、エミッタがグランドに、コレクタがコレクタ端子4d(5d,6d,7d)に、それぞれ接続された構成となっている。
なお、この構成例においては、バイポーラトランジスタとしてnpn型が用いられたものとなっている。
また、第1のベースコンデンサ4b(5b,6b,7b)の他端は、第1の信号入力端子4e(5e,6e,7e)に接続され、第1の抵抗器4c(5c,6c,7c)の他端は、第1の直流入力端子4f(5f,6f,7f)に接続されたものとなっている。
そして、第1乃至第4の直流入力端子4f,5f,6f,7fは、互いに並列にベースバイアス端子2に接続される一方、第1乃至第4のコレクタ端子4d,5d,6d,7dは、互いに並列に高周波出力端子3に接続されている。
そして、各トランジスタ回路4〜7の信号入力端子4e,5e,6e,7eと高周波入力端子1との間には、次述するように伝送線路8,9,11,13と線路接続用コンデンサ10,12,14が設けられたものとなっている。
すなわち、第1の信号入力端子4eと高周波入力端子1は、第1の伝送線路8を介して接続されると共に、第1の信号入力端子4eと第1の伝送線路8の接続点には、第2の伝送線路9の一端が接続され、第2の伝送線路9の他端は、第2の線路接続用コンデンサ10の他端に接続されており、さらに、第2の線路接続用コンデンサ10の他端は、第2の信号入力端子5eに接続されている。
また、第2の線路接続用コンデンサ10の他端は、第3の伝送線路11の一端に接続されており、この第3の伝送線路11の他端は、第3の線路接続用コンデンサ12を介して第3の信号入力端子6eに接続されている。
そして、第3の線路接続用コンデンサ12の他端は、さらに、第4の伝送線路13の一端に接続されており、この第4の伝送線路13の他端は、第4の線路接続用コンデンサ14を介して第4の信号入力端子7eに接続されたものとなっている。
すなわち、換言すれば、伝送線路9,11,13と、それぞれに対応して直列接続された第2乃至第4の線路接続用コンデンサ10,12,14とが対をなし、それぞれの対が第1の信号入力端子4eと第4の信号入力端子7e間において、隣接する端子間にそれぞれ接続されており、これによって、これらの対が高周波入力端子1に対して縦属接続された構成となっている。
なお、伝送線路8,9,11,13は、具体的には、マイクロストリップライン、インダクタンスを有した配線材料、あるいは、インダクタンス素子などが用いられてなるものである。
ここで、上述の伝送線路8,9,11,13において、そのインピーダンスの支配的な要素は、インダクタンス成分である。特に、第2乃至第4の伝送線路9,11,13における各々のインダクタンス成分が無視できない大きさとなれば、第1乃至第4のトランジスタ回路4〜7は、それぞれ入力インピーダンスが異なり、そのため、入力される信号にも差が生ずることとなる。
そこで、本発明の実施の形態においては、第2乃至第4の線路接続用コンデンサ10,11,14は、それぞれ直列接続された第2乃至第4の伝送線路9,11,13のインダクタンス成分を打ち消す容量を有するものとなっている。
なお、かかる構成における増幅動作については、従来回路と基本的に変わるところはないので、その詳細な説明を省略し、以下、図2及び図3を参照しつつ従来回路との比較における出力特性の違いについて説明する。なお、以下の説明において、適宜、従来の特性線図である図8、図9を参照する。
最初に、図2を参照しつつ入力電力に対する出力電力の変化特性について説明すれば、同図より、上述した本発明の実施の形態における高周波増幅回路は、従来と異なり(図8参照)、入力電力の大きさの如何に関わらず、出力変化が不連続となるようなことがないものであることが確認できる。
そして、図3によれば、上述した本発明の実施の形態における高周波増幅回路では、入力電力の変化に対して、各バイポーラトランジスタ4a,5a,6a,7aのコレクタ電流に差はあるものの、最大でも25%程度に抑圧されている。
この点、例えば、図9に示された従来回路の特性例においては、最大で75%程の差があることからすれば、本発明の実施の形態における高周波増幅回路は、格段の特性改善がなされたものであることが確認できる。
なお、図3において、Tr1、Tr2、Tr3、Tr4は、バイポーラトランジスタ4a,5a,6a,7aをそれぞれ表している。
次に、第2の構成例について、図4を参照しつつ説明する。
なお、図1に示された構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明する。
この第2の構成例は、図1に示された第1の構成例における第2乃至第4の線路接続用コンデンサ10,11,14を、対応するベースコンデンサ5b,6b,7bに合成することで、第2乃至第4の線路接続用コンデンサ10,11,14を廃することができるように構成したものである。
すなわち、第2のベースコンデンサ25bは、図1に示された第2のベースコンデンサ5bの容量と、同じく図1に示された第2の線路接続用コンデンサ10の容量値の合成容量を有するものとなっている。
同様に、第3のベースコンデンサ26bは、第3のベースコンデンサ6b(図1参照)の容量と、第3の線路接続用コンデンサ12(図1参照)の容量値の合成容量を有するものとなっている。
さらに、同様に、第4のベースコンデンサ27bは、第4のベースコンデンサ7b(図1参照)の容量と、第4の線路接続用コンデンサ14(図1参照)の容量値の合成容量を有するものとなっている。
したがって、かかる回路の動作及び特性は、先の第1の構成例と同一であるので、ここでの再度の詳細な説明は省略することとする。
なお、この第2の構成例における高周波増幅回路と、図7に示された従来回路との相違について説明すれば、両者は、一見したところ同様の回路であるかのように見えるが、従来回路の場合、第1乃至第4のコンデンサ84b,85b,86b,87bが同一容量であるのに対して、図4に示された構成例の場合、まず、第1のベースコンデンサ4bの容量と、第2乃至4のベースコンデンサ25b,26b,27bの容量は異なる。さらに、第2乃至4のベースコンデンサ25b,26b,27bの容量は、本来のベースコンデンサとしての容量に加えて、それぞれ対応する第2乃至第4の伝送線路9,11,13のインダクタンス成分を打ち消す容量を考慮したものであり、それ故、第1乃至第4のベースコンデンサ4b,25b,26b,27bは、相互に同一容量ではないものとなっている。
次に、第3の構成例について、図5を参照しつつ説明する。
なお、図1に示された構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明する。
この第3の構成例は、図1に示された第1の構成例における第1乃至第4のベースコンデンサ4a,5a,6a,7aを廃する一方、新たに、第1の線路接続用コンデンサ49を設けると共に、第1乃至第4の線路接続用コンデンサ49,51,53,55の容量を後述するように設定したものである。
まず、第1の伝送線路8と第1のバイポーラトランジスタ4aとの間に第1の線路接続用コンデンサ49が設けられている。
そして、第1乃至第4の線路接続用コンデンサ49,51,53,55は、それぞれ対応する第1乃至第4のバイポーラトランジスタ4a,5a,6a,7aのベースバイアスにおける直流成分を除去(DCカット)する役割を果たすと共に、それぞれ対応する第1乃至第4の伝送線路8,9,11,13のインダクタンス成分を打ち消す役割を果たすものとなっている。そのため、第1乃至第4の線路接続用コンデンサ49,51,53,55は、DCカットに必要な容量に、インダクタンス成分の打ち消しに必要な容量を加味した容量値に設定されたものとなっている。
なお、上述したいずれの構成例においても、npn型のバイポーラトランジスタを用いたが、勿論、これに限定される必要はなく、pnp型バイポーラトランジスタを用いてもよく、また、バイポーラトランジスタに代えて電界効果型トランジスタを用いるようにしてもよい。なお、バイポーラトランジスタに代えて電界効果型トランジスタを用いる場合には、バイポーラトランジスタのベース、コレクタ、エミッタは、電界効果型トランジスタのゲート、ドレイン、ソースにそれぞれ対応させればよい。
また、第1及び第2のサブ高周波増幅回路100,101は、共に4個のトランジスタ回路が互いに並列接続されて構成されたものとしたが、これに限定される必要はないことは勿論であり、複数のトランジスタ回路が並列接続される構成であれば、その個数は所望に応じて任意に選択してよいものである。
本発明の実施の形態における高周波増幅回路の第1の回路構成例を示す回路図である。 本発明の実施の形態における高周波増幅回路の入力電力に対する出力電力の変化特性を示す特性線図である。 本発明の実施の形態における高周波増幅回路の入力電力に対する各バイポーラトランジスタのコレクタ電流の変化特性を示す特性線図である。 本発明の実施の形態における高周波増幅回路の第2の回路構成例を示す回路図である。 本発明の実施の形態における高周波増幅回路の第3の回路構成例を示す回路図である。 従来の回路構成例を示す回路図である。 従来の他の回路構成例を示す回路図である。 図7に示された従来回路における入力電力に対する出力電力の変化特性を示す特性線図である。 図7に示された従来回路における入力電力に対する各バイポーラトランジスタのコレクタ電流の変化特性を示す特性線図である。
符号の説明
4〜7…第1乃至第4のトランジスタ回路
8…第1の伝送線路
9…第2の伝送線路
10…第2の線路接続用コンデンサ
11…第3の伝送線路
12…第3の線路接続用コンデンサ
13…第4の伝送線路
14…第4の線路接続用コンデンサ
100…第1のサブ高周波増幅回路
101…第2のサブ高周波増幅回路

Claims (1)

  1. 相互に並列接続された第1のサブ高周波増幅回路と第2のサブ高周波増幅回路とを有し、当該第1及び第2のサブ高周波増幅回路は、それぞれ、増幅動作を行うn個のトランジスタ回路が並列接続されて構成されてなる高周波増幅回路であって、
    前記n個のトランジスタ回路は、それぞれバイポーラトランジスタ又は電界効果トランジスタを用いてなり、各々のバイポーラトランジスタ又は電界効果トランジスタは、コレクタ同士又はドレイン同士、エミッタ同士又はソース同士がそれぞれ相互に並列接続される一方、各々のベース又はゲートには、それぞれ、抵抗器とベースコンデンサの各々の一端が接続されてなり、前記各々の抵抗器の他端は、直流バイアス入力端子とされ、前記各々のベースコンデンサの他端は、信号入力端子とされてなり、
    前記n個のトランジスタ回路の内、第1のトランジスタ回路の前記信号入力端子は第1の伝送線路を介して高周波入力端子に接続される一方、
    第1乃至第nのトランジスタ回路の各々隣接する前記信号入力端子間には、直列接続されて対をなす伝送線路と線路接続用コンデンサが、それぞれ、前記第1の伝送線路側に前記対をなす各々の伝送線路が位置するように接続され、これら複数の対となる伝送線路と線路接続用コンデンサが前記高周波入力端子に対して縦属接続されてなる高周波増幅回路において、
    前記第2乃至第nのトランジスタ回路の各々のベースコンデンサの容量と、当該ベースコンデンサの前記他端と前記高周波入力端子との間に直列接続された前記線路接続用コンデンサの容量の合成容量を有するコンデンサを、新たな第2乃至第nのトランジスタ回路の各々のベースコンデンサとすると共に、当該ベースコンデンサが前記線路接続用コンデンサを兼ねるものとし、前記新たな第2乃至第nのトランジスタ回路の各々のベースコンデンサは互いに異なる容量であることを特徴とする高周波増幅回路。
JP2005377661A 2005-12-28 2005-12-28 高周波増幅回路 Active JP4699204B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005377661A JP4699204B2 (ja) 2005-12-28 2005-12-28 高周波増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005377661A JP4699204B2 (ja) 2005-12-28 2005-12-28 高周波増幅回路

Publications (2)

Publication Number Publication Date
JP2007180955A JP2007180955A (ja) 2007-07-12
JP4699204B2 true JP4699204B2 (ja) 2011-06-08

Family

ID=38305654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005377661A Active JP4699204B2 (ja) 2005-12-28 2005-12-28 高周波増幅回路

Country Status (1)

Country Link
JP (1) JP4699204B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274639A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 半導体電力増幅器および多段モノリシック集積回路
JP2003298370A (ja) * 2002-03-29 2003-10-17 Oki Electric Ind Co Ltd 分布型増幅器
JP2003324325A (ja) * 2002-02-27 2003-11-14 Sharp Corp 電力増幅器
JP2004266875A (ja) * 2002-02-27 2004-09-24 Sharp Corp 電力増幅器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0775295B2 (ja) * 1989-08-04 1995-08-09 松下電器産業株式会社 高周波トランジスタの整合回路
JP3111554B2 (ja) * 1991-11-14 2000-11-27 日本電気株式会社 進行波型増幅回路
KR100381685B1 (ko) * 1994-08-15 2003-07-10 텍사스 인스트루먼츠 인코포레이티드 리액티브보상전력트랜지스터회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274639A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 半導体電力増幅器および多段モノリシック集積回路
JP2003324325A (ja) * 2002-02-27 2003-11-14 Sharp Corp 電力増幅器
JP2004266875A (ja) * 2002-02-27 2004-09-24 Sharp Corp 電力増幅器
JP2003298370A (ja) * 2002-03-29 2003-10-17 Oki Electric Ind Co Ltd 分布型増幅器

Also Published As

Publication number Publication date
JP2007180955A (ja) 2007-07-12

Similar Documents

Publication Publication Date Title
US9236841B2 (en) Current-feedback operational amplifier
JP4485487B2 (ja) 電力増幅器
JP2006325096A (ja) 高周波電力増幅器
EP3496270A1 (en) Bias circuit
JP2008277882A (ja) 増幅回路および無線通信装置
JP2001274639A (ja) 半導体電力増幅器および多段モノリシック集積回路
US8130041B2 (en) Power amplifier device
JP4699204B2 (ja) 高周波増幅回路
CN116961690A (zh) 双模射频前端模组
JP2006074074A (ja) 高周波電力増幅器
KR101801938B1 (ko) 전력 증폭기
JP2008004987A (ja) 信号増幅回路
JP4756843B2 (ja) トランジスタ回路
JP2018011181A (ja) 検波回路
TW200306063A (en) Gain stage that minimizes the miller effect
KR101045541B1 (ko) 전류 미러링을 이용한 믹서
JP2005064766A (ja) 可変利得増幅器
JP4421959B2 (ja) 高周波増幅回路
JP5172504B2 (ja) 演算増幅器
KR101204162B1 (ko) 부성저항 구조의 부하단을 가지는 저잡음 증폭기
JP2006121123A (ja) 半導体装置
JP2011004174A (ja) 高周波電力増幅器および無線通信装置
JP2021176224A (ja) マルチフィンガートランジスタ及び電力増幅回路
JP2010273284A (ja) 高周波増幅器
JP2008118563A (ja) 増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110302

R150 Certificate of patent or registration of utility model

Ref document number: 4699204

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250