JP2021176224A - マルチフィンガートランジスタ及び電力増幅回路 - Google Patents

Abstract

【課題】複数の単位トランジスタを均等に動作させる。【解決手段】基準電位に電気的に接続される第１端子と、高周波信号及びバイアス電流が入力される第２端子と、高周波信号を増幅した増幅信号を出力する第３端子とを備える複数の単位トランジスタと、複数の単位トランジスタの第２端子が電気的に並列接続され、高周波信号が入力される共通入力端子と、複数の単位トランジスタの第２端子が電気的に並列接続され、バイアス電流が入力される共通バイアス端子と、複数の単位トランジスタの第３端子が電気的に並列接続され、増幅信号を出力する共通出力端子と、複数の単位トランジスタの第２端子と、共通入力端子と、の間に電気的に夫々接続され、バイアス電流の直流成分をカットする複数の第１抵抗素子と、を含む。【選択図】図２

Description

本発明は、マルチフィンガートランジスタ及び電力増幅回路に関する。

特許文献１には、トランジスタを用いた電力増幅モジュールが記載されている。特許文献１では、トランジスタのベースには、ＤＣカットコンデンサを介さずに、交流信号が入力される。

国際公開第２０１５／００１８５１号

増幅回路には、複数の単位トランジスタ（フィンガーとも言う）を電気的に並列接続した、マルチフィンガートランジスタが用いられる場合がある。単位トランジスタとは、トランジスタが構成される最小限の構成を言う。なお、本開示でのマルチフィンガートランジスタとは、単位トランジスタが複数に並列接続されて、１つのトランジスタ回路として振る舞い、エミッタの数が複数あることと定義する。

複数の単位トランジスタのベースが、ＤＣカットコンデンサを介さずに電気的に並列接続されていると、１個の単位トランジスタのベースに大きなバイアス電流が流れてしまうことが起こり得る。例えば、単位トランジスタの各々の温度が異なることにより、単位トランジスタの各々のベースの入力インピーダンス（入力抵抗）が異なる場合がある。また例えば、複数の単位トランジスタに個体差があることにより、単位トランジスタの各々のベースの入力インピーダンスが異なる場合がある。従って、入力インピーダンスが最も小さい単位トランジスタのベースに大きなバイアス電流が流れ、その他の単位トランジスタのベースのバイアス電流が小さくなる。これにより、複数の単位トランジスタが、均等に動作しないことになる。複数の単位トランジスタが均等に動作しないと、所望の増幅特性が得られないことになる。

本発明は、上記に鑑みてなされたものであって、複数の単位トランジスタを均等に動作させることを目的とする。

本発明の一側面のマルチフィンガートランジスタは、基準電位に電気的に接続される第１端子と、高周波信号及びバイアス電流が入力される第２端子と、高周波信号を増幅した増幅信号を出力する第３端子とを備える複数の単位トランジスタと、複数の単位トランジスタの第２端子が電気的に並列接続され、高周波信号が入力される共通入力端子と、複数の単位トランジスタの第２端子が電気的に並列接続され、バイアス電流が入力される共通バイアス端子と、複数の単位トランジスタの第３端子が電気的に並列接続され、増幅信号を出力する共通出力端子と、複数の単位トランジスタの第２端子と、共通入力端子と、の間に電気的に夫々接続され、バイアス電流の直流成分をカットする複数の第１抵抗素子と、を含む。

本発明の一側面の電力増幅回路は、１次巻線に第１高周波信号が入力され、２次巻線から第２高周波信号を出力する、バランと、第２高周波信号が共通入力端子に入力される、上記記載のマルチフィンガートランジスタと、を含む。

本発明によれば、複数の単位トランジスタを均等に動作させることが可能となる。

比較例のマルチフィンガートランジスタの構成を示す図である。 第１の実施の形態のマルチフィンガートランジスタの構成を示す図である。 第２の実施の形態の電力増幅回路の構成を示す図である。

以下に、本発明のマルチフィンガートランジスタ及び電力増幅回路の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。各実施の形態は例示であり、異なる実施の形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第２の実施の形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

＜第１の実施の形態及び比較例＞
以下、第１の実施の形態について説明するが、第１の実施の形態の理解を容易にするため、先に比較例について説明する。

（比較例）
図１は、比較例のマルチフィンガートランジスタの構成を示す図である。マルチフィンガートランジスタ１０１は、複数の単位トランジスタを電気的に並列接続したものである。単位トランジスタとは、トランジスタが構成される最小限の構成を言う。

マルチフィンガートランジスタ１０１は、交流信号ＲＦ１１が入力される第１端子Ｐ１１と、バイアス電流Ｂｉａｓ１１が入力される第２端子Ｐ１２と、交流信号ＲＦ１２を出力する第３端子Ｐ１３と、を有する。第３端子Ｐ１３は、チョークインダクタ１１０を介して、電源電位Ｖｃｃ１１に電気的に接続されている。

マルチフィンガートランジスタ１０１は、電源電位Ｖｃｃ１１から電力が供給され、バイアス電流Ｂｉａｓ１１によって電気的なバイアス状態が設定される。そして、マルチフィンガートランジスタ１０１は、交流信号ＲＦ１１を増幅し、増幅後の交流信号ＲＦ１２を出力する。

マルチフィンガートランジスタ１０１は、Ｎ個（Ｎは、２以上の整数）のセル１０２−１から１０２−Ｎまでを含む。セル１０２−１は、単位トランジスタ１０３−１と、抵抗１０４−１と、を含む。セル１０２−Ｍ（Ｍは、１＜Ｍ＜Ｎの整数）は、単位トランジスタ１０３−Ｍと、抵抗１０４−Ｍと、を含む。セル１０２−Ｎは、単位トランジスタ１０３−Ｎと、抵抗１０４−Ｎと、を含む。一例として、抵抗１０４−１から１０４−Ｎまでの各々の抵抗値は、１８０Ω（オーム）から２００Ω程度とする。但し、本開示は、これに限定されない。

本開示では、単位トランジスタは、バイポーラトランジスタとするが、本開示はこれに限定されない。バイポーラトランジスタは、ヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor：ＨＢＴ）が例示されるが、本開示はこれに限定されない。単位トランジスタは、例えば、電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）であっても良い。

各単位トランジスタのエミッタ又はソースが、本開示の「第１端子」に相当する。各単位トランジスタのベース又はゲートが、本開示の「第２端子」に相当する。各単位トランジスタのコレクタ又はドレインが、本開示の「第３端子」に相当する。

各単位トランジスタ１０３のエミッタは、基準電位に電気的に接続されている。基準電位は接地電位が例示されるが、本開示はこれに限定されない。各単位トランジスタ１０３のベースは、第１端子Ｐ１１に電気的に接続されている。各抵抗１０４の一端は、第２端子Ｐ１２に電気的に接続されている。各抵抗１０４の他端は、各単位トランジスタ１０３のベースに電気的に接続されている。各単位トランジスタ１０３のコレクタは、第３端子Ｐ１３に電気的に接続されている。

なお、交流信号ＲＦ１１は、直流成分を含んでおらず、交流成分だけを含むものとする。従って、各セル１０２は、第１端子Ｐ１１と各単位トランジスタ１０３のベースとの間の経路に、ＤＣカットコンデンサを含む必要はない。

抵抗１０４−１には、電流Ｉ−１が流れる。抵抗１０４−Ｍには、電流Ｉ−Ｍが流れる。抵抗１０４−Ｎには、電流１−Ｎが流れる。電流Ｉ−１から電流Ｉ−Ｎまでの総和は、バイアス電流Ｂｉａｓ１１と同じである。

もし、各単位トランジスタ１０３の電気的特性が同じであれば、電流Ｉ−１の全部が単位トランジスタ１０３−１のベース−エミッタ経路に流れ、電流Ｉ−Ｍの全部が単位トランジスタ１０３−Ｍのベース−エミッタ経路に流れ、電流Ｉ−Ｎの全部が単位トランジスタ１０３−Ｎのベース−エミッタ経路に流れる。

しかしながら、例えば、単位トランジスタ１０３の各々の温度が異なることにより、各単位トランジスタ１０３のベースの入力インピーダンス（入力抵抗）が異なる場合がある。また例えば、複数の単位トランジスタ１０３に個体差があることにより、各単位トランジスタ１０３のベースの入力インピーダンスが異なる場合がある。

ここで、単位トランジスタ１０３−Ｍの入力インピーダンスが、他の単位トランジスタ１０３の入力インピーダンスよりも低いものとする。つまり、単位トランジスタ１０３−Ｍの入力インピーダンスが最も小さいものとする。

すると、電流Ｉ−１の一部は、電流Ｉ−１ａとして単位トランジスタ１０３−１のベース−エミッタ経路に流れるが、電流Ｉ−１の残りは、電流Ｉ−１ｂとして単位トランジスタ１０３−Ｍのベース−エミッタ経路に流れる。同様に、電流Ｉ−Ｎの一部は、電流Ｉ−Ｎａとして単位トランジスタ１０３−Ｎのベース−エミッタ経路に流れるが、電流Ｉ−Ｎの残りは、電流Ｉ−Ｎｂとして単位トランジスタ１０３−Ｍのベース−エミッタ経路に流れる。

従って、単位トランジスタ１０３−Ｍのベース−エミッタ経路に流れる電流Ｉ−Ｍａは、電流Ｉ−Ｍと、他のセルから流入する電流と、の和になる。これにより、単位トランジスタ１０３−Ｍのベース−エミッタ経路に大きなバイアス電流が流れ、その他の単位トランジスタ１０３のベース−エミッタ経路のバイアス電流が小さくなる。これにより、複数の単位トランジスタ１０３が、均等に動作しないことになる。複数の単位トランジスタ１０３が均等に動作しないと、所望の増幅特性が得られないことになる。

（第１の実施の形態）
図２は、第１の実施の形態のマルチフィンガートランジスタの構成を示す図である。マルチフィンガートランジスタ１は、複数の単位トランジスタを電気的に並列接続したものである。単位トランジスタとは、トランジスタが構成される最小限の構成を言う。

マルチフィンガートランジスタ１は、交流信号ＲＦ１が入力される第１端子Ｐ１と、バイアス電流Ｂｉａｓ１が入力される第２端子Ｐ２と、交流信号ＲＦ２を出力する第３端子Ｐ３と、を有する。第３端子Ｐ３は、チョークインダクタ１０を介して、電源電位Ｖｃｃ１に電気的に接続されている。

第１端子Ｐ１が、本開示の「共通入力端子」の一例に相当する。第２端子Ｐ２が、本開示の「共通バイアス端子」の一例に相当する。第３端子Ｐ３が、本開示の「共通出力端子」の一例に相当する。

マルチフィンガートランジスタ１は、電源電位Ｖｃｃ１から電力が供給され、バイアス電流Ｂｉａｓ１によって電気的なバイアス状態が設定される。そして、マルチフィンガートランジスタ１は、交流信号ＲＦ１を増幅し、増幅後の交流信号ＲＦ２を出力する。

マルチフィンガートランジスタ１は、Ｎ個のセル２−１から２−Ｎまでを含む。セル２−１は、単位トランジスタ３−１と、抵抗４−１と、抵抗５−１と、を含む。セル２−Ｍは、単位トランジスタ３−Ｍと、抵抗４−Ｍと、抵抗５−Ｍと、を含む。セル２−Ｎは、単位トランジスタ３−Ｎと、抵抗４−Ｎと、抵抗５−Ｎと、を含む。一例として、抵抗４−１から４−Ｎまでの各々の抵抗値は、１８０Ωから２００Ω程度とする。但し、本開示は、これに限定されない。一例として、抵抗５−１から５−Ｎまでの各々の抵抗値は、１Ω程度とする。但し、本開示は、これに限定されない。一例として、抵抗５−１から５−Ｎまでの各々の抵抗値は、抵抗４−１から４−Ｎまでの各々の抵抗値よりも小さいことが例示される。但し、本開示はこれに限定されない。一例として、抵抗４−１から４−Ｎまでの各々の抵抗値は、抵抗５−１から５−Ｎまでの各々の抵抗値の５倍以上であることが例示される。但し、本開示はこれに限定されない。

抵抗５が、本開示の「第１抵抗素子」の一例に相当する。抵抗４が、本開示の「第２抵抗素子」の一例に相当する。

各単位トランジスタ３のエミッタは、基準電位に電気的に接続されている。各抵抗５の一端は、各単位トランジスタ３のベースに電気的に接続されている。各抵抗５の他端は、第１端子Ｐ１に電気的に接続されている。各抵抗４の一端は、各単位トランジスタ３のベースに電気的に接続されている。各抵抗４の他端は、第２端子Ｐ２に電気的に接続されている。各単位トランジスタ３のコレクタは、第３端子Ｐ３に電気的に接続されている。

なお、交流信号ＲＦ１は、交流成分だけを含む。従って、各セル２は、第１端子Ｐ１と各単位トランジスタ３のベースとの間の経路に、ＤＣカットコンデンサを含む必要はない。

抵抗４−１には、電流Ｉ−１が流れる。抵抗４−Ｍには、電流Ｉ−Ｍが流れる。抵抗４−Ｎには、電流１−Ｎが流れる。電流Ｉ−１から電流Ｉ−Ｎまでの総和は、バイアス電流Ｂｉａｓ１と同じである。

例えば、各単位トランジスタ３の各々の温度が異なることにより、各単位トランジスタ３のベースの入力インピーダンス（入力抵抗）が異なる場合がある。また例えば、単位トランジスタ３に個体差があることにより、各単位トランジスタ３のベースの入力インピーダンスが異なる場合がある。

ここで、単位トランジスタ３−Ｍの入力インピーダンスが、他の単位トランジスタ３の入力インピーダンスよりも低いものとする。つまり、単位トランジスタ３−Ｍの入力インピーダンスが最も小さいものとする。

しかしながら、各抵抗４の一端は、各単位トランジスタ３のベースに電気的に接続されているとともに、各抵抗５の一端にも電気的に接続されている。

従って、抵抗４−１に流れる電流Ｉ−１は、抵抗５−１が存在することにより、抵抗５−１側へ流れることが抑制されるので、単位トランジスタ３−１のベース−エミッタ経路に流れる電流Ｉ−１ａとなる。同様に、抵抗４−Ｍに流れる電流Ｉ−Ｍは、抵抗５−Ｍが存在することにより、抵抗５−Ｍ側へ流れることが抑制されるので、単位トランジスタ３−Ｍのベース−エミッタ経路に流れる電流Ｉ−Ｍａとなる。同様に、抵抗４−Ｎに流れる電流Ｉ−Ｎは、抵抗５−Ｎが存在することにより、抵抗５−Ｎ側へ流れることが抑制されるので、単位トランジスタ３−Ｎのベース−エミッタ経路に流れる電流Ｉ−Ｎａとなる。

これにより、各単位トランジスタ３が、均等に動作しないことが抑制される。各単位トランジスタ３が均等に動作しないことが抑制されるので、所望の増幅特性が得られることになる。

なお、各抵抗５は、下記が例示されるが、本開示はこれらに限定されない。

マルチフィンガートランジスタを１つのトランジスタと表記した場合、各抵抗５の合成抵抗の抵抗値が０．５Ω以上であることが、例示される。よって、単位トランジスタに接続される各々の抵抗５の抵抗値は、単位トランジスタの数Ｎに対して、（０．５×Ｎ）Ω以上の抵抗値であることが、例示される。

各抵抗５の抵抗値は、各単位トランジスタ３のエミッタバラスト抵抗の抵抗値よりも、小さいことが例示される。エミッタバラスト抵抗は、２００オーム程度が例示されるが、本開示はこれに限定されない。

各抵抗５の抵抗値は、各単位トランジスタ３のベースに一般的に接続されるＤＣカットコンデンサのインピーダンスに相当する抵抗値であることが例示されるが、本開示はこれに限定されない。例えば、一般に、交流信号ＲＦ１の周波数が０．９ＧＨｚ（ギガヘルツ）帯である場合に、２ｐＦ（ピコファラド）のＤＣカットコンデンサが各単位トランジスタ３のベースに直列接続されるとする。すると、このＤＣカットコンデンサのインピーダンス（１／ωＣ）に相当する抵抗値は、８８オームとなる。

＜第２の実施の形態＞
図３は、第２の実施の形態の電力増幅回路の構成を示す図である。詳しくは、図３は、第１の実施形態のマルチフィンガートランジスタ１を適用した電力増幅回路の構成を示す図である。

電力増幅回路１１は、１つの基板上に複数の部品（半導体チップ等）が実装されたハイブリッドＩＣ（モジュールと称しても良い）で実現されても良いが、本開示はこれに限定されない。

電力増幅回路１１は、初段の電力増幅器であるマルチフィンガートランジスタ１２と、２段目の電力増幅器であるマルチフィンガートランジスタ１３及び１４と、３段目の電力増幅器であるマルチフィンガートランジスタ１５及び１６と、を含む。なお、電力増幅器の段数は、３段に限定されず、２段以下であっても良いし、４段以上であっても良い。

マルチフィンガートランジスタ１２は、ベースにＤＣカットコンデンサが直列接続されている、一般的なマルチフィンガートランジスタである。マルチフィンガートランジスタ１３から１６までは、第１の実施の形態のマルチフィンガートランジスタ１（図２参照）と同じ回路構成を有する。

マルチフィンガートランジスタ１２の各セルは、単位トランジスタ１２ａと、ＤＣカットコンデンサ１２ｂと、抵抗１２ｃと、を含む。

マルチフィンガートランジスタ１２の各セルの単位トランジスタ１２ａのエミッタは、基準電位に電気的に接続されている。各セルの単位トランジスタ１２ａのベースには、各セルのＤＣカットコンデンサ１２ｂを介して、高周波入力信号ＲＦｉｎが入力される。各セルの単位トランジスタ１２ａのベースには、各セルの抵抗１２ｃを介して、バイアス電流Ｂｉａｓ２１が入力される。各セルの単位トランジスタ１２ａのコレクタは、チョークインダクタ３１を介して、電源電位Ｖｃｃ２１に電気的に接続されている。各セルの単位トランジスタ１２ａは、高周波信号ＲＦ２１を、コレクタからＤＣカットコンデンサ３２を介してバランＴ１の１次巻線の一端に出力する。

バランＴ１の一次巻線の他端は、基準電位に電気的に接続されている。バランＴ１の２次巻線の一端からは、高周波信号ＲＦ２２が、マルチフィンガートランジスタ１３のベースに出力される。バランＴ１の２次巻線の他端からは、高周波信号ＲＦ２３が、マルチフィンガートランジスタ１４のベースに出力される。

マルチフィンガートランジスタ１３の各セルは、単位トランジスタ１３ａと、抵抗１３ｂ及び１３ｃと、を含む。

マルチフィンガートランジスタ１３の各セルの単位トランジスタ１３ａのエミッタは、基準電位に電気的に接続されている。各セルの単位トランジスタ１３ａのベースには、各セルの抵抗１３ｂを介して、高周波信号ＲＦ２２が入力される。

バランＴ１の２次巻線から出力される高周波信号ＲＦ２２は、直流成分を含んでいないので、バランＴ１の２次巻線と各セルの単位トランジスタ１３ａのベースとの間には、ＤＣカットコンデンサは不要である。

各セルの単位トランジスタ１３ａのベースには、各セルの抵抗１３ｃを介して、バイアス電流Ｂｉａｓ２２が入力される。各セルの単位トランジスタ１３ａのコレクタは、バランＴ２の１次巻線の一端に電気的に接続されている。各セルの単位トランジスタ１３ａは、高周波信号ＲＦ２４をコレクタからバランＴ２の１次巻線の一端に出力する。

マルチフィンガートランジスタ１４の各セルは、単位トランジスタ１４ａと、抵抗１４ｂ及び１４ｃと、を含む。

マルチフィンガートランジスタ１４の各セルの単位トランジスタ１４ａのエミッタは、基準電位に電気的に接続されている。各セルの単位トランジスタ１４ａのベースには、各セルの抵抗１４ｂを介して、高周波信号ＲＦ２３が入力される。

バランＴ１の２次巻線から出力される高周波信号ＲＦ２３は、直流成分を含んでいないので、バランＴ１の２次巻線と各セルの単位トランジスタ１４ａのベースとの間には、ＤＣカットコンデンサは不要である。

各セルの単位トランジスタ１４ａのベースには、各セルの抵抗１４ｃを介して、バイアス電流Ｂｉａｓ２３が入力される。各セルの単位トランジスタ１４ａのコレクタは、バランＴ２の１次巻線の他端に電気的に接続されている。各セルの単位トランジスタ１４ａは、高周波信号ＲＦ２５をコレクタからバランＴ２の１次巻線の他端に出力する。

バランＴ２の１次巻線の中点は、電源電位Ｖｃｃ２２に電気的に接続されている。電源電位Ｖｃｃ２２は、バランＴ２の１次巻線を介して、マルチフィンガートランジスタ１３及び１４のコレクタに供給される。

バランＴ２の２次巻線の一端からは、高周波信号ＲＦ２６が、マルチフィンガートランジスタ１５のベースに出力される。バランＴ２の２次巻線の他端からは、高周波信号ＲＦ２７が、マルチフィンガートランジスタ１６のベースに出力される。

マルチフィンガートランジスタ１５の各セルは、単位トランジスタ１５ａと、抵抗１５ｂ及び１５ｃと、を含む。

マルチフィンガートランジスタ１５の各セルの単位トランジスタ１５ａのエミッタは、基準電位に電気的に接続されている。各セルの単位トランジスタ１５ａのベースには、各セルの抵抗１５ｂを介して、高周波信号ＲＦ２６が入力される。

バランＴ２の２次巻線から出力される高周波信号ＲＦ２６は、直流成分を含んでいないので、バランＴ２の２次巻線と各セルの単位トランジスタ１５ａのベースとの間には、ＤＣカットコンデンサは不要である。

各セルの単位トランジスタ１５ａのベースには、各セルの抵抗１５ｃを介して、バイアス電流Ｂｉａｓ２４が入力される。各セルの単位トランジスタ１５ａのコレクタは、バランＴ３の１次巻線の一端に電気的に接続されている。各セルの単位トランジスタ１５ａは、高周波信号ＲＦ２８をコレクタからバランＴ３の１次巻線の一端に出力する。

マルチフィンガートランジスタ１６の各セルは、単位トランジスタ１６ａと、抵抗１６ｂ及び１６ｃと、を含む。

マルチフィンガートランジスタ１６の各セルの単位トランジスタ１６ａのエミッタは、基準電位に電気的に接続されている。各セルの単位トランジスタ１６ａのベースには、各セルの抵抗１６ｂを介して、高周波信号ＲＦ２７が入力される。

バランＴ２の２次巻線から出力される高周波信号ＲＦ２７は、直流成分を含んでいないので、バランＴ２の２次巻線と各セルの単位トランジスタ１６ａのベースとの間には、ＤＣカットコンデンサは不要である。

各セルの単位トランジスタ１６ａのベースには、各セルの抵抗１６ｃを介して、バイアス電流Ｂｉａｓ２５が入力される。各セルの単位トランジスタ１６ａのコレクタは、バランＴ３の１次巻線の他端に電気的に接続されている。各セルの単位トランジスタ１６ａは、高周波信号ＲＦ２９をコレクタからバランＴ３の１次巻線の他端に出力する。

バランＴ３の１次巻線の中点は、電源電位Ｖｃｃ２３に電気的に接続されている。電源電位Ｖｃｃ２３は、バランＴ３の１次巻線を介して、マルチフィンガートランジスタ１５及び１６のコレクタに供給される。

バランＴ３の２次巻線の一端は、基準電位に電気的に接続されている。バランＴ３の２次巻線の他端からは、高周波出力信号ＲＦｏｕｔが出力される。

これにより、電力増幅回路１１は、中間段、出力段のそれぞれにＤＣカット用の容量を構成しないことにより、バイアス回路に接続される抵抗（例えば、抵抗１３ｃ、１４ｃ、１５ｃ及び１６ｃ）と容量との積で決まる時定数によるフィルタ効果が得られないので、変調帯域幅による帯域制限を受けることが無い。

なお、上記した実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。

１、１２、１３、１４、１５、１６、１０１ マルチフィンガートランジスタ
２、１０２ セル
３、１０３ 単位トランジスタ
４、５、１０４ 抵抗
１０、３１、１１０ チョークインダクタ
Ｔ１、Ｔ２、Ｔ３ バラン

Claims (4)

1. 基準電位に電気的に接続される第１端子と、高周波信号及びバイアス電流が入力される第２端子と、前記高周波信号を増幅した増幅信号を出力する第３端子とを備える複数の単位トランジスタと、
   前記複数の単位トランジスタの前記第２端子が電気的に並列接続され、前記高周波信号が入力される共通入力端子と、
   前記複数の単位トランジスタの前記第２端子が電気的に並列接続され、前記バイアス電流が入力される共通バイアス端子と、
   前記複数の単位トランジスタの前記第３端子が電気的に並列接続され、前記増幅信号を出力する共通出力端子と、
   前記複数の単位トランジスタの前記第２端子と、前記共通入力端子と、の間に電気的に夫々接続され、前記バイアス電流の直流成分をカットする複数の第１抵抗素子と、
   を含む、
   マルチフィンガートランジスタ。
2. 請求項１に記載のマルチフィンガートランジスタであって、
   前記複数の単位トランジスタの前記第２端子と、前記共通バイアス端子と、の間に電気的に夫々接続された複数の第２抵抗素子
   を更に含み、
   前記第１抵抗素子の抵抗値は、前記第２抵抗素子の抵抗値よりも、小さい、
   マルチフィンガートランジスタ。
3. 請求項２に記載のマルチフィンガートランジスタであって、
   前記第２抵抗素子の抵抗値は、前記第１抵抗素子の抵抗値の５倍以上である、
   マルチフィンガートランジスタ。
4. １次巻線に第１高周波信号が入力され、２次巻線から第２高周波信号を出力する、バランと、
   前記第２高周波信号が前記共通入力端子に入力される、請求項１から３のいずれか１項に記載のマルチフィンガートランジスタと、
   を含む、
   電力増幅回路。

Images