JP2020057933A - 電力増幅回路及び電力増幅器 - Google Patents

Abstract

【課題】入力側の電圧定在波比の変化を抑制した、利得切り替え可能電力増幅器を提供する。【解決手段】電力増幅器１において、電力増幅回路１２は、高周波信号を増幅する第１増幅部２１と、高周波信号を増幅する第２増幅部３１と、を備える。第１増幅部は、前段の回路とのインピーダンス整合を行う第１整合回路２１ａと、第１整合回路を通過した後の高周波信号を増幅する第１増幅回路２１ｂと、を含む。第２増幅部は、前段の回路とのインピーダンス整合を行う第２整合回路３１ａと、一端が第２整合回路に電気的に接続された抵抗３１ｂと、抵抗の他端に電気的に接続され、抵抗を通過した後の高周波信号を増幅する第２増幅回路３１ｃと、を含む。【選択図】図２

Description

本発明は、電力増幅回路及び電力増幅器に関する。

無線通信端末装置に搭載される電力増幅器では、基地局と端末の距離に応じて、出力レベルを変化させるため、利得を切り替えることが要求される場合がある。例えば、電力増幅器は、相対的に高い第１利得（高利得）での増幅と、相対的に低い第２利得（低利得）での増幅と、を切り替えることが要求される場合がある。

下記の特許文献１には、無線周波数信号を増幅する増幅器の入力端子に、無線周波数信号を減衰する減衰器を接続した電力増幅モジュールが記載されている。

特開２０１５−１２６４１１号公報

増幅用のトランジスタが、第１利得（高利得）増幅時及び第２利得（低利得）増幅時で共用される場合がある。この場合、トランジスタの電気的又は物理的な値（例えば、フィンガー数）が一方の利得を所望の値になるように設計されると、他方の利得が所望の特性を満足しない。例えば、トランジスタの電気的又は物理的な値が第２利得（低利得）を所望の値になるように調整されると、トランジスタは、第１利得（高利得）を所望の値にすることができなくなってしまう。従って、トレードオフの関係となってしまう。

本発明は、上記に鑑みてなされたものであって、複数の利得の各々での増幅をトレードオフの関係では無く、所望の値で設計を行うことができることを目的とする。

本発明の一側面の電力増幅回路は、高周波信号を増幅する第１増幅部と、高周波信号を増幅する第２増幅部と、を備える。第１増幅部は、前段の回路とのインピーダンス整合を行う第１整合回路と、第１整合回路を通過した後の高周波信号を増幅する第１増幅回路と、を含む。第２増幅部は、前段の回路とのインピーダンス整合を行う第２整合回路と、一端が第２整合回路に電気的に接続された抵抗と、抵抗の他端に電気的に接続され、抵抗を通過した後の高周波信号を増幅する第２増幅回路と、を含む。

本発明によれば、複数の利得の各々での増幅をトレードオフの関係では無く、所望の値で設計を行うことが可能となる。

比較例の電力増幅器の構成を示す図である。 第１の実施の形態の電力増幅器の構成を示す図である。 第１の実施の形態の電力増幅器の回路構成を示す図である。 第１の実施の形態の電力増幅器の特性を示す図である。 第１の実施の形態の電力増幅器の特性を示す図である。 第１の実施の形態の電力増幅器の特性を示す図である。 第２の実施の形態の電力増幅器の構成を示す図である。

以下に、本発明の電力増幅回路及び電力増幅器の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。各実施の形態は例示であり、異なる実施の形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第２の実施の形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

（比較例）
図１は、比較例の電力増幅器の構成を示す図である。電力増幅器１００は、高周波入力信号ＲＦｉｎを増幅して、高周波出力信号ＲＦｏｕｔを出力する。電力増幅器１００は、相対的に高い第１利得（高利得）での増幅と、相対的に低い第２利得（低利得）での増幅と、を切り替えることができる。

電力増幅器１００は、整合回路１０１と、初段の電力増幅回路１０２と、整合回路１０３と、中間段の電力増幅回路１０４と、整合回路１０５と、最終段の電力増幅回路１０６と、を含む。

電力増幅回路１０２は、第１増幅部１０２ａと、第２増幅部１０２ｂと、を含む。第１増幅部１０２ａは、第１利得での増幅時及び第２利得での増幅時に動作する。第２増幅部１０２ｂは、第２利得での増幅時に動作し、第１利得での増幅時に動作しない。

整合回路１０１は、前段の回路（例えば、信号生成回路）と、電力増幅回路１０２と、の間のインピーダンス整合を行う。整合回路１０３は、電力増幅回路１０２と、電力増幅回路１０４と、の間のインピーダンス整合を行う。整合回路１０５は、電力増幅回路１０４と、電力増幅回路１０６と、の間のインピーダンス整合を行う。

矢印１１１は、第１利得（高利得）での増幅時に高周波信号が流れる経路を示す。矢印１１１で示すように、整合回路１０１を通過後の高周波入力信号ＲＦｉｎは、第１増幅部１０２ａ及び第２増幅部１０２ｂに入力される。

第１増幅部１０２ａは、高周波入力信号ＲＦｉｎを増幅した後の高周波信号を、整合回路１０３に出力する。第２増幅部１０２ｂは、高周波入力信号ＲＦｉｎを増幅した後の高周波信号を、整合回路１０３に出力する。

電力増幅回路１０４は、整合回路１０３を通過後の高周波信号を増幅して、整合回路１０５に出力する。電力増幅回路１０６は、整合回路１０５を通過後の高周波信号を増幅した高周波出力信号ＲＦｏｕｔを、後段の回路（例えば、フロントエンド回路）に出力する。

矢印１１２は、第２利得（低利得）での増幅時に高周波信号が流れる経路を示す。矢印１１２で示すように、整合回路１０１を通過後の高周波入力信号ＲＦｉｎは、第２増幅部１０２ｂに入力される。

第２増幅部１０２ｂは、高周波入力信号ＲＦｉｎを増幅した後の高周波信号を、整合回路１０３に出力する。

電力増幅回路１０４は、整合回路１０３を通過後の高周波信号を増幅して、整合回路１０５に出力する。電力増幅回路１０６は、整合回路１０５を通過後の高周波信号を増幅した高周波出力信号ＲＦｏｕｔを、後段の回路に出力する。

このように、第２増幅部１０２ｂは、第１利得（高利得）での増幅及び第２利得（低利得）での増幅に、共用される。

第２増幅部１０２ｂ内のトランジスタの電気的又は物理的な値（例えば、フィンガー数）が一方の増幅を所望の値となるように調整されると、他方の増幅が影響を受けてしまう。例えば、第２増幅部１０２ｂ内のトランジスタの電気的又は物理的な値が第２利得（低利得）の増幅を所望の値の利得となるように調整されると、電力増幅器１００は、第１利得（高利得）の増幅を好適に行うことができなくなってしまう。

（第１の実施の形態）
図２は、第１の実施の形態の電力増幅器の構成を示す図である。電力増幅器１は、高周波入力信号ＲＦｉｎを増幅して、高周波出力信号ＲＦｏｕｔを出力する。電力増幅器１は、相対的に高い第１利得（高利得）での増幅と、相対的に低い第２利得（低利得）での増幅と、を切り替えることができる。

以降において、第１利得（高利得）で増幅する動作モードを、ハイパワーモードと称する場合がある。また、第２利得（低利得）で増幅する動作モードを、ローパワーモードと称する場合がある。

電力増幅器１は、携帯電話装置で例示される移動体通信装置において、音声、データ等の各種信号を基地局へ送信するために利用可能である。

電力増幅器１は、前段の回路から入力される、無線周波数の高周波入力信号ＲＦｉｎを増幅する。そして、電力増幅器１は、増幅後の高周波出力信号ＲＦｏｕｔを後段の回路に出力する。前段の回路は、変調信号の電力を調整する送信電力制御回路が例示されるが、本開示はこれに限定されない。後段の回路は、高周波出力信号ＲＦｏｕｔに対するフィルタリング等を行ってアンテナに送信するフロントエンド回路が例示されるが、本開示はこれに限定されない。高周波入力信号ＲＦｉｎ及び高周波出力信号ＲＦｏｕｔの周波数は、数百ＭＨｚ（メガヘルツ）から数十ＧＨｚ（ギガヘルツ）程度が例示されるが、本開示はこれに限定されない。

電力増幅器１は、整合回路１１と、初段の電力増幅回路１２と、整合回路１３と、中間段の電力増幅回路１４と、整合回路１５と、最終段の電力増幅回路１６と、を含む。

電力増幅回路１２は、ドライバ段電力増幅回路と称しても良い。電力増幅回路１６は、パワー段電力増幅回路と称しても良い。

電力増幅回路１２、１４及び１６は、３段の電力増幅回路を構成するが、本開示はこれに限定されない。電力増幅回路の段数は、１段又は２段であっても良いし、４段以上であっても良い。

電力増幅回路１２が、本開示の電力増幅回路に対応する。整合回路１１が、本開示の整合回路に対応する。電力増幅回路１４が、本開示の第２電力増幅回路に対応する。

電力増幅回路１２は、第１増幅部２１と、第２増幅部３１と、を含む。第１増幅部２１は、ハイパワーモード時に動作し、ローパワーモード時に動作しない。第２増幅部３１は、ローパワーモード時に動作し、ハイパワーモード時に動作しない。

第１増幅部２１は、第１整合回路２１ａと、第１増幅回路２１ｂと、を含む。

第２増幅部３１は、第２整合回路３１ａと、抵抗３１ｂと、第２増幅回路３１ｃと、を含む。

整合回路１１は、第１整合回路２１ａと協働して、前段の回路と第１増幅回路２１ｂとの間のインピーダンス整合を行う。また、整合回路１１は、第２整合回路３１ａと協働して、前段の回路と第２増幅回路３１ｃとの間のインピーダンス整合を行う。

整合回路１３は、第１増幅回路２１ｂと電力増幅回路１４との間のインピーダンス整合を行うとともに、第２増幅回路３１ｃと電力増幅回路１４との間のインピーダンス整合を行う。

整合回路１５は、電力増幅回路１４と、電力増幅回路１６と、の間のインピーダンス整合を行う。

矢印４１は、ハイパワーモード時に高周波信号が流れる経路を示す。矢印４１で示すように、整合回路１１及び第１整合回路２１ａを通過後の高周波入力信号ＲＦｉｎは、第１増幅回路２１ｂに入力される。

第１増幅回路２１ｂは、高周波入力信号ＲＦｉｎを増幅した後の高周波信号を、整合回路１３に出力する。

電力増幅回路１４は、整合回路１３を通過後の高周波信号を増幅した後の高周波信号を、整合回路１５に出力する。電力増幅回路１６は、整合回路１５を通過後の高周波信号を増幅した高周波出力信号ＲＦｏｕｔを、後段の回路に出力する。

矢印４２は、ローパワーモード時に高周波信号が流れる経路を示す。矢印４２で示すように、整合回路１１及び第２整合回路３１ａを通過後の高周波入力信号ＲＦｉｎは、抵抗３１ｂで減衰される。抵抗３１ｂで減衰後の高周波入力信号ＲＦｉｎは、第２増幅回路３１ｃに入力される。

第２増幅回路３１ｃは、抵抗３１ｂで減衰後の高周波入力信号ＲＦｉｎを増幅した後の高周波信号を、整合回路１３に出力する。

電力増幅回路１４は、整合回路１３を通過後の高周波信号を増幅した後の高周波信号を、整合回路１５に出力する。電力増幅回路１６は、整合回路１５を通過後の高周波信号を増幅した高周波出力信号ＲＦｏｕｔを、後段の回路に出力する。

このように、第１増幅部２１は、ハイパワーモードで使用され、第２増幅部３１は、ローパワーモードで使用される。

図３は、第１の実施の形態の電力増幅器の回路構成を示す図である。

整合回路１１は、キャパシタ１１ａと、インダクタ１１ｂと、を含む。キャパシタ１１ａの一端には、高周波入力信号ＲＦｉｎが入力される。インダクタ１１ｂは、キャパシタ１１ａの他端と基準電位との間に電気的に接続されている。基準電位は、接地電位が例示されるが、本開示はこれに限定されない。

第１整合回路２１ａは、キャパシタを含む。第１整合回路２１ａ内のキャパシタの一端は、キャパシタ１１ａの他端に電気的に接続されている。第１整合回路２１ａ内のキャパシタは、交流信号（例えば、高周波入力信号ＲＦｉｎ）を通過させ、直流電流（例えば、バイアス電流）を遮断する、ＤＣカットコンデンサの役割も果たす。

第１増幅回路２１ｂは、トランジスタを含む。トランジスタは、ヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor：ＨＢＴ）が例示されるが、本開示はこれに限定されない。例えば、電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）であってもよい。トランジスタは、複数の単位トランジスタ（フィンガーとも言う）を電気的に並列接続した、マルチフィンガートランジスタであっても良い。単位トランジスタとは、トランジスタが構成される最小限の構成を言う。

第１増幅回路２１ｂ内のトランジスタのエミッタは、基準電位に電気的に接続されている。第１増幅回路２１ｂ内のトランジスタのベースは、第１整合回路２１ａ内のキャパシタの他端に電気的に接続されている。第１増幅回路２１ｂ内のトランジスタのベースには、バイアス回路１７からバイアス電位が供給される。第１増幅回路２１ｂ内のトランジスタのコレクタは、チョークインダクタＬ１を介して、電源電位ＶＣ１に電気的に接続されている。

チョークインダクタＬ１は、交流電力を通さない機能を担っている。チョークインダクタＬ１は、高周波入力信号ＲＦｉｎ及び高周波出力信号ＲＦｏｕｔの周波数帯域に対して、十分に高いインピーダンスを有するものとする。つまり、チョークインダクタＬ１のインピーダンスは、高周波入力信号ＲＦｉｎ及び高周波出力信号ＲＦｏｕｔの周波数帯域を考慮するに際して、無視できるものとする。また、チョークインダクタＬ１は、高周波入力信号ＲＦｉｎ及び高周波出力信号ＲＦｏｕｔの電源回路への漏洩を抑制する。

第１増幅回路２１ｂ内のトランジスタは、増幅後の高周波信号を、コレクタから整合回路１３に出力する。

バイアス回路１７は、抵抗１７ａと、トランジスタ１７ｂ、１７ｃ及び１７ｅと、キャパシタ１７ｄと、抵抗１７ｆと、を含む。

抵抗１７ａの一端には、定電流ＩＢ１が供給される。なお、抵抗１７ａの一端には、定電流ＩＢ１に代えて定電圧が供給されても良い。

定電流ＩＢ１は、ハイパワーモード時に、バイアス回路１７に供給される。これにより、バイアス回路１７は、ハイパワーモード時に、バイアス電位を第１増幅回路２１ｂに供給する。これにより、第１増幅回路２１ｂは、ハイパワーモード時に、増幅を行う。

一方、定電流ＩＢ１は、ローパワーモード時に、バイアス回路１７に供給されない。これにより、バイアス回路１７は、ローパワーモード時に、バイアス電位を第１増幅回路２１ｂに供給しない。これにより、第１増幅回路２１ｂは、ローパワーモード時に、増幅を行わない。

抵抗１７ａの他端には、トランジスタ１７ｂのコレクタ及びベースが電気的に接続されている。トランジスタ１７ｂは、コレクタ及びベースが接続されているので、ダイオードと等価である。トランジスタのコレクタとベースを接続する構成を以後、ダイオード接続と呼ぶ。

トランジスタ１７ｂのエミッタには、トランジスタ１７ｃのコレクタ及びベースが電気的に接続されている。トランジスタ１７ｃは、ダイオード接続されている。トランジスタ１７ｃのエミッタは、基準電位に電気的に接続されている。

トランジスタ１７ｂのコレクタ及びベースの電位は、トランジスタ１７ｂのコレクタ−エミッタ経路及びトランジスタ１７ｃのコレクタ−エミッタ経路の電圧降下分に相当する。つまり、ダイオード２個分の電圧降下に相当する。

キャパシタ１７ｄは、トランジスタ１７ｂのコレクタ及びベースと、基準電位との間に電気的に接続されている。キャパシタ１７ｄは、トランジスタ１７ｂのコレクタ及びベースの電位を安定させる。

トランジスタ１７ｅのベースは、トランジスタ１７ｂのコレクタ及びベースに電気的に接続されている。トランジスタ１７ｅのベースには、抵抗１７ａを介して、ベース電流が供給される。トランジスタ１７ｅのベース電位は、トランジスタ１７ｂのコレクタ及びベースの電位と同じになる。なお、トランジスタ１７ｅは、ＨＢＴであっても良いし、ＦＥＴであっても良い。

トランジスタ１７ｅのコレクタは、電源電位Ｖｂａｔに電気的に接続されている。

トランジスタ１７ｅのエミッタは、抵抗１７ｆを介して、第１増幅回路２１ｂ内のトランジスタのベースに、電気的に接続されている。従って、トランジスタ１７ｅは、エミッタ出力のエミッタフォロワ回路として動作する。従って、第１増幅回路２１ｂ内のトランジスタのベースの電位は、一定に保たれる。

第２整合回路３１ａは、キャパシタを含む。第２整合回路３１ａ内のキャパシタの一端は、キャパシタ１１ａの他端に電気的に接続されている。第２整合回路３１ａ内のキャパシタは、交流信号（例えば、高周波入力信号ＲＦｉｎ）を通過させ、直流電流（例えば、バイアス電流）を遮断する、カップリングコンデンサの役割も果たす。

抵抗３１ｂの一端は、第２整合回路３１ａ内のキャパシタの他端に電気的に接続されている。

第２増幅回路３１ｃは、トランジスタを含む。トランジスタは、ＨＢＴが例示されるが、これに限定されない。例えば、ＦＥＴであってもよい。トランジスタは、複数のフィンガーを電気的に並列接続した、マルチフィンガートランジスタであっても良い。

第２増幅回路３１ｃ内のトランジスタのフィンガー数は、第１増幅回路２１ｂ内のトランジスタのフィンガー数より少なくすると、出力電力を小さくすることができ、所望の利得を得ることができる。これにより、第２増幅回路３１ｃは、第２利得（低利得）を下げることが可能になる。

第２増幅回路３１ｃ内のトランジスタのエミッタは、基準電位に電気的に接続されている。第２増幅回路３１ｃ内のトランジスタのベースは、抵抗３１ｂの他端に電気的に接続されている。

第２整合回路３１ａと抵抗３１ｂとの接続点には、バイアス回路１８からバイアス電位が供給される。

第２増幅回路３１ｃ内のトランジスタのコレクタは、チョークインダクタＬ２を介して、電源電位ＶＣ１に電気的に接続されている。

チョークインダクタＬ２は、交流電力を通さない機能を担っている。チョークインダクタＬ２は、高周波入力信号ＲＦｉｎ及び高周波出力信号ＲＦｏｕｔの周波数帯域に対して、十分に高いインピーダンスを有するものとする。つまり、チョークインダクタＬ２のインピーダンスは、高周波入力信号ＲＦｉｎ及び高周波出力信号ＲＦｏｕｔの周波数帯域を考慮するに際して、無視できるものとする。また、チョークインダクタＬ２は、高周波入力信号ＲＦｉｎ及び高周波出力信号ＲＦｏｕｔの電源回路への漏洩を抑制する。

第２増幅回路３１ｃ内のトランジスタは、増幅後の高周波信号を、コレクタから整合回路１３に出力する。

バイアス回路１８は、抵抗１８ａと、トランジスタ１８ｂ、１８ｃ及び１８ｅと、キャパシタ１８ｄと、抵抗１８ｆと、を含む。

バイアス回路１８の回路構成は、バイアス回路１７の回路構成と同様であるので、説明を省略する。

定電流ＩＢ４は、ローパワーモード時に、バイアス回路１８に供給される。これにより、バイアス回路１８は、ローパワーモード時に、バイアス電位を第２増幅回路３１ｃに供給する。これにより、第２増幅回路３１ｃは、ローパワーモード時に、増幅を行う。

一方、定電流ＩＢ４は、ハイパワーモード時に、バイアス回路１８に供給されない。これにより、バイアス回路１８は、ハイパワーモード時に、バイアス電位を第２増幅回路３１ｃに供給しない。これにより、第２増幅回路３１ｃは、ハイパワーモード時に、増幅を行わない。

整合回路１３は、キャパシタ１３ａ、１３ｃ及び１３ｅと、インダクタ１３ｂ及び１３ｄと、を含む。

キャパシタ１３ａの一端は、第１増幅回路２１ｂ内のトランジスタのコレクタ及び第２増幅回路３１ｃ内のトランジスタのコレクタに、電気的に接続されている。インダクタ１３ｂは、キャパシタ１３ａの他端と基準電位との間に、電気的に接続されている。

キャパシタ１３ｃの一端は、第１増幅回路２１ｂ内のトランジスタのコレクタ及び第２増幅回路３１ｃ内のトランジスタのコレクタに、電気的に接続されている。インダクタ１３ｄは、キャパシタ１３ｃの他端と基準電位との間に、電気的に接続されている。

キャパシタ１３ｅの一端は、キャパシタ１３ｃの他端に、電気的に接続されている。

電力増幅回路１４は、トランジスタ１４ａを含む。トランジスタ１４ａは、ＨＢＴが例示されるが、これに限定されない。例えば、ＦＥＴであってもよい。トランジスタは、マルチフィンガートランジスタであっても良い。

トランジスタ１４ａのエミッタは、基準電位に電気的に接続されている。トランジスタ１４ａのベースは、キャパシタ１３ｅの他端に電気的に接続されている。トランジスタ１４ａのベースには、バイアス回路１９からバイアス電位が供給される。トランジスタ１４ａのコレクタは、チョークインダクタＬ３を介して、電源電位ＶＣ２に電気的に接続されている。

バイアス回路１９は、抵抗１９ａと、トランジスタ１９ｂ、１９ｃ及び１９ｅと、キャパシタ１９ｄと、抵抗１９ｆと、を含む。

バイアス回路１９の回路構成は、バイアス回路１７の回路構成と同様であるので、説明を省略する。

定電流ＩＢ２は、ハイパワーモード時及びローパワーモード時に、バイアス回路１９に供給される。これにより、バイアス回路１９は、ハイパワーモード時及びローパワーモード時に、バイアス電位を電力増幅回路１４に供給する。これにより、電力増幅回路１４は、ハイパワーモード時及びローパワーモード時に、増幅を行う。

整合回路１５は、キャパシタ１５ａ、１５ｃ及び１５ｄと、インダクタ１５ｂ及び１５ｅと、を含む。

キャパシタ１５ａの一端は、トランジスタ１４ａのコレクタに、電気的に接続されている。インダクタ１５ｂは、キャパシタ１５ａの他端と基準電位との間に、電気的に接続されている。

キャパシタ１５ｃの一端は、キャパシタ１５ａの他端に、電気的に接続されている。インダクタ１５ｅは、キャパシタ１５ｃの他端と基準電位との間に、電気的に接続されている。

キャパシタ１５ｄの一端は、キャパシタ１５ｃの他端に、電気的に接続されている。

電力増幅回路１６は、トランジスタ１６ａを含む。トランジスタ１６ａは、ＨＢＴが例示されるが、これに限定されない。例えば、ＦＥＴであってもよい。トランジスタは、マルチフィンガートランジスタであっても良い。

トランジスタ１６ａのエミッタは、基準電位に電気的に接続されている。トランジスタ１６ａのベースは、キャパシタ１５ｄの他端に電気的に接続されている。トランジスタ１６ａのベースには、バイアス回路２０からバイアス電位が供給される。トランジスタ１６ａは、高周波出力信号ＲＦｏｕｔをコレクタから後段の回路に出力する。

バイアス回路２０は、抵抗２０ａと、トランジスタ２０ｂ、２０ｃ及び２０ｅと、キャパシタ２０ｄと、抵抗２０ｆと、を含む。

バイアス回路２０の回路構成は、バイアス回路１７の回路構成と同様であるので、説明を省略する。

定電流ＩＢ３は、ハイパワーモード時及びローパワーモード時に、バイアス回路２０に供給される。これにより、バイアス回路２０は、ハイパワーモード時及びローパワーモード時に、バイアス電位を電力増幅回路１６に供給する。これにより、電力増幅回路１６は、ハイパワーモード時及びローパワーモード時に、増幅を行う。

なお、整合回路１１、１３及び１５、第１整合回路２１ａ、並びに、第２整合回路３１ａの回路構成は例示であり、本開示はこれに限定されない。整合回路１１、１３及び１５、第１整合回路２１ａ、並びに、第２整合回路３１ａの各々は、キャパシタ（Ｃ）、インダクタ（Ｌ）又は抵抗（Ｒ）を用いて、種々の回路構成を採用することができる。

また、第１増幅回路２１ｂ、第２増幅回路３１ｃ、並びに、電力増幅回路１４及び１６の回路構成は例示であり、本開示はこれに限定されない。第１増幅回路２１ｂ、第２増幅回路３１ｃ、並びに、電力増幅回路１４及び１６の各々は、トランジスタを用いて、種々の回路構成を採用することができる。

また、バイアス回路１７、１８、１９及び２０の回路構成は例示であり、本開示はこれに限定されない。バイアス回路１７、１８、１９及び２０の各々は、種々の回路構成を採用することができる。

以上説明したように、第１増幅部２１は、ハイパワーモード時だけ増幅を行い、ローパワーモード時は増幅を行わない。従って、第１増幅回路２１ｂ内のトランジスタの電気的又は物理的な値がハイパワーモードでの増幅を所望の値の利得となるように調整されても、第２増幅部３１によるローパワーモードでの増幅は、影響を受けない。

また、第２増幅部３１は、ローパワーモード時だけ増幅を行い、ハイパワーモード時は増幅を行わない。従って、第２増幅回路３１ｃ内のトランジスタの電気的又は物理的な値がローパワーモードでの増幅を所望の値の利得となるように調整されても、第１増幅部２１によるハイパワーモードでの増幅は、影響を受けない。従って、ハイパワーモードとローパワーモードはトレードオフの関係ではなく、それぞれが独立した関係とすることができる。

従って、電力増幅器１は、第１利得（高利得）及び第２利得（低利得）の各々での増幅を好適に行うことができる。

図４及び図５は、第１の実施の形態の電力増幅器の特性を示す図である。詳しくは、図４は、電力増幅器１のハイパワーモード時の、高周波出力信号ＲＦｏｕｔ（ｄＢｍ）と、利得（ｄＢ）と、の関係を示す図である。図５は、電力増幅器１のローパワーモード時の、高周波出力信号ＲＦｏｕｔ（ｄＢｍ）と、利得（ｄＢ）と、の関係を示す図である。

図４において、線５１は、電力増幅器１のハイパワーモード時の、高周波出力信号ＲＦｏｕｔ（ｄＢｍ）と、利得（ｄＢ）と、の関係を示す。線５２は、比較例の電力増幅器１００のハイパワーモード時の、高周波出力信号ＲＦｏｕｔ（ｄＢｍ）と、利得（ｄＢ）と、の関係を示す。

電力増幅器１は、ハイパワーモード時において、比較例の電力増幅器１と略同様の特性を有する。

図５において、線６１は、電力増幅器１のローパワーモード時の、高周波出力信号ＲＦｏｕｔ（ｄＢｍ）と、利得（ｄＢ）と、の関係を示す。線６２は、比較例の電力増幅器１００のローパワーモード時の、高周波出力信号ＲＦｏｕｔ（ｄＢｍ）と、利得（ｄＢ）と、の関係を示す。

電力増幅器１は、ローパワーモード時において、比較例の電力増幅器１よりも、利得を大幅に下げることができる。この理由は、第１に、第２増幅部３１は、ハイパワーモード時に増幅を行わないので、抵抗３１ｂを設けることができる。第２増幅部３１は、この抵抗３１ｂによって、高周波入力信号ＲＦｉｎを減衰させることができるからである。第２に、第２増幅部３１は、ハイパワーモード時に増幅を行わないので、第２増幅回路３１ｃ内のトランジスタのフィンガー数を、第１増幅回路２１ｂ内のトランジスタのフィンガー数よりも減少させることができるからである。

図４及び図５に示すように、電力増幅器１は、第１利得（高利得）及び第２利得（低利得）の各々での増幅を所望の値の利得にできる。

図６は、第１の実施の形態の電力増幅器の特性を示す図である。詳しくは、図６は、電力増幅器１のローパワーモード時の、抵抗３１ｂの抵抗値（オーム）と、利得（ｄＢ）と、の関係を示す図である。また、図６は、電力増幅器１のローパワーモード時の、抵抗３１ｂの抵抗値（オーム）と、入力側の電圧定在波比（Voltage Standing Wave Ratio：ＶＳＷＲ）と、の関係を示す図である。

図６において、線７１は、抵抗３１ｂの抵抗値と、利得と、の関係を示す。線７２は、抵抗３１ｂの抵抗値と、入力側の電圧定在波比（ＶＳＷＲ）と、の関係を示す。

線７１で示すように、抵抗３１ｂの抵抗値が大きくなるにつれて、利得は、単調減少する。つまり、抵抗３１ｂの抵抗値を大きくするほど、利得（ｄＢ）を下げることができる。

但し、線７２で示すように、入力側の電圧定在波比（ＶＳＷＲ）は、抵抗３１ｂの抵抗値が４０オーム近傍で極小になるが、その後は上昇する。

従って、入力側の電圧定在波比（ＶＳＷＲ）を抑制する場合には、抵抗３１ｂの抵抗値の範囲を定めることが望ましい。

例えば、入力側の電圧定在波比（ＶＳＷＲ）を２．５以下に抑制する場合には、抵抗３１ｂの抵抗値は、４オーム以上２５０オーム以下の範囲内とすることが望ましい。

また、例えば、入力側の電圧定在波比（ＶＳＷＲ）を２以下に抑制する場合には、抵抗３１ｂの抵抗値は、１０オーム以上１４０オーム以下の範囲内とすることが望ましい。

（第２の実施の形態）
図７は、第２の実施の形態の電力増幅器の構成を示す図である。電力増幅器１Ａは、第１の実施の形態の電力増幅器１（図２参照）と比較して、電力増幅回路１２に代えて、電力増幅回路１２Ａを含む。また、電力増幅器１Ａは、第１の実施の形態の電力増幅器１と比較して、整合回路１３を含まない。

電力増幅回路１２Ａは、第１増幅部２１Ａと、第２増幅部３１Ａと、を含む。第１増幅部２１Ａは、ハイパワーモード時に動作し、ローパワーモード時に動作しない。第２増幅部３１Ａは、ローパワーモード時に動作し、ハイパワーモード時に動作しない。

第１増幅部２１Ａは、第１整合回路２１ａ及び第１増幅回路２１ｂに加えて、第３整合回路２１ｃを更に含む。

第３整合回路２１ｃは、第１増幅回路２１ｂと電力増幅回路１４との間のインピーダンス整合を行う。

第２増幅部３１Ａは、第２整合回路３１ａ、抵抗３１ｂ及び第２増幅回路３１ｃに加えて、第４整合回路３１ｄを更に含む。

第４整合回路３１ｄは、第２増幅回路３１ｃと電力増幅回路１４との間のインピーダンス整合を行う。

電力増幅器１Ａは、第３整合回路２１ｃ及び第４整合回路３１ｄを備える。これにより、電力増幅器１Ａは、第１増幅回路２１ｂと電力増幅回路１４との間のインピーダンス整合と、第２増幅回路３１ｃと電力増幅回路１４との間のインピーダンス整合と、を個別に調整することができる。従って、電力増幅器１Ａは、第１増幅回路２１ｂ内のトランジスタの電気的又は物理的な値の調整と、第２増幅回路３１ｃ内のトランジスタの電気的又は物理的な値の調整と、をより効果的に実現できる。これにより、電力増幅器１Ａは、第１利得（高利得）及び第２利得（低利得）の各々での増幅を、独立に調整することができる。

なお、上記した実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。

１、１Ａ、１００ 電力増幅器
１１、１３、１５、１０１、１０３、１０５ 整合回路
１２、１２Ａ、１４、１６、１０２、１０４、１０６ 電力増幅回路
１７、１８、１９、２０ バイアス回路
２１、２１Ａ 第１増幅部
２１ａ 第１整合回路
２１ｂ 第１増幅回路
２１ｃ 第３整合回路
３１、３１Ａ 第２増幅部
３１ａ 第２整合回路
３１ｂ 抵抗
３１ｃ 第２増幅回路
３１ｄ 第４整合回路

Claims (9)

1. 高周波信号を増幅する第１増幅部と、
   高周波信号を増幅する第２増幅部と、
   を備え、
   前記第１増幅部は、
   前段の回路とのインピーダンス整合を行う第１整合回路と、
   前記第１整合回路を通過した後の前記高周波信号を増幅する第１増幅回路と、
   を含み、
   前記第２増幅部は、
   前記前段の回路とのインピーダンス整合を行う第２整合回路と、
   一端が前記第２整合回路に電気的に接続された抵抗と、
   前記抵抗の他端に電気的に接続され、前記抵抗を通過した後の前記高周波信号を増幅する第２増幅回路と、
   を含む、
   電力増幅回路。
2. 請求項１に記載の電力増幅回路であって、
   前記第１増幅部は、
   前記第１増幅回路と後段の回路とのインピーダンス整合を行う第３整合回路を更に含み、
   前記第２増幅部は、
   前記第２増幅回路と前記後段の回路とのインピーダンス整合を行う第４整合回路を更に含む、
   電力増幅回路。
3. 請求項１又は２に記載の電力増幅回路であって、
   前記第１増幅回路及び前記第２増幅回路の各々は、マルチフィンガートランジスタを含み、
   前記第２増幅回路のフィンガー数は、前記第１増幅回路のフィンガー数よりも少ない、
   電力増幅回路。
4. 請求項１から３のいずれか１項に記載の電力増幅回路であって、
   前記抵抗の抵抗値は、４オーム以上２５０オーム以下の範囲内である、
   電力増幅回路。
5. 請求項４に記載の電力増幅回路であって、
   前記抵抗の抵抗値は、１０オーム以上１４０オーム以下の範囲内である、
   電力増幅回路。
6. 請求項１から５のいずれか１項に記載の電力増幅回路と、
   前記前段の回路と、前記第１整合回路及び前記第２整合回路と、の間に電気的に接続され、前記第１整合回路と協働して、前記前段の回路と前記第１増幅回路との間のインピーダンス整合を行うとともに、前記第２整合回路と協働して、前記前段の回路と前記第２増幅回路との間のインピーダンス整合を行う、整合回路と、
   を備える、
   電力増幅器。
7. 請求項６に記載の電力増幅器であって、
   前記電力増幅回路で増幅された後の前記高周波信号を増幅する第２電力増幅回路を更に備える、
   電力増幅器。
8. 請求項１から５のいずれか１項に記載の電力増幅回路であって、
   前記第１増幅部の第１利得は、前記第２増幅部の第２利得に比べて大きいことを特徴とする電力増幅回路。
9. 請求項６又は７に記載の電力増幅器であって、
   前記第１増幅部の第１利得は、前記第２増幅部の第２利得に比べて大きいことを特徴とする電力増幅器。

Images