JP2019118094A - 電力増幅回路 - Google Patents

Abstract

【課題】高周波信号を広い帯域で好適に増幅することを可能とする。【解決手段】電力増幅回路は、送信周波数帯域内の高周波信号を増幅対象とする電力増幅回路であって、高周波信号の電力を増幅して出力する増幅器と、バイアス回路と、増幅器の信号入力端とバイアス回路のバイアス電流出力端との間に接続され、送信周波数帯域内で減衰する周波数特性を有するインピーダンス回路と、を備える。インピーダンス回路は、信号入力端に接続される第１のインピーダンス回路と、第１のインピーダンス回路とバイアス電流出力端との間に接続される第２のインピーダンス回路と、を含む。【選択図】図１

Description

本発明は、電力増幅回路に関する。

近年、携帯電話やスマートフォン等の移動体通信端末装置における無線通信方式では、ＨＳＵＰＡ（High Speed Uplink Packet Access）やＬＴＥ（Long Term Evolution）等の変調方式が採用されている。第４世代移動通信システムでは、搬送波のマルチバンド化が進み、複数の周波数バンドへの対応が求められている。また、データ通信の高速化や通信の安定化を実現するために、ＣＡ（Carrier Aggregation）による広帯域化が図られている。さらに、第５世代移動通信システムへの移行に伴い、移動体通信端末装置のフロントエンド部の回路構成が複雑化する傾向にある。

無線周波数（ＲＦ：Radio Frequency）帯域の高周波信号の電力を増幅する電力増幅回路の増幅素子としては、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Heterojunction Bipolar Transistor）又は電界効果型トランジスタ（ＦＥＴ：Field Effect Transistor）等で構成される増幅用トランジスタが用いられる。バイポーラトランジスタを増幅用トランジスタとして用いた場合、増幅用トランジスタは、エミッタが基準電位（例えば接地電位）に接続され、コレクタにチョークインダクタを介して電源電圧が供給され、ベースにカップリングキャパシタを介して高周波信号が入力される。

また、増幅用トランジスタのベースには、バイアス回路が接続される。バイアス回路に設けられるバイアス用トランジスタは、増幅用トランジスタと同様にヘテロ接合バイポーラトランジスタや電界効果型トランジスタ等で構成される。このバイアス用トランジスタは、増幅用トランジスタのベースにバイアス電流を供給するエミッタフォロワ回路として動作する。

移動体通信端末装置のフロントエンド部の複雑化に伴い、前段の電力増幅回路においてもマルチバンド化や広帯域化への対応が求められている。このような移動体通信端末装置では、移動体通信端末装置において対応する通信方式に応じた１または複数のバンドを含む所定の帯域幅を有する送信周波数帯域ごとに電力増幅回路を設けた電力増幅モジュールが用いられる。電力増幅回路を構成する増幅用トランジスタには、それぞれバイアス回路が設けられることが一般的である。下記の特許文献１には、バイアス回路や、バイアス回路を発生源とする雑音を遮断するフィルタを複数の増幅回路間で切り替える構成とすることで、回路構成の増加を抑制しつつバイアス回路を発生源とする雑音を抑制することが記載されている。

特開２０１４−２３６４６９号公報

移動体通信端末装置に用いられる電力増幅回路には、マルチバンド化や広帯域化への対応に併せて、送信周波数帯域内の高周波信号の電力を効率よく増幅することが要求される。この要求を満たすためには、高周波信号の伝送経路を低損失に保つ必要があるが、高周波信号の伝送経路からバイアス電流の供給経路に高周波信号が漏れることで、増幅器に入力される高周波信号が減るため、増幅器を効率よく増幅することができない。

本発明は、上記に鑑みてなされたものであって、高周波信号を広い帯域で効率よく増幅することを可能とするため、バイアス回路に高周波信号が漏れることを抑制することを目的とする。

本発明の一側面の電力増幅回路は、送信周波数帯域内の高周波信号を増幅対象とする電力増幅回路であって、高周波信号の電力を増幅して出力する増幅器と、バイアス回路と、前記増幅器の信号入力端と前記バイアス回路のバイアス電流出力端との間に接続され、前記送信周波数帯域内で減衰する周波数特性を有するインピーダンス回路と、を備え、前記インピーダンス回路は、前記信号入力端に接続される第１のインピーダンス回路と、前記第１のインピーダンス回路と前記バイアス電流出力端との間に接続される第２のインピーダンス回路と、を含む。

この構成では、第１のインピーダンス回路と第２のインピーダンス回路との双方によって、増幅器の信号入力端とバイアス回路のバイアス電流出力端との間の経路、すなわちバイアス電流の供給経路の送信周波数帯域に対するインピーダンスを高くすることができる。従って、電力増幅回路は、バイアス電流の供給経路における送信周波数帯域の減衰量を大きくすることができる。また、バイアス電流の供給経路のインピーダンスを広帯域に亘り高くすることができる。これにより、電力増幅回路は、高周波信号を広い帯域で効率よく増幅することが可能となる。

本発明の他の側面の電力増幅回路は、送信周波数帯域内の高周波信号を増幅対象とする電力増幅回路であって、前記高周波信号の電力を増幅して出力する増幅器と、バイアス回路と、前記増幅器の信号入力端と前記バイアス回路のバイアス電流出力端との間に接続され、前記送信周波数帯域内で減衰する周波数特性を有するインピーダンス回路と、を備え、前記インピーダンス回路は、前記信号入力端と前記バイアス電流出力端との間に直列接続された第１の誘導性素子及び第２の誘導性素子と、前記第１の誘導性素子と前記第２の誘導性素子とを含む直列回路の両端間に接続された第１の容量性素子と、前記第１の誘導性素子と前記第２の誘導性素子との接続点と基準電位との間に接続された第２の容量性素子と、を含み、前記第１の誘導性素子、前記第２の誘導性素子、及び前記第１の容量性素子は、ＬＣ並列共振回路を構成し、前記第１の誘導性素子、前記第２の誘導性素子、及び前記第２の容量性素子は、ＬＣローパスフィルタ回路を構成する。

この構成では、ＬＣ並列共振回路及びＬＣローパスフィルタ回路によってバイアス電流の供給経路の送信周波数帯域に対するインピーダンスを高くすることができる。また、ＬＣローパスフィルタ回路によって送信周波数帯域以上の周波数の減衰量を大きくすることができる。これにより、電力増幅回路は、高周波信号を広い帯域で効率よく増幅することが可能となる。また、少ない素子数でバイアス回路を構成することができ、バイアス回路の回路規模を小さくすることができる。従って、電力増幅回路の小型化または低コスト化が可能である。

実施形態１に係る電力増幅回路の一構成例を示す図である。 実施形態１に係る電力増幅回路のインピーダンス回路の構成を示す図である。 比較例に係る電力増幅回路のインピーダンス回路の構成を示す図である。 実施形態１に係るインピーダンス回路の通過特性のシミュレーション結果の一例を示す図である。 実施形態１に係るインピーダンス回路の負荷特性のシミュレーション結果の一例を示すスミスチャートである。 実施形態２に係る電力増幅回路のインピーダンス回路の構成を示す図である。 実施形態２に係るインピーダンス回路の通過特性のシミュレーション結果の一例を示す図である。 実施形態２に係るインピーダンス回路の負荷特性のシミュレーション結果の一例を示すスミスチャートである。 実施形態３に係る電力増幅回路のインピーダンス回路の構成を示す図である。 実施形態３に係るインピーダンス回路の通過特性のシミュレーション結果の一例を示す図である。 実施形態３に係るインピーダンス回路の負荷特性のシミュレーション結果の一例を示すスミスチャートである。 実施形態４に係る電力増幅回路の一構成例を示す図である。

以下に、実施形態に係る電力増幅回路を図面に基づいて詳細に説明する。なお、この実施形態により本発明が限定されるものではない。各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。実施形態２以降では、実施形態１と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

（実施形態１）
図１は、実施形態１に係る電力増幅回路の一構成例を示す図である。電力増幅回路１は、携帯電話やスマートフォンで例示される移動体通信端末装置において、音声、データ等の各種信号を基地局へ送信するために利用可能である。

電力増幅回路１は、移動体通信端末装置が対応する通信方式に応じて、１あるいは複数のバンド（マルチバンド）を含む所定の帯域幅を有する送信周波数帯域内の高周波信号を増幅対象としている。通信方式としては、例えば、第３世代移動通信システム（３Ｇ）や、第４世代移動通信システム（４Ｇ）が例示される。電力増幅回路１が増幅対象とする送信周波数帯域としては、例えば、３Ｇ／４Ｇの２ＧＨｚ帯（ＨＢ）、具体的には、バンド「１」（Ｂ１：送信周波数帯域１９２０〜１９８０ＭＨｚ）、バンド「２」（Ｂ２：送信周波数帯域１８５０〜１９１０ＭＨｚ）、バンド「３」（Ｂ３：送信周波数帯域１７１０〜１７８５ＭＨｚ）、及びバンド「４」（Ｂ４：送信周波数帯域１７１０〜１７５５ＭＨｚ）、さらに、ＴＤＤ通信方式において用いられるバンド「３４」（Ｂ３４：送信周波数帯域２０１０〜２０２５ＭＨｚ）及びバンド「３９」（Ｂ３９：送信周波数帯域１８８０〜１９２０ＭＨｚ）が例示される。なお、上述した送信周波数帯域は一例であり、電力増幅回路１が増幅対象とする送信周波数帯域はこれらに限定されない。

電力増幅回路１は、前段の回路から、送信周波数帯域内の高周波信号である入力信号ＲＦ_ＩＮが入力され、入力された入力信号ＲＦ_ＩＮを増幅する。そして、電力増幅回路１は、増幅後の高周波信号である出力信号ＲＦ_ＯＵＴを後段の回路に出力する。前段の回路は、変調信号の電力を調整する送信電力制御回路が使用されているが、これに限定されない。後段の回路は、出力信号ＲＦ_ＯＵＴに対するフィルタリング等を行ってアンテナに送信するフロントエンド回路が使用されているが、これに限定されない。

図１に示すように、電力増幅回路１は、増幅器２と、バイアス回路３と、インピーダンス回路４と、カップリングキャパシタＣ_１，Ｃ_２と、チョークインダクタＬ_１と、を含む。

増幅器２は、カップリングキャパシタＣ_１を介して前段の回路から入力される入力信号ＲＦ_ＩＮを増幅し、カップリングキャパシタＣ_２を介して、増幅後の出力信号ＲＦ_ＯＵＴを後段の回路に出力する。カップリングキャパシタＣ_１は、前段の回路と増幅器２との間で直流成分を遮断する。カップリングキャパシタＣ_２は、増幅器２と後段の回路との間で直流成分を遮断する。

増幅器２は、増幅用トランジスタＴｒ_１を含む。増幅用トランジスタＴｒ_１としては、例えば、ヘテロ接合バイポーラトランジスタが使用されているが、これに限定されない。

増幅用トランジスタＴｒ_１のエミッタは、基準電位に接続されている。増幅用トランジスタＴｒ_１のベースは、カップリングキャパシタＣ_１の一端に接続されている。カップリングキャパシタＣ_１の他端には、前段の回路から入力信号ＲＦ_ＩＮが入力される。増幅用トランジスタＴｒ_１のコレクタは、カップリングキャパシタＣ_２の一端に接続されている。カップリングキャパシタＣ_２の他端から、後段の回路に出力信号ＲＦ_ＯＵＴが出力される。また、増幅用トランジスタＴｒ_１のコレクタには、チョークインダクタＬ_１を介して電源電位Ｖ_ＣＣが印加され、直流電力が供給される。基準電位は、ここでは接地電位とするが、これに限定されない。

チョークインダクタＬ_１は、送信周波数帯域に対して十分に高いインピーダンスを有している。

バイアス回路３は、電流源３１と、ダイオードＤ_３１，Ｄ_３２と、バイアス電流供給用トランジスタＴｒ_２と、を含む。バイアス電流供給用トランジスタＴｒ_２としては、増幅用トランジスタＴｒ_１と同様に、例えば、ヘテロ接合バイポーラトランジスタを使用することができるが、これに限定されない。

ダイオードＤ_３２のカソードは、基準電位に接続されている。ダイオードＤ_３１のカソードは、ダイオードＤ_３２のアノードに接続されている。電流源３１は、バイアス制御電位Ｖ_ｃｏｎｔとダイオードＤ_３１のアノードとの間に接続されている。ダイオードＤ_３１のアノードと電流源３１との接続点は、バイアス電流供給用トランジスタＴｒ_２のベースに接続されている。従って、ダイオードＤ_３１，Ｄ_３２での電圧降下に相当する電圧が、バイアス電流供給用トランジスタＴｒ_２のベースに印加される。なお、ダイオードＤ_３１，Ｄ_３２は、トランジスタのコレクタとベースを接続するダイオード接続で構成されていても良い。

バイアス電流供給用トランジスタＴｒ_２のコレクタは、バイアス電源電位Ｖ_ＢＡＴに接続されている。バイアス電流供給用トランジスタＴｒ_２のエミッタは、インピーダンス回路４の一端に接続されている。

バイアス電流供給用トランジスタＴｒ_２のベースには、電流源３１からバイアス制御電流Ｉ_ｃｏｎｔが供給される。

バイアス電流供給用トランジスタＴｒ_２は、エミッタフォロワ回路として動作する。増幅用トランジスタＴｒ１のベースには、インピーダンス回路４を介して、バイアス電流供給用トランジスタＴｒ_２のエミッタからバイアス制御電流Ｉ_ｃｏｎｔに応じた直流のバイアス電流Ｉ_ｂｉａｓが供給される。なお、ここで呼ぶインピーダンス回路とは、集中定数素子で構成される抵抗、インダクタ、キャパシタからなる素子が構成されており、少なくとも２つ以上の素子が接続されている回路を指す。

インピーダンス回路４は、カップリングキャパシタＣ_１と増幅用トランジスタＴｒ_１のベースとの間の高周波信号の伝送経路上のノードＡと、バイアス電流Ｉ_ｂｉａｓの供給経路上のノードＢとの間に設けられている。具体的に、インピーダンス回路４は、増幅用トランジスタＴｒ_１の信号入力端であるベースと、バイアス回路３のバイアス電流出力端であるバイアス電流供給用トランジスタＴｒ_２のエミッタとの間に接続されている。

図２は、実施形態１に係る電力増幅回路のインピーダンス回路の構成を示す図である。

図１及び図２に示すように、実施形態１において、インピーダンス回路４は、第１のインピーダンス回路４１と、第２のインピーダンス回路４２と、を含む。

第１のインピーダンス回路４１は、増幅用トランジスタＴｒ_１の信号入力端であるベースに接続されている。また、第１のインピーダンス回路４１は、送信周波数帯域内で減衰量が極大となる周波数特性を有する。

第２のインピーダンス回路４２は、第１のインピーダンス回路４１とバイアス回路３のバイアス電流出力端であるバイアス電流供給用トランジスタＴｒ_２のエミッタとの間に接続されている。また、第２のインピーダンス回路４２は、送信周波数帯域内で減衰量が極大となる周波数特性を有する。

以下、実施形態１に係る第１のインピーダンス回路４１及び第２のインピーダンス回路４２について、詳細に説明する。

第１のインピーダンス回路４１は、誘導性素子であるインダクタＬ_１１と、容量性素子であるキャパシタＣ_１１と、を含む。

インダクタＬ_１１及びキャパシタＣ_１１は、バイアス電流Ｉ_ｂｉａｓの供給経路上に並列接続され、ＬＣ並列共振回路を構成する。本実施形態において、第１のインピーダンス回路４１を構成するＬＣ並列共振回路の共振周波数は、送信周波数帯域内に設定される。これにより、第１のインピーダンス回路４１の周波数特性は、送信周波数帯域内で減衰量が極大となる。

第２のインピーダンス回路４２は、抵抗性素子である３つの抵抗Ｒ_２１，Ｒ_２２，Ｒ_２３と、容量性素子である３つのキャパシタＣ_２１，Ｃ_２２，Ｃ_２３と、を含む。

２つの抵抗Ｒ_２１，Ｒ_２２は、バイアス電流Ｉ_ｂｉａｓの供給経路上に直列接続されている。

２つのキャパシタＣ_２１，Ｃ_２２は、直列接続されている。キャパシタＣ_２１，Ｃ_２２からなる直列回路は、２つの抵抗Ｒ_２１，Ｒ_２２からなる直列回路の両端間に接続されている。

キャパシタＣ_２３は、２つの抵抗Ｒ_２１，Ｒ_２２の接続点と基準電位との間に接続されている。

抵抗Ｒ_２３は、２つのキャパシタＣ_２１，Ｃ_２２の接続点と基準電位との間に接続されている。

２つの抵抗Ｒ_２１，Ｒ_２２及びキャパシタＣ_２３は、第１のＴ型回路４２１を構成する。また、２つのキャパシタＣ_２１，Ｃ_２２及び抵抗Ｒ_２３は、第２のＴ型回路４２２を構成する。

上記構成において、第１のＴ型回路４２１及び第２のＴ型回路４２２は、ノッチフィルタ回路を構成する。本実施形態において、第２のインピーダンス回路４２を構成するノッチフィルタ回路の中心周波数は、送信周波数帯域内に設定される。これにより、第２のインピーダンス回路４２の周波数特性は、送信周波数帯域内で減衰量が極大となる。

本実施形態では、第１のインピーダンス回路４１がＬＣ並列共振回路であり、第２のインピーダンス回路４２がノッチフィルタ回路である例を示したが、第１のインピーダンス回路４１がノッチフィルタ回路であり、第２のインピーダンス回路４２がＬＣ並列共振回路であっても良い。

上述した実施形態１に係る電力増幅回路１は、図１に示すように、少なくとも増幅器２、バイアス回路３、及びインピーダンス回路４（第１のインピーダンス回路４１、第２のインピーダンス回路４２）を同一の半導体チップ１００上に実装することで、電力増幅回路１の小型化または低コスト化が可能である。

図３は、比較例に係る電力増幅回路のインピーダンス回路の構成を示す図である。

図３に示す比較例は、バイアス電流Ｉ_ｂｉａｓの供給経路上に並列接続された誘導性素子であるインダクタＬと容量性素子であるキャパシタＣとを含むＬＣ並列共振回路である。このＬＣ並列共振回路は、図２に示す実施形態１に係る構成の第１のインピーダンス回路４１（ＬＣ並列共振回路）に相当する。すなわち、図３に示す比較例に係る構成は、図２に示す実施形態１に係る構成に対し、第２のインピーダンス回路４２（ノッチフィルタ回路）に相当する構成を有していない点で相違している。

図４は、実施形態１に係るインピーダンス回路の通過特性のシミュレーション結果の一例を示す図である。図５は、実施形態１に係るインピーダンス回路の負荷特性のシミュレーション結果の一例を示すスミスチャートである。

図４に示す例において、横軸は周波数を示し、縦軸はゲインを示している。図４に示す実線は、図２に示す実施形態１に係る構成において、ノードＡからノードＢへの通過特性を示している。図４に示す破線は、図３に示す比較例に係る構成において、ノードＡからノードＢへの通過特性を示している。

図５に示す実線は、図２に示す実施形態１に係るインピーダンス回路４の負荷特性を、１００．０［ＭＨｚ］以上６．０００［ＧＨｚ］以下の範囲でプロットしたものである。図５に示す破線は、図３に示す比較例に係る構成の負荷特性を、１００．０［ＭＨｚ］以上６．０００［ＧＨｚ］以下の範囲でプロットしたものである。

図４及び図５では、１．７１０［ＧＨｚ］以上２．０２５［ＧＨｚ］以下の帯域幅ａの周波数帯域を電力増幅回路１が増幅対象とする送信周波数帯域とした例を示している。なお、電力増幅回路１が増幅対象とする送信周波数帯域はこれに限るものではなく、移動体通信端末が対応する通信方式に応じて、１または複数のバンドを含むように適切に設定すれば良い。

また、図４及び図５に示す例では、第１のインピーダンス回路４１を構成するＬＣ並列共振回路の共振周波数、第２のインピーダンス回路４２を構成するノッチフィルタ回路の中心周波数、及び、図３に示す比較例に係る構成におけるＬＣ並列共振回路の共振周波数を、送信周波数帯域内において一致させたシミュレーション結果を示している。

図４に示すように、図３に示す比較例に係る構成では、１．７１０［ＧＨｚ］におけるゲインは−４．７６１［ｄＢ］であり、２．０２５［ＧＨｚ］におけるゲインは−３．９２２［ｄＢ］である。一方、図２に示す実施形態１に係るインピーダンス回路４の構成では、１．７１０［ＧＨｚ］におけるゲインは−１７．１２３［ｄＢ］であり、２．０２５［ＧＨｚ］におけるゲインは−１８．４１８［ｄＢ］である。すなわち、図２に示す実施形態１に係るインピーダンス回路４の構成では、バイアス電流Ｉ_ｂｉａｓの供給経路における送信周波数帯域の減衰量を、図３に示す比較例に係る構成よりも大きくすることができる。

このように、実施形態１では、１．７１０[ＧＨｚ]以上２．０２５[ＧＨｚ]以下の帯域内のゲインが−１０[ｄＢ]以下となり、比較例よりも高い減衰特性が得られていることが分かる。その結果、増幅用トランジスタＴｒ_１のベースに入力される入力信号ＲＦ_ＩＮがバイアス回路３に漏洩する信号レベルを電力比で１／１０以下とすることができる。よって、第１のインピーダンス回路４１と第２のインピーダンス回路４２とを含むインピーダンス回路４（合成回路）による送信周波数帯域内の減衰量は、１０[ｄＢ]以上であることが好適である。

また、図５に示すように、図２に示す実施形態１に係るインピーダンス回路４の構成では、１．７１０［ＧＨｚ］、２．０２５［ＧＨｚ］の双方において、図３に示す比較例に係る構成よりもバイアス電流Ｉ_ｂｉａｓの供給経路におけるインピーダンスが高くなる。

また、図５に示すように、図２に示す実施形態１に係るインピーダンス回路４の構成では、１．７１０［ＧＨｚ］よりも低い周波数、２．０２５［ＧＨｚ］よりも高い周波数においても、図３に示す比較例に係る構成よりもバイアス電流Ｉ_ｂｉａｓの供給経路におけるインピーダンスを高くすることができる。

本実施形態では、上述したように、バイアス電流Ｉ_ｂｉａｓの供給経路上に、ＬＣ並列共振回路を含む第１のインピーダンス回路４１と、ノッチフィルタ回路を含む第２のインピーダンス回路４２とを設ける。これにより、高周波信号の伝送経路から見たバイアス電流Ｉ_ｂｉａｓの供給経路を、広帯域に亘りハイインピーダンス化することができる。従って、電力増幅回路１は、高周波信号を広い帯域で効率よく増幅することができる。

（実施形態２）
図６は、実施形態２に係る電力増幅回路のインピーダンス回路の構成を示す図である。なお、実施形態１と同じ構成要素には、同じ参照符号を付して、説明を省略する。

実施形態２に係るインピーダンス回路４ａは、実施形態１に係るインピーダンス回路４に対し、第２のインピーダンス回路４２ａの構成が異なる。

図６に示すように、実施形態２において、インピーダンス回路４ａは、第１のインピーダンス回路４１と、第２のインピーダンス回路４２ａと、を含む。

第２のインピーダンス回路４２ａは、第１のインピーダンス回路４１とバイアス回路３のバイアス電流出力端であるバイアス電流供給用トランジスタＴｒ_２のエミッタとの間に接続されている。また、第２のインピーダンス回路４２ａは、送信周波数帯域内で減衰量が極大となる周波数特性を有する。

以下、実施形態２に係る第２のインピーダンス回路４２ａについて、詳細に説明する。

第２のインピーダンス回路４２ａは、誘導性素子であるインダクタＬ_３１と、容量性素子であるキャパシタＣ_３１と、を含む。

インダクタＬ_３１及びキャパシタＣ_３１は、バイアス電流Ｉ_ｂｉａｓの供給経路と基準電位との間に直列接続され、ＬＣ直列共振回路を構成する。図６に示す例において、ＬＣ直列共振回路は、バイアス電流Ｉ_ｂｉａｓの供給経路上のノードＢ、すなわちバイアス回路３のバイアス電流出力端と基準電位との間に直列接続されている。なお、ＬＣ直列共振回路は、高周波信号の伝送経路上のノードＡ、すなわち増幅用トランジスタＴｒ_１の信号入力端と基準電位との間に直列接続される態様であっても良い。

本実施形態では、第１のインピーダンス回路４１がＬＣ並列共振回路であり、第２のインピーダンス回路４２ａがＬＣ直列共振回路である例を示したが、第１のインピーダンス回路４１がＬＣ直列共振回路であり、第２のインピーダンス回路４２ａがＬＣ並列共振回路であっても良い。

図７は、実施形態２に係るインピーダンス回路の通過特性のシミュレーション結果の一例を示す図である。図８は、実施形態２に係るインピーダンス回路の負荷特性のシミュレーション結果の一例を示すスミスチャートである。

図７に示す例において、横軸は周波数を示し、縦軸はゲインを示している。図７に示す実線は、図６に示す実施形態２に係る構成において、ノードＡからノードＢへの通過特性を示している。図７に示す破線は、図３に示す比較例に係る構成において、ノードＡからノードＢへの通過特性を示している。

図８に示す実線は、図６に示す実施形態２に係るインピーダンス回路４ａの負荷特性を、１．０００［ＧＨｚ］以上３．０００［ＧＨｚ］以下の範囲でプロットしたものである。図８に示す破線は、図３に示す比較例に係る構成の負荷特性を、１．０００［ＧＨｚ］以上３．０００［ＧＨｚ］以下の範囲でプロットしたものである。

図７及び図８では、実施形態１と同様に、１．７１０［ＧＨｚ］以上２．０２５［ＧＨｚ］以下の帯域幅ａの周波数帯域を電力増幅回路１が増幅対象とする送信周波数帯域とした例を示している。

また、図７及び図８に示す例では、第１のインピーダンス回路４１を構成するＬＣ並列共振回路の共振周波数と、第２のインピーダンス回路４２ａを構成するＬＣ直列共振回路の共振周波数とを、送信周波数帯域内においてそれぞれ異ならせたシミュレーション結果を示している。

具体的に、図７及び図８に示す例では、ＬＣ並列共振回路及びＬＣ直列共振回路の一方の共振周波数は、送信周波数帯域の中心周波数ｆ_０より低い周波数に設定したシミュレーション結果を示している。また、ＬＣ並列共振回路及びＬＣ直列共振回路の他方の共振周波数は、送信周波数帯域の中心周波数ｆ_０より高い周波数に設定したシミュレーション結果を示している。

なお、ＬＣ並列共振回路は、ＬＣ直列共振回路よりも回路上のレイアウトの自由度が低い。また、ＬＣ並列共振回路を構成するインダクタＬ_１１は、バイアス電流Ｉ_ｂｉａｓの供給経路上に設けられるため、インダクタＬ_１１の抵抗成分によってバイアス電流Ｉ_ｂｉａｓが減衰する。このため、ＬＣ並列共振回路の共振周波数をＬＣ直列共振回路の共振周波数よりも高くすることが好適である。具体的には、ＬＣ直列共振回路の共振周波数を送信周波数帯域の中心周波数ｆ_０より低い周波数に設定しＬＣ並列共振回路の共振周波数を送信周波数帯域の中心周波数ｆ_０より高い周波数に設定する。これにより、回路上のレイアウトの自由度を高くすることができる。また、ＬＣ並列共振回路の共振周波数を高く設定することで、インダクタＬ_１１の素子値を小さく設定できる。従って、インダクタＬ_１１の抵抗成分が小さくなるので、バイアス電流Ｉ_ｂｉａｓの直流抵抗損失を抑制することができる。これに限らず、ＬＣ並列共振回路の共振周波数を送信周波数帯域の中心周波数ｆ_０より低い周波数に設定しＬＣ直列共振回路の共振周波数を送信周波数帯域の中心周波数ｆ_０より高い周波数に設定する態様であっても良い。

また、ＬＣ並列共振回路の共振周波数とＬＣ直列共振回路の共振周波数との差が大きいと、２つの共振周波数の間の帯域において減衰量が小さくなる可能性がある。図７及び図８に示す例では、送信周波数帯域の帯域幅ａの１／２以下の帯域幅ｂを有する周波数帯域内に２つの共振周波数を設定している。これにより、送信周波数帯域の中心周波数ｆ_０付近で減衰量が小さくなることを抑制することができる。

図７に示すように、図６に示す実施形態２に係るインピーダンス回路４ａの構成では、１．７１０［ＧＨｚ］におけるゲインは−３６．１２４［ｄＢ］であり、２．０２５［ＧＨｚ］におけるゲインは−３２．１０７［ｄＢ］である。すなわち、図６に示す実施形態２に係るインピーダンス回路４ａの構成では、バイアス電流Ｉ_ｂｉａｓの供給経路における送信周波数帯域の減衰量を、実施形態１に係るインピーダンス回路４の構成よりも大きくすることができる。

このように、実施形態２では、実施形態１と同様に、１．７１０[ＧＨｚ]以上２．０２５[ＧＨｚ]以下の帯域内のゲインが−１０[ｄＢ]以下となり、比較例よりも高い減衰特性が得られていることが分かる。その結果、増幅用トランジスタＴｒ_１のベースに入力される入力信号ＲＦ_ＩＮがバイアス回路３に漏洩する信号レベルを電力比で１／１０以下とすることができる。よって、第１のインピーダンス回路４１と第２のインピーダンス回路４２ａとを含むインピーダンス回路４ａ（合成回路）による送信周波数帯域内の減衰量は、１０[ｄＢ]以上であることが好適である。

また、図７及び図８に示すように、図６に示す実施形態２に係るインピーダンス回路４ａの構成では、実施形態１に係るインピーダンス回路４の構成よりも広い周波数帯域でバイアス電流Ｉ_ｂｉａｓの供給経路におけるインピーダンスを高くすることができる。

本実施形態では、上述したように、バイアス電流Ｉ_ｂｉａｓの供給経路上に、ＬＣ並列共振回路を含む第１のインピーダンス回路４１と、ＬＣ直列共振回路を含む第２のインピーダンス回路４２ａとを設ける。これにより、高周波信号の伝送経路から見たバイアス電流Ｉ_ｂｉａｓの供給経路を、実施形態１よりも広帯域に亘りハイインピーダンス化することができる。従って、電力増幅回路１は、高周波信号を実施形態１よりも広い帯域で効率よく増幅することができる。

また、図６に示す実施形態２に係るインピーダンス回路４ａの構成では、実施形態１に係るインピーダンス回路４の構成よりも少ない素子数で実現することができる。これにより、実施形態１よりも電力増幅回路１の小型化または低コスト化が可能である。また、同一の半導体チップ１００（図１参照）上に増幅器２及びバイアス回路３を実装する際、実施形態１よりも半導体チップ１００の小型化または低コスト化が可能である。

（実施形態３）
図９は、実施形態３に係る電力増幅回路のインピーダンス回路の構成を示す図である。なお、実施形態１と同じ構成要素には、同じ参照符号を付して、説明を省略する。

実施形態３に係るインピーダンス回路４ｂは、実施形態１に係るインピーダンス回路４とは構成が異なる。

本実施形態において、インピーダンス回路４ｂは、増幅用トランジスタＴｒ_１の信号入力端であるベースと、バイアス回路３のバイアス電流出力端であるバイアス電流供給用トランジスタＴｒ_２のエミッタと、の間に接続されている。

以下、実施形態３に係るインピーダンス回路４ｂについて、詳細に説明する。

具体的に、実施形態３に係るインピーダンス回路４ｂは、図９に示すように、第１の誘導性素子であるインダクタＬ_４１と、第２の誘導性素子であるインダクタＬ_４２と、第１の容量性素子であるキャパシタＣ_４１と、第２の容量性素子であるキャパシタＣ_４２と、を含む。

インダクタＬ_４１，Ｌ_４２は、増幅用トランジスタＴｒ_１の信号入力端であるベースとバイアス回路３のバイアス電流出力端であるバイアス電流供給用トランジスタＴｒ_２のエミッタとの間に直列接続されている。

キャパシタＣ_４１は、インダクタＬ_４１，Ｌ_４２を含む直列回路の両端間に接続されている。

キャパシタＣ_４２は、インダクタＬ_４１，Ｌ_４２の接続点と基準電位との間に接続されている。

上記構成において、インダクタＬ_４１，Ｌ_４２及びキャパシタＣ_４１は、ＬＣ並列共振回路を構成する。また、インダクタＬ_４１，Ｌ_４２及びキャパシタＣ_４２は、ＬＣローパスフィルタ回路を構成する。

図１０は、実施形態３に係るインピーダンス回路の通過特性のシミュレーション結果の一例を示す図である。図１１は、実施形態３に係るインピーダンス回路の負荷特性のシミュレーション結果の一例を示すスミスチャートである。

図１０に示す例において、横軸は周波数を示し、縦軸はゲインを示している。図１０に示す実線は、図９に示す実施形態３に係る構成において、ノードＡからノードＢへの通過特性を示している。図１０に示す破線は、図３に示す比較例に係る構成において、ノードＡからノードＢへの通過特性を示している。

図１１に示す実線は、図９に示す実施形態３に係るインピーダンス回路４ｂの負荷特性を、１．０００［ＧＨｚ］以上３．０００［ＧＨｚ］以下の範囲でプロットしたものである。図１１に示す破線は、図３に示す比較例に係る構成の負荷特性を、１．０００［ＧＨｚ］以上３．０００［ＧＨｚ］以下の範囲でプロットしたものである。

図１０及び図１１では、実施形態１と同様に、１．７１０［ＧＨｚ］以上２．０２５［ＧＨｚ］以下の帯域幅ａの周波数帯域を電力増幅回路１が増幅対象とする送信周波数帯域とした例を示している。

また、図１０及び図１１に示す例では、ＬＣ並列共振回路の共振周波数と、図３に示す比較例に係る構成におけるＬＣ並列共振回路の共振周波数とを、送信周波数帯域内において一致させ、ＬＣローパスフィルタ回路の遮断周波数を、送信周波数帯域の低い側の周波数エッジ（図１０に示す例では、１．７１０［ＧＨｚ］）よりも低い周波数帯域内に設定したシミュレーション結果を示している。

図１０に示すように、図９に示す実施形態３に係るインピーダンス回路４ｂの構成では、１．７１０［ＧＨｚ］におけるゲインは−６．７６５［ｄＢ］であり、２．０２５［ＧＨｚ］におけるゲインは−９．２５０［ｄＢ］である。すなわち、図９に示す実施形態３に係るインピーダンス回路４ｂの構成においても、バイアス電流Ｉ_ｂｉａｓの供給経路おける送信周波数帯域の減衰量を、図３に示す比較例に係る構成よりも大きくすることができる。

また、実施形態３では、ＬＣローパスフィルタ回路の減衰特性によって、ＬＣ並列共振回路の共振周波数よりも高域側の減衰量を大きくすることができる。これにより、送信周波数帯域幅を高域側に拡大することができる。

また、図１１に示すように、図９に示す実施形態３に係るインピーダンス回路４ｂの構成においても、１．７１０［ＧＨｚ］、２．０２５［ＧＨｚ］の双方において、図３に示す比較例に係る構成よりもバイアス電流Ｉ_ｂｉａｓの供給経路におけるインピーダンスが高くなる。

また、図１１に示すように、図９に示す実施形態３に係るインピーダンス回路４ｂの構成では、特に２．０２５［ＧＨｚ］よりも高い周波数において、図３に示す比較例に係る構成よりもバイアス電流Ｉ_ｂｉａｓの供給経路におけるインピーダンスを高くすることができる。

本実施形態では、上述したように、ＬＣ並列共振回路の構成とＬＣローパスフィルタ回路の構成とを含むインピーダンス回路４ｂの構成をバイアス電流Ｉ_ｂｉａｓの供給経路上に設ける。これにより、高周波信号の伝送経路から見たバイアス電流Ｉ_ｂｉａｓの供給経路を、広帯域に亘りハイインピーダンス化することができる。従って、電力増幅回路１は、高周波信号を広い帯域で効率よく増幅することができる。

また、図９に示す実施形態３に係るインピーダンス回路４ｂの構成では、実施形態２に係るインピーダンス回路４ａの構成と同様に、実施形態１に係るインピーダンス回路４の構成よりも少ない素子数で実現することができる。これにより、実施形態２と同様に、実施形態１よりも電力増幅回路１の小型化または低コスト化が可能である。また、同一の半導体チップ１００（図１参照）上に増幅器２及びバイアス回路３を実装する際、実施形態１よりも半導体チップ１００の小型化または低コスト化が可能である。

（実施形態４）
図１２は、実施形態４に係る電力増幅回路の一構成例を示す図である。なお、実施形態１と同じ構成要素には、同じ参照符号を付して、説明を省略する。

実施形態４に係る電力増幅回路１ａでは、実施形態１に係る電力増幅回路１に対し、増幅器２ａ，２ｂを二段構成としている点で相違している。

実施形態４に係る電力増幅回路１ａは、１段目の増幅器２ａと２段目の増幅器２ｂとの間に、少なくとも増幅器２ａと増幅器２ｂとの間で直流成分を遮断するカップリングキャパシタＣ_３が設けられている。

１段目の増幅器２ａの構成、または、２段目の増幅器２ｂの構成は、実施形態１から実施形態３の増幅器２の構成と同一の構成であっても良いし、増幅器２の構成とは異なる構成であっても良い。

このように、増幅器２ａ，２ｂを二段構成とすることで、実施形態１から実施形態３の構成よりも高出力化が可能である。

また、増幅器２ａをドライブ段、増幅器２ｂをパワー段として、それぞれ異なる利得配分とする、あるいは、増幅器２ａ，２ｂの何れか一方を可変利得とすると、汎用性が向上する。

なお、増幅器を多段化する際の段数は、上述した二段に限らず、三段以上の多段構成とすることも可能である。この場合、複数の増幅器は、それぞれカップリングキャパシタＣ_３を介して多段接続される。これにより、図１２に示す二段構成よりもさらに高出力化が可能である。

また、実施形態４では、インピーダンス回路４を有する構成において、増幅器を多段化する例を示したが、インピーダンス回路４ａ，４ｂを有する構成において、増幅器を多段化することも可能である。

なお、上記した実施形態では、前段の回路との間、後段の回路との間、及び増幅器間にカップリングキャパシタを設けた構成を示したが、前段の回路との間に入力整合回路を有する構成であっても良いし、後段の回路との間に出力整合回路を有する構成であっても良いし、及び増幅器間に段間整合回路を有する構成であっても良い。

また、上記した実施形態２において、ＬＣ並列共振回路（第１のインピーダンス回路）の共振周波数とＬＣ直列共振回路（第２のインピーダンス回路）の共振周波数とを異ならせる例を示した。これと同様に、実施形態１におけるノッチフィルタ（第２のインピーダンス回路）の中心周波数を、ＬＣ並列共振回路（第１のインピーダンス回路）の共振周波数と異ならせた態様とすることも可能である。これにより、実施形態２と同様に、広い周波数帯域でバイアス電流Ｉ_ｂｉａｓの供給経路におけるインピーダンスを高くすることができる。

また、上記した実施形態２において、ＬＣ並列共振回路（第１のインピーダンス回路）の共振周波数とＬＣ直列共振回路（第２のインピーダンス回路）の共振周波数とが送信周波数帯域の帯域幅の１／２以下の帯域幅を有する周波数帯域内に２つの共振周波数を設定する例を示した。これと同様に、実施形態１におけるＬＣ並列共振回路（第１のインピーダンス回路）の共振周波数とノッチフィルタ（第２のインピーダンス回路）の中心周波数とが送信周波数帯域の帯域幅の１／２以下の帯域幅を有する周波数帯域内に２つの共振周波数を設定する態様とすることも可能である。これにより、実施形態２と同様に、送信周波数帯域の中心周波数ｆ_０付近で減衰量が小さくなることを抑制することができる。

なお、実施形態１及び実施形態２において説明したように、第１のインピーダンス回路と第２のインピーダンス回路とは、それぞれ回路構成が異なっていることが好適である。例えば、ＬＣ並列共振回路は、上述したように、回路上のレイアウトの自由度が低い。また、ＬＣ並列共振回路を構成するインダクタは、バイアス電流の供給経路上に設けられるため、バイアス電流の直流抵抗損失が大きい。インダクタの抵抗成分によってバイアス電流が減衰する。このため、第１のインピーダンス回路及び第２のインピーダンス回路を共にＬＣ並列共振回路とすることは、回路上のレイアウトの自由度や直流抵抗損失の増大の観点から好ましくない。

また、上述した実施形態１，２では、第１のインピーダンス回路及び第２のインピーダンス回路として、ＬＣ並列共振回路、ノッチフィルタ回路、ＬＣ直列共振回路を例示したが、これに限らない。また、上述した実施形態３では、インピーダンス回路として、ＬＣ並列共振回路及びＬＣローパスフィルタ回路を含む構成を例示したが、これに限らない。第１のインピーダンス回路、第２のインピーダンス回路、インピーダンス回路は、上述した構成とは異なるフィルタ回路であっても良い。

上記した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。

また、本開示は、上述したように、あるいは、上述に代えて、以下の構成をとることができる。

（１）本発明の一側面の電力増幅回路は、送信周波数帯域内の高周波信号を増幅対象とする電力増幅回路であって、高周波信号の電力を増幅して出力する増幅器と、バイアス回路と、前記増幅器の信号入力端と前記バイアス回路のバイアス電流出力端との間に接続され、前記送信周波数帯域内で減衰する周波数特性を有するインピーダンス回路と、を備え、前記インピーダンス回路は、前記信号入力端に接続される第１のインピーダンス回路と、前記第１のインピーダンス回路と前記バイアス電流出力端との間に接続される第２のインピーダンス回路と、を含む。

この構成では、第１のインピーダンス回路と第２のインピーダンス回路との双方によって、増幅器の信号入力端とバイアス回路のバイアス電流出力端との間の経路、すなわちバイアス電流の供給経路の送信周波数帯域に対するインピーダンスを高くすることができる。従って、電力増幅回路は、バイアス電流の供給経路における送信周波数帯域の減衰量を大きくすることができる。また、バイアス電流の供給経路のインピーダンスを広帯域に亘り高くすることができる。これにより、電力増幅回路は、高周波信号を広い帯域で効率よく増幅することが可能となる。

（２）上記（１）の電力増幅回路において、前記インピーダンス回路の前記送信周波数帯域内の減衰量は、１０ｄＢ以上であると良い。

この構成では、インピーダンス回路による送信周波数帯域内の減衰量を１０ｄＢ以上とすることができる。

（３）上記（１）または（２）の電力増幅回路において、前記第１のインピーダンス回路及び前記第２のインピーダンス回路のいずれか一方は、前記信号入力端と前記バイアス電流出力端との間に並列に設けられた誘導性素子と容量性素子とを含むＬＣ並列共振回路であると良い。

この構成では、ＬＣ並列共振回路によってバイアス電流の供給経路の送信周波数帯域に対するインピーダンスを高くすることができる。

（４）上記（３）の電力増幅回路において、前記ＬＣ並列共振回路の共振周波数は、前記送信周波数帯域内に設定されていると良い。

この構成では、ＬＣ並列共振回路によってバイアス電流の供給経路における送信周波数帯域の減衰量を大きくすることができる。

（５）上記（３）または（４）の電力増幅回路において、前記第１のインピーダンス回路及び前記第２のインピーダンス回路の他方は、前記信号入力端と前記バイアス電流出力端との間に並列に設けられた第１のＴ型回路と第２のＴ型回路とを含むノッチフィルタ回路であり、前記第１のＴ型回路は、前記信号入力端と前記バイアス電流出力端との間に直列に設けられた２つの抵抗性素子と、前記２つの抵抗性素子の接続点と基準電位との間に接続された容量性素子と、を含み、前記第２のＴ型回路は、前記２つの抵抗性素子からなる直列回路の両端間に直列接続された２つの容量性素子と、前記２つの容量性素子の接続点と基準電位との間に接続された抵抗性素子と、を含むと良い。

この構成では、ノッチフィルタ回路によってバイアス電流の供給経路の送信周波数帯域に対するインピーダンスを高くすることができる。

（６）上記（５）の電力増幅回路において、前記ノッチフィルタ回路の中心周波数は、前記送信周波数帯域内に設定されていると良い。

この構成では、ノッチフィルタ回路によってバイアス電流の供給経路における送信周波数帯域の減衰量を大きくすることができる。

（７）上記（６）の電力増幅回路において、前記ＬＣ並列共振回路の共振周波数と前記ノッチフィルタ回路の中心周波数とが異なり、一方が前記送信周波数帯域内において当該送信周波数帯域の中心周波数よりも低い周波数に設定され、他方が前記送信周波数帯域内において当該送信周波数帯域の中心周波数よりも高い周波数に設定されていると良い。

この構成では、バイアス電流の供給経路における送信周波数帯域の減衰量をより大きくすることができる。また、バイアス電流の供給経路のインピーダンスを広帯域に亘りハイインピーダンス化することができる。

（８）上記（７）の電力増幅回路において、前記ＬＣ並列共振回路の共振周波数と前記ノッチフィルタ回路の中心周波数とが前記送信周波数帯域の帯域幅の１／２以下の帯域幅を有する周波数帯域内に設定されていると良い。

この構成では、送信周波数帯域の中心周波数付近でバイアス電流の供給経路のインピーダンスが低くなることを抑制することができる。

（９）上記（３）または（４）の電力増幅回路において、前記第１のインピーダンス回路及び前記第２のインピーダンス回路の他方は、前記信号入力端と基準電位との間、又は、前記バイアス電流出力端と基準電位との間に直列接続された誘導性素子と容量性素子とを含むＬＣ直列共振回路であると良い。

この構成では、ＬＣ直列共振回路によってバイアス電流の供給経路の送信周波数帯域に対するインピーダンスを高くすることができる。また、少ない素子数で第２のインピーダンス回路を構成できるので、バイアス回路の回路規模を小さくすることができる。従って、電力増幅回路の小型化または低コスト化が可能である。

（１０）上記（９）の電力増幅回路において、前記ＬＣ並列共振回路の共振周波数と前記ＬＣ直列共振回路の共振周波数とが異なり、一方が前記送信周波数帯域内において当該送信周波数帯域の中心周波数よりも低い周波数に設定され、他方が前記送信周波数帯域内において当該送信周波数帯域の中心周波数よりも高い周波数に設定されていると良い。

この構成では、バイアス電流の供給経路における送信周波数帯域の減衰量をより大きくすることができる。また、バイアス電流の供給経路のインピーダンスを広帯域に亘りハイインピーダンス化することができる。

（１１）上記（１０）の電力増幅回路において、前記ＬＣ並列共振回路の共振周波数と前記ＬＣ直列共振回路の共振周波数とが前記送信周波数帯域の帯域幅の１／２以下の帯域幅を有する周波数帯域内に設定されていると良い。

この構成では、送信周波数帯域の中心周波数付近でバイアス電流の供給経路のインピーダンスが低くなることを抑制することができる。

（１２）上記（１）または（２）の電力増幅回路において、前記第１のインピーダンス回路及び前記第２のインピーダンス回路は、回路構成が異なると良い。

この構成では、第１のインピーダンス回路及び第２のインピーダンス回路が回路上に占める面積を小さくすることができる。

（１３）上記（１）から（１２）のいずれかの電力増幅回路において、前記増幅器、前記バイアス回路、前記第１のインピーダンス回路、及び前記第２のインピーダンス回路をそれぞれ複数備え、複数の前記増幅器がそれぞれ少なくともカップリングキャパシタを介して多段接続されていると良い。

この構成では、電力増幅回路の高出力化が可能である。

（１４）上記（１）から（１３）のいずれかの電力増幅回路において、少なくとも前記増幅器、前記バイアス回路、前記第１のインピーダンス回路、及び前記第２のインピーダンス回路が同一の半導体チップ上に構成されていると良い。

この構成では、電力増幅回路の小型化または低コスト化が可能である。

（１５）本発明の一側面の電力増幅回路は、送信周波数帯域内の高周波信号を増幅対象とする電力増幅回路であって、前記高周波信号の電力を増幅して出力する増幅器と、バイアス回路と、前記増幅器の信号入力端と前記バイアス回路のバイアス電流出力端との間に接続され、前記送信周波数帯域内で減衰する周波数特性を有するインピーダンス回路と、を備え、前記インピーダンス回路は、前記信号入力端と前記バイアス電流出力端との間に直列接続された第１の誘導性素子及び第２の誘導性素子と、前記第１の誘導性素子と前記第２の誘導性素子とを含む直列回路の両端間に接続された第１の容量性素子と、前記第１の誘導性素子と前記第２の誘導性素子との接続点と基準電位との間に接続された第２の容量性素子と、を含み、前記第１の誘導性素子、前記第２の誘導性素子、及び前記第１の容量性素子は、ＬＣ並列共振回路を構成し、前記第１の誘導性素子、前記第２の誘導性素子、及び前記第２の容量性素子は、ＬＣローパスフィルタ回路を構成する。

この構成では、ＬＣ並列共振回路及びＬＣローパスフィルタ回路によってバイアス電流の供給経路の送信周波数帯域に対するインピーダンスを高くすることができる。また、ＬＣローパスフィルタ回路によって送信周波数帯域以上の周波数の減衰量を大きくすることができる。これにより、電力増幅回路は、高周波信号を広い帯域で効率よく増幅することが可能となる。また、少ない素子数でバイアス回路を構成することができ、バイアス回路の回路規模を小さくすることができる。従って、電力増幅回路の小型化または低コスト化が可能である。

（１６）上記（１５）の電力増幅回路において、前記ＬＣ並列共振回路の共振周波数は、前記送信周波数帯域内に設定され、前記ＬＣローパスフィルタ回路の遮断周波数は、前記送信周波数帯域の低い側の周波数エッジよりも低い周波数帯域内に設定されていると良い。

この構成では、ＬＣ並列共振回路及びＬＣローパスフィルタ回路によってバイアス電流の供給経路における送信周波数帯域の減衰量をより大きくすることができる。

（１７）上記（１５）または（１６）の電力増幅回路において、前記増幅器、前記バイアス回路、及び前記インピーダンス回路をそれぞれ複数備え、複数の前記増幅器がそれぞれ少なくともカップリングキャパシタを介して多段接続されていると良い。

この構成では、電力増幅回路の高出力化が可能である。

（１８）上記（１５）から（１７）のいずれかの電力増幅回路において、少なくとも前記増幅器及び前記バイアス回路が同一の半導体チップ上に実装されていると良い。

この構成では、電力増幅回路の小型化または低コスト化が可能である。

本開示により、高周波信号を広い帯域で効率よく増幅することが可能となる。

１，１ａ 電力増幅回路
２，２ａ，２ｂ 増幅器
３ バイアス回路
４，４ａ，４ｂ インピーダンス回路
３１ 電流源
４１ 第１のインピーダンス回路
４２，４２ａ 第２のインピーダンス回路
１００ 半導体チップ
Ｃ，Ｃ_１１，Ｃ_２１，Ｃ_２２，Ｃ_２３，Ｃ_３１，Ｃ_４１，Ｃ_４２ キャパシタ（容量性素子）
Ｃ_１，Ｃ_２，Ｃ_３ カップリングキャパシタ
Ｄ_３１，Ｄ_３２ ダイオード
Ｉ_ｂｉａｓ バイアス電流
Ｉ_ｃｏｎｔ バイアス制御電流
Ｌ，Ｌ_１１，Ｌ_３１，Ｌ_４１，Ｌ_４２ インダクタ（誘導性素子）
Ｌ_１ チョークインダクタ
Ｒ_２１，Ｒ_２２，Ｒ_２３ 抵抗（抵抗性素子）
Ｔｒ_１ 増幅用トランジスタ
Ｔｒ_２ バイアス電流供給用トランジスタ
Ｖ_ＢＡＴ バイアス電源電位
Ｖ_ＣＣ 電源電位
Ｖ_ｃｏｎｔ バイアス制御電位

Claims (18)

1. 送信周波数帯域内の高周波信号を増幅対象とする電力増幅回路であって、
   高周波信号の電力を増幅して出力する増幅器と、
   バイアス回路と、
   前記増幅器の信号入力端と前記バイアス回路のバイアス電流出力端との間に接続され、前記送信周波数帯域内で減衰する周波数特性を有するインピーダンス回路と、
   を備え、
   前記インピーダンス回路は、
   前記信号入力端に接続される第１のインピーダンス回路と、
   前記第１のインピーダンス回路と前記バイアス電流出力端との間に接続される第２のインピーダンス回路と、
   を含む、
   電力増幅回路。
2. 請求項１に記載の電力増幅回路であって、
   前記インピーダンス回路の前記送信周波数帯域内の減衰量は、１０ｄＢ以上である、
   電力増幅回路。
3. 請求項１または２に記載の電力増幅回路であって、
   前記第１のインピーダンス回路及び前記第２のインピーダンス回路のいずれか一方は、
   前記信号入力端と前記バイアス電流出力端との間に並列に設けられた誘導性素子と容量性素子とを含むＬＣ並列共振回路である、
   電力増幅回路。
4. 請求項３に記載の電力増幅回路であって、
   前記ＬＣ並列共振回路の共振周波数は、前記送信周波数帯域内に設定されている、
   電力増幅回路。
5. 請求項３または４に記載の電力増幅回路であって、
   前記第１のインピーダンス回路及び前記第２のインピーダンス回路の他方は、
   前記信号入力端と前記バイアス電流出力端との間に並列に設けられた第１のＴ型回路と第２のＴ型回路とを含むノッチフィルタ回路であり、
   前記第１のＴ型回路は、
   前記信号入力端と前記バイアス電流出力端との間に直列に設けられた２つの抵抗性素子と、
   前記２つの抵抗性素子の接続点と基準電位との間に接続された容量性素子と、
   を含み、
   前記第２のＴ型回路は、
   前記２つの抵抗性素子からなる直列回路の両端間に直列接続された２つの容量性素子と、
   前記２つの容量性素子の接続点と基準電位との間に接続された抵抗性素子と、
   を含む、
   電力増幅回路。
6. 請求項５に記載の電力増幅回路であって、
   前記ノッチフィルタ回路の中心周波数は、前記送信周波数帯域内に設定されている、
   電力増幅回路。
7. 請求項６に記載の電力増幅回路であって、
   前記ＬＣ並列共振回路の共振周波数と前記ノッチフィルタ回路の中心周波数とが異なり、一方が前記送信周波数帯域内において当該送信周波数帯域の中心周波数よりも低い周波数に設定され、他方が前記送信周波数帯域内において当該送信周波数帯域の中心周波数よりも高い周波数に設定されている、
   電力増幅回路。
8. 請求項７に記載の電力増幅回路であって、
   前記ＬＣ並列共振回路の共振周波数と前記ノッチフィルタ回路の中心周波数とが前記送信周波数帯域の帯域幅の１／２以下の帯域幅を有する周波数帯域内に設定されている、
   電力増幅回路。
9. 請求項３または４に記載の電力増幅回路であって、
   前記第１のインピーダンス回路及び前記第２のインピーダンス回路の他方は、
   前記信号入力端と基準電位との間、又は、前記バイアス電流出力端と基準電位との間に直列接続された誘導性素子と容量性素子とを含むＬＣ直列共振回路である、
   電力増幅回路。
10. 請求項９に記載の電力増幅回路であって、
    前記ＬＣ並列共振回路の共振周波数と前記ＬＣ直列共振回路の共振周波数とが異なり、一方が前記送信周波数帯域内において当該送信周波数帯域の中心周波数よりも低い周波数に設定され、他方が前記送信周波数帯域内において当該送信周波数帯域の中心周波数よりも高い周波数に設定されている、
    電力増幅回路。
11. 請求項１０に記載の電力増幅回路であって、
    前記ＬＣ並列共振回路の共振周波数と前記ＬＣ直列共振回路の共振周波数とが前記送信周波数帯域の帯域幅の１／２以下の帯域幅を有する周波数帯域内に設定されている、
    電力増幅回路。
12. 請求項１または２に記載の電力増幅回路であって、
    前記第１のインピーダンス回路及び前記第２のインピーダンス回路は、回路構成が異なる、
    電力増幅回路。
13. 請求項１から１２のいずれか一項に記載の電力増幅回路であって、
    前記増幅器、前記バイアス回路、前記第１のインピーダンス回路、及び前記第２のインピーダンス回路をそれぞれ複数備え、
    複数の前記増幅器がそれぞれ少なくともカップリングキャパシタを介して多段接続されている、
    電力増幅回路。
14. 請求項１から１３のいずれか一項に記載の電力増幅回路であって、
    少なくとも前記増幅器、前記バイアス回路、前記第１のインピーダンス回路、及び前記第２のインピーダンス回路が同一の半導体チップ上に構成されている、
    電力増幅回路。
15. 送信周波数帯域内の高周波信号を増幅対象とする電力増幅回路であって、
    高周波信号の電力を増幅して出力する増幅器と、
    バイアス回路と、
    前記増幅器の信号入力端と前記バイアス回路のバイアス電流出力端との間に接続され、前記送信周波数帯域内で減衰する周波数特性を有するインピーダンス回路と、
    を備え、
    前記インピーダンス回路は、
    前記信号入力端と前記バイアス電流出力端との間に直列接続された第１の誘導性素子及び第２の誘導性素子と、
    前記第１の誘導性素子と前記第２の誘導性素子とを含む直列回路の両端間に接続された第１の容量性素子と、
    前記第１の誘導性素子と前記第２の誘導性素子との接続点と基準電位との間に接続された第２の容量性素子と、
    を含み、
    前記第１の誘導性素子、前記第２の誘導性素子、及び前記第１の容量性素子は、ＬＣ並列共振回路を構成し、
    前記第１の誘導性素子、前記第２の誘導性素子、及び前記第２の容量性素子は、ＬＣローパスフィルタ回路を構成する、
    電力増幅回路。
16. 請求項１５に記載の電力増幅回路であって、
    前記ＬＣ並列共振回路の共振周波数は、前記送信周波数帯域内に設定され、
    前記ＬＣローパスフィルタ回路の遮断周波数は、前記送信周波数帯域の低い側の周波数エッジよりも低い周波数帯域内に設定されている、
    電力増幅回路。
17. 請求項１５または１６に記載の電力増幅回路であって、
    前記増幅器、前記バイアス回路、及び前記インピーダンス回路をそれぞれ複数備え、
    複数の前記増幅器がそれぞれ少なくともカップリングキャパシタを介して多段接続されている、
    電力増幅回路。
18. 請求項１５から１７のいずれか一項に記載の電力増幅回路であって、
    少なくとも前記増幅器及び前記バイアス回路が同一の半導体チップ上に実装されている、
    電力増幅回路。

Images