JP2006129443A - 高周波電力増幅器 - Google Patents

Abstract

【課題】 利得の温度依存性が小さく、入力の整合が良好で、広帯域、低雑音、かつ、小型な高周波電力増幅器を提供する。
【解決手段】 抵抗値が温度に強く依存する抵抗１１０と通常の抵抗１１１との並列回路を、増幅部３０の入力整合回路中に信号経路に直列に挿入し、各々の抵抗値を適切な値、例えば増幅部の入力インピーダンスの２／３程度に設定する。
【選択図】 図１

Description

本発明は、高周波移動体通信用端末に用いられる高周波電力増幅器に関し、特に利得の温度依存性を低減した高周波電力増幅器に関する。

この種の従来例として、特開２０００−０３１７４６号公報（特許文献１）に、ｎ段増幅器の初段の入力側に、抵抗とサーミスタの並列回路からなる並列型抵抗減衰器を設け、さらにその入力側にアイソレータおよび／または調整回路を設けた温度補償型増幅器が開示されている。

また、他の従来例として特開平１１−２２０３３４号公報（特許文献２）には、ＦＥＴのゲート抵抗としてサーミスタを用い、Ｑ値の周囲の温度に対する変動とゲインスロープの周囲の温度に対する利得特性の変動とを互いに打ち消すように働かせ、周囲温度が変化した場合のゲインスロープの特性の温度変動を補償する半導体回路が開示されている。

特開２０００−０３１７４６号公報 特開平１１−２２０３３４号公報

高周波移動体通信端末に用いられる電力増幅器においては、基地局からのパイロット信号等を用いてその出力信号強度を制御する必要がある。特に、ＣＤＭＡ（Code Division Multiple Access）等の線形性を要求する通信方式に用いられる電力増幅器の場合、一般的に電力増幅器は一定の電力利得（以下、単に「利得」と称する）で動作し、電力増幅器の入力信号強度を制御することで出力信号強度の制御を行う。このとき、電力増幅器の利得が大きな温度依存性を有すると、通信端末の制御系に電力増幅器利得の温度依存性のデータを記録して、通信端末の温度に応じた入力信号強度の制御を行う必要がある。

ところが、通信端末の検査時にＰＧの温度依存性のデータを取得して通信端末の制御系に記録する工程は、端末の温度を変化させるために時間がかかる上に、端末価格を上昇させる。そのため、利得の温度依存性の小さい電力増幅器が求められている。

一方、高周波移動体通信端末に用いられる電力増幅器に必要とされる他の重要な特性として、良好な入力整合、送信帯域内で利得偏差が１ｄＢ程度以下であるような広帯域性、低雑音性、小型であることがあげられる。

まず、入力整合については、前段の増幅器と電力増幅器との間に著しい不整合が生じると、前段増幅器が不安定になる場合がある。更に、ＣＤＭＡ等の線形性を要求する通信方式の場合には、前段の増幅器と電力増幅器との間に著しい不整合が生じて前段の出力に電力が戻ると、その影響で前段増幅器の出力が歪み、端末に必要とされる線形性を確保しえない場合が生じる。これらを防止するために必要とされる整合度としては、電力増幅器の入力反射係数として０．２以下が望ましい。

次に、広帯域性については、上記温度依存性と同様に、通信端末の検査時に増幅器利得の周波数依存性を記録して、実使用時に制御系がそのデータを読み出して出力制御を行うが、帯域内利得偏差が小さいことが予め分かっていれば少ない制御用データ量で制御が可能になるという利点がある。

また、電力増幅器の雑音については、通信端末からの不要輻射、特に、端末の受信周波数（以下、Ｒｘと称する）帯域における不要輻射を低減する必要から、その最大値が規定される。一般に、移動体通信においては、送信周波数（以下、Ｔｘと称する）は数百ＭＨｚ〜２ＧＨｚ程度であり、一方、通信端末のＴｘ帯域とＲｘ帯域とは数十ＭＨｚ程度しか離れていない。そのため、端末のＲｘ帯における電力増幅器の増幅器利得ＰＧと雑音指数（以下、「ＮＦ」と称する）はＴｘ帯でのＰＧとＮＦにほぼ等しい。したがって、電力増幅器のＴｘ帯域における電力利得ＰＧとＮＦとを掛け合わせる（ｄＢ表示で足し合わせる）ことにより、Ｒｘ帯において生じる雑音電力が求められる。

例えば、Ｗ−ＣＤＭＡ方式の規格では、通信端末のＲｘ帯域の輻射を−１３３ｄＢｍ／Ｈｚ以下と規定している。Ｗ−ＣＤＭＡ用電力増幅器に要求される利得は２５〜３０ｄＢであり、室温における熱雑音が−１７４ｄＢｍ／Ｈｚであるので、規定を満たすには雑音指数１１〜１６ｄＢ（ＰＧ＝２５ｄＢの場合、−１７４＋ＮＦ＋２５≦−１３３からＮＦ≦１６ｄＢとなる）が必要となる。実際には、電力増幅器の前段の増幅器からの雑音の寄与、製造時ばらつき、あるいは端末特性の温度依存性を考慮すると、最低でも６ｄＢ程度の余裕を設ける必要があり、電力増幅器のＮＦとして５〜１０ｄＢが要求される。

上記の要請に対して、特許文献１では入力反射係数が０．２を超えるという問題点や、アイソレータを必要とするために電力増幅器が小型にならないという問題点があった。

特許文献２では、入力整合回路が直列素子のみで構成されているために整合の自由度が小さく、特に、インピーダンスの実数部分（以下、Ｒｉｎと称する）についてはサーミスタと通常の抵抗との並列接続で構成される合成抵抗のみを用いて整合させる必要がある。一般的に電力増幅器の入力段に用いられるトランジスタのＲｉｎは５Ω以下であるので、入力インピーダンスを５０Ωに整合させるためには上記合成抵抗は４５Ω以上の値が必要となり、その結果、入力整合回路における利得減衰量が過大となり、また、合成抵抗から発生する雑音により雑音指数が過大となるという問題点があった。

そこで、本発明の目的は、上記の諸問題を解決し、利得の温度依存性が小さく、入力の整合が良好で、広帯域、かつ低雑音で、小型な高周波電力増幅器を提供することにある。

本明細書において開示される発明のうち代表的なものを示せば、下記の通りである。すなわち、本発明に係る高周波電力増幅器は、増幅部と、抵抗値が温度に強く依存する第１の抵抗と通常の抵抗である第２の抵抗との並列回路と、前記並列回路の抵抗の温度変化による損失が前記増幅部の利得の温度依存性（ΔＰＧ）の一部を打ち消す方向の温度変化（ΔＧ＝ΔＰＧ×Ｋ：−１＜Ｋ＜０）を有する第１の回路とを含んで成り、入力インピーダンスの実数部（Ｒｉｎ）が５０Ωより小さくなるよう前記増幅部の入力側の信号経路に直列に前記第１の回路が設けられ、前記並列回路の合成抵抗Ｒｐの最小値をＲｐｍｉｎ、最大値をＲｐｍａｘとしたときに、（Ｒｐｍｉｎ＋Ｒｉｎ）／５０＞２／３、または（Ｒｐｍａｘ＋Ｒｉｎ）／５０＜１．５となるように構成されることを特徴とするものである。

本発明の高周波電力増幅器によれば、利得の温度依存性が小さく、入力の整合が良好で、広帯域、かつ低雑音で、小型な高周波電力増幅器を提供することが可能となる。

以下、本発明に係る高周波電力増幅器の実施例について、添付図面を参照しながら詳細に説明する。

図１は、本発明に係る高周波電力増幅器の第１の実施例を示す回路図である。図１において、参照符号３０は増幅部を示し、この増幅部３０は初段増幅部１０と第２段増幅部２０とからなる２段構成である。１１は減衰器であり、抵抗値が温度に対して負の依存性を有するサーミスタ１１０と、通常の使用範囲で抵抗値の温度依存性を無視できる抵抗（以下、通常の抵抗と称する）１１１との並列回路である。高周波電力増幅器の動作温度範囲を−２０℃〜８０℃とした時に、増幅部３０の利得の温度依存性は、温度に対してほぼ線形に高温側で増幅段一段当たり−２ｄＢ程度減少し、２段あわせての利得の温度依存性は−４ｄＢであった。

必要とされる利得の温度偏差の温度補償量については端末仕様から決定されるが、温度補償のない場合の半分の偏差、すなわち、室温の利得±１ｄＢ以内の温度偏差を実現するために、サーミスタ１１０と抵抗１１１の値を選んだ。その決定方法は、以下の通りである。高周波移動体通信端末に用いられる周波数帯域において、室温における増幅部３０の利得は、安定性を考慮すると、最大３０ｄＢ程度が限度である。線形増幅器に要求される利得として先に述べた２５ｄＢと３０ｄＢの中間である２７．５ｄＢを実現するために減衰器１１に許容される減衰量は、室温で２．５ｄＢである。今、サーミスタ１１０の抵抗値をＲｔ、抵抗１１１の抵抗値をＲｎ、その両者の並列回路である減衰器１１の合成抵抗をＲｐとし、また、増幅部の初段１０を見込んだインピーダンスが実数Ｒｉｎとなるように増幅部３０の入力整合回路を設けた。このとき、減衰器１１があることにより入力信号は分圧され、増幅部の入力電圧振幅は減衰器がない場合の｛Ｒｉｎ／（Ｒｉｎ＋Ｒｐ）｝であり、電力は電圧振幅の２乗であるので、上記減衰量（−２．５ｄＢ以下）の条件から、次の式１が求まる。

Ｒｉｎ／（Ｒｉｎ＋Ｒｐ）≧０．７５ …（式１）
これを変形すると、次の式２となる。
Ｒｉｎ≧３Ｒｐ …（式２）
これより、Ｒｉｎ＝３Ｒｐとなるように合成抵抗Ｒｐを設定すれば減衰器１１の損失が−２．５ｄＢとなる。

一方、サーミスタ１１０の抵抗値Ｒｔの温度Ｔへの依存性は温度Ｔ０のときにＲ＝Ｒ０Ωであるとしたときに、次の（式３）で表される。
Ｒ＝Ｒ０×ｅｘｐ｛Ｂ(１／Ｔ−１／Ｔ０)｝ …（式３）
但し、温度は絶対温度であり、また、Ｂはサーミスタ材料によって決まる定数で、１５００〜４５００程度の値となる。

今、サーミスタ１１０の抵抗値Ｒｔと抵抗１１１の抵抗値Ｒｎを適当に選ぶことにより並列抵抗減衰器の抵抗値の温度特性を、より線形に近づけることを考慮した。（式２）に基づいて２５℃で減衰量が−２．５ｄＢとなるようにＲｔとＲｎの組み合わせを変化させた場合の、利得の温度補正のシミュレーション結果を図２に示す。横軸に温度Ｔ［℃］を、縦軸に利得変化ΔＰＧをとり、グラフは２５℃での利得補正値を０ｄＢとして示している。サーミスタのみの場合、すなわち抵抗１１１の値が無限大の場合（特性線ａ）には低温度側での抵抗値の変化が急激であり、−２０℃〜８０℃の温度範囲で５ｄＢ以上の利得の温度偏差が生じる。一方、並列抵抗の抵抗値として２５Ω〜４０Ω（特性線ｄ〜ｆ）を選べば温度範囲−２０℃〜８０℃での増幅器利得の温度偏差を１ｄＢ以下に抑制することが可能である。図２に示したサーミスタ１１０の抵抗値と抵抗１１１の抵抗値の組み合わせに対する−２０℃における並列抵抗減衰器の抵抗値（Ｒｉｎで規格化した数値）と−２０℃〜８０℃での利得の温度偏差ΔＰＧを図３に示す。

同様の計算をさらに詳細に行うことにより、２５℃での値に対する利得偏差を±１ｄＢの範囲とするには、Ｒｉｎが、次の（式４）と（式５）の範囲内であれば良いことが明らかとなった。
０．４６＜Ｒｔ／Ｒｉｎ＜１．０６ …（式４）
０．４９＜Ｒｎ／Ｒｉｎ＜１．２２ …（式５）
次に、温度補償をした場合の雑音について考える。本実施例の場合、信号源の５０Ωに直列に抵抗が接続されるので、増幅部３０の雑音指数ＮＦは（Ｒｐ＋Ｒｉｎ）／Ｒｉｎだけ劣化する。今、増幅部３０の雑音指数を３ｄＢとすると、電力増幅器に要求される雑音指数５ｄＢに対して、許容される雑音指数劣化は２ｄＢである。これは合成抵抗Ｒｐの最大値Ｒｐｍａｘ＜０．６Ｒｉｎに相当する。詳細に検討すると、次の（式６）と（式７）の範囲でＲｐｍａｘ＜０．６Ｒｉｎが成り立つ。

Ｒｎ／Ｒｉｎ＜０．７２ …（式６）
Ｒｔ／Ｒｉｎ＞０．６２ …（式７）
これを上記（式４）、（式５）と併せて、以下の（式８）、（式９）が、利得偏差±１ｄＢと雑音指数劣化２ｄＢ以下を実現するために必要であることが明らかとなった。

０．６２＜Ｒｔ／Ｒｉｎ＜１．０６ …（式８）
０．４９＜Ｒｎ／Ｒｉｎ＜０．７２ …（式９）
このときの増幅部３０の入力整合について、以下に検討する。
入力インピーダンスはＲｐとＲｉｎとの和になるので、Ｒｐの最小値をＲｐｍｉｎとすると、入力インピーダンスの最小値は（Ｒｐｍｉｎ＋Ｒｉｎ）、最大値は（Ｒｐｍａｘ＋Ｒｉｎ）となる。典型的な線形増幅器においては入力の反射係数が０．２以下、すなわち、入力定在波比（ＶＳＷＲ）＜１．５であることが要求される。ＶＳＷＲは、すなわち入力インピーダンスを基準インピーダンスで除した数値であるので、ＶＳＷＲ＜１．５を満たすには（Ｒｐｍｉｎ＋Ｒｉｎ）＞３３．３３Ω、（Ｒｐｍａｘ＋Ｒｉｎ）＜７５Ωが必要である。

今、入力整合から許容し得る最小の入力インピーダンスをＲｉｎに設定すれば、すなわちＲｉｎ＝３３．３Ωを与えれば、（式８）、（式９）に挙げた条件はすべて満たされる。従って、ここで検討したＢ＝２８５０の場合についてはＲｔ，Ｒｎの値を決定するには利得の温度偏差から決定すればよいことが明らかとなった。
上記の検討から、サーミスタの特性定数Ｂとして２８５０、Ｒｔ＝Ｒｎ＝２５Ω、合成抵抗Ｒｐ＝１２．５Ω、Ｒｉｎ＝３７．５Ωをえらび、温度特性補償型増幅器を構成したところ、設計どおり利得偏差±１ｄＢと雑音指数劣化２ｄＢ以下を同時に実現できた。

図２及び図３に示されたこれまでの検討結果は、サーミスタの特性定数Ｂが２８５０の場合についての結果であるが、ここで定数Ｂの依存性について着目すると、Ｂ＝４５００の場合には次の（式４ａ）、（式５ａ）となり、このとき、雑音指数劣化＜２ｄＢの条件は満たされている。

０．４５＜Ｒｔ／Ｒｉｎ＜０．６４ …（式４ａ）
０．７０＜Ｒｎ／Ｒｉｎ＜１．２６ …（式５ａ）
一方、Ｂ＝１５００の場合には利得偏差±１ｄＢの条件は次の（式４ｂ）、（式５ｂ）で与えられる。

１．３９＜Ｒｔ／Ｒｉｎ …（式４ａ）
０．７０＜Ｒｎ／Ｒｉｎ＜１．２６…（式５ａ）
ところが、雑音劣化＜２ｄＢの条件は、次の（式６ａ）となり、（式４ｂ）と同時に成り立たない。従って、Ｂ＝１５００の場合には利得偏差±１ｄＢと雑音指数劣化２ｄＢ以下を同時に実現することはできない。
Ｒｔ／Ｒｉｎ＜１．３３ …（式６ｂ）
以上を概観すると、サーミスタ１１０と抵抗１１１の個々の抵抗値の範囲については、サーミスタ１１０の温度依存性定数Ｂに依存して簡単に条件が定まらないが、合成抵抗Ｒｐの範囲については以下の条件が必要となる。まず、（式２）から、入力インピーダンスを最大７５Ωまで許容した場合、室温でＲｐ＜１９Ωが必要となる。また、利得の温度依存性が室温±１ｄＢになるためには、抵抗減衰器１１の室温から低温にかけての減衰量変化が−１〜−３ｄＢにならければならない。さらに、（式２）を満たす条件から、室温から低温にかけての合成抵抗Ｒｐの変化量の最大値が３１Ω以下である必要がある。

本実施例によれば、利得の温度依存性を有する増幅部３０の入力にサーミスタ１１０及び抵抗１１１の２個の素子を追加し、増幅部の入力インピーダンスを５０Ωよりも小さい値で、かつ入力ＶＳＷＲの仕様の条件内であるような値（例えば、３３．３Ω）に調整し、サーミスタ１１０及び抵抗１１１の抵抗値を最適化し、例えば増幅器入力インピーダンスの２／３の値を各々使用することによって、利得の温度依存性が小さく、入力の整合が良好で、かつ低雑音である様な高周波電力増幅器を提供することが可能である。

図４は、本発明に係る高周波電力増幅器の第２の実施例を示す回路図である。本実施例は、並列抵抗からなる減衰器１１と入力端子ＩＮとの間に直列容量１を設け、減衰器１１と増幅部３０の間に並列接続されたインダクタ２を設けた回路構成としている点が、図１に示した実施例１と相違する。直列容量１及び並列インダクタ２は、並列抵抗減衰器１１と共に増幅器の入力整合回路を構成する。

その整合の状況を、図５のスミスチャートを用いて説明する。増幅部３０を入力側から見込んだインピーダンスをＡとする。並列インダクタ２によって等アドミタンス円上でインピーダンスが変換され、並列インダクタ２と並列抵抗減衰器１１の接続点から増幅器側を見込んだインピーダンスはＢとなる。

次に、並列抵抗減衰器１１によりインピーダンスが等リアクタンス円上で変換され、並列抵抗減衰器１１と直列容量１の接続点から増幅器側を見込んだインピーダンスはＣとなる。さらに直列容量１によって等抵抗円上でインピーダンスが変換され、最終的にＤにおいては規格化インピーダンス、すなわち５０Ωに変換される。

今、Ａ点のインピーダンスが２−ｊ７Ωであるような増幅部に対して、インダクタンス２として０．６ｎＨ、合成抵抗Ｒｐとして２４Ω、容量１として３０ｐＦとしたところ、Ｗ−ＣＤＭＡの帯域の中心周波数である１．９５ＧＨｚにおいて５０Ω整合が得られた。

本実施例における並列抵抗減衰器の温度特性補償効果は、基本的に実施例１と同様であるが、増幅部３０の入力インピーダンスが必ずしも抵抗成分だけでなく、リアクタンス成分を含んでも整合がとれる点で異なっている。

温度特性補償効果は、図５に示したＢ点のインピーダンスと並列抵抗減衰器の抵抗Ｒｐとで入力信号を分圧する分圧比が、抵抗Ｒｐの温度依存性によって温度依存性を有することで生じる。並列抵抗減衰器１１の抵抗をＲｐ、インピーダンスＢの実数部をＲｉｎ、虚数部分をＸｉｎとすると、分圧比は［(Ｒｉｎ^２＋Ｘｉｎ^２)／｛(Ｒｐ＋Ｒｉｎ)^２＋Ｘｉｎ^２｝］^０．５となる。電力の比は電圧の二乗なので電力比は次の（式１０）で表される。

［(Ｒｉｎ^２＋Ｘｉｎ^２)／｛(Ｒｐ＋Ｒｉｎ)^２＋Ｘｉｎ^２｝］ …（式１０）
増幅器の利得の温度偏差低減については実施例１と電力比の式が異なるだけで、同様の議論が成り立つ。但し、雑音については実施例１の単純な議論は成り立たない。その点について検討するためにバイポーラトランジスタを用いた増幅器について、合成抵抗Ｒｐ［Ω］と雑音指数ＮＦとの関係を回路シミュレーションで解析した。その結果を示したのが図６である。増幅部の入力インピーダンスは、６．６−ｊ７Ωである。図６より、合成抵抗Ｒｐが１０Ω程度で、雑音指数ＮＦが５ｄＢに達しており、Ｒｐ＜１０Ωを実現する必要がある。

一般に、電力増幅器用トランジスタの入力インピーダンスは５０Ωと比べて低く、１０Ω以下になる場合も多い。そのために特許文献２のように直列抵抗のみで実数部分のインピーダンス整合をとろうとすると、損失と雑音が過大になる。本実施例では、まず並列インダクタンス２でインピーダンス変換を行うことによって低インピーダンス状態Ａをある程度の高インピーダンスＢに変換し、そこで並列抵抗減衰器１１を挿入することで過大な損失が生じることを防ぐことを可能にした。

本実施例の構成によれば、上記以外に以下の効果がある。まず、入力において直列容量１によって外部の直流電位が遮断され、増幅部入力に外部直流電圧が印加されないので増幅部の動作が安定する。さらに、静電気放電によるサージ等の外乱が入力端子に加えられたとき、その交流成分が直列容量１を介して入力されても、並列インダクタ２が外乱信号を接地するために増幅部入力端子に外乱電圧が加わることが無く、増幅素子の破壊を防ぐことが可能である。

なお、本実施例の構成において、図７に示すように並列抵抗減衰器１１と並列インダクタ２の位置を入れ替えても同様の効果がある。この場合、インピーダンス整合の形式が変わるため、個々の素子値は代える必要があるが、図４に示した回路と同様にインピーダンス整合をとることが可能である。

また、本実施例において、増幅部３０については、その入力段にバイポーラトランジスタ、あるいはエンハンスメント型トランジスタ等の、入力端子にバイアス電位を印加して初めて動作する素子を用いた場合には、並列インダクタ２と入力端子ＩＮの間に直流を遮断する素子、すなわち、直列容量を挿入することが必須となる。すなわち、図８に示した構成をとる必要がある。図８において、１４は直流信号を遮断するためのキャパシタ、１２は初段トランジスタ、１３はトランジスタのコレクタ電源端子、１５は初段と第２段との間の段間整合回路である。その他の記号は、図４と同様である。なお、ベースに直流電圧を供給するバイアス系は省いてある。また、ここではバイポーラトランジスタを用いたが、ヘテロ接合バイポーラトランジスタ、ＭＩＳＦＥＴ、ＭＥＳＦＥＴ等を用いても、次に述べる例外を除いては同様に直流遮断用キャパシタ１４が必要となる。

その例外とは、入力段の素子としてディプリーション型トランジスタを用い、そのゲートを接地電位で動作させる場合、すなわち、ゲートに直流電位を加えずに使用する場合であり、その場合には、ＦＥＴのゲートは並列抵抗回路１１およびインダクタ２を通じて接地電位にされるので、直列容量１４は不要となる。

図９は、本発明に係る高周波電力増幅器の第３の実施例を示す回路図である。図７における並列インダクタ２に換えて、本実施例では並列容量４と、直列インダクタ５とを設けた。それ以外の参照符号については他の図と同様である。並列列容量４及び直列インダクタ５は並列抵抗減衰器１１と共に増幅部の入力整合回路を構成する。その整合の状況を図１０のスミスチャートを用いて説明する。増幅部３０を入力側から見込んだインピーダンスをＡとする。直列インダクタ５によって等抵抗円上でインピーダンスが変換され、直列インダクタ２と並列抵抗減衰器１１との接続点から増幅部３０側を見込んだインピーダンスはＥとなる。

次に、並列抵抗減衰器１１によりインピーダンスが等リアクタンス円上で変換され、並列抵抗減衰器１１と並列容量４の接続点から増幅部側を見込んだインピーダンスはＦとなる。次に、並列容量４によってインピーダンスは等コンダクタンス円上で変換されＧとなる。さらに直列容量１によって等抵抗円上でインピーダンスが変換され、最終的にＤにおいては規格化インピーダンス、すなわち５０Ωに変換される。

今、Ａが２−ｊ７Ωであるような増幅部３０に対して、直列容量１として６ｐＦ、並列容量４として２．４ｐＦ、合成抵抗Ｒｐとして１０Ω、インダクタ５として２．４ｎＨを実装したところ、Ｗ−ＣＤＭＡの帯域の中心周波数である１．９５ＧＨｚにおいて５０Ω整合が得られた。

本実施例において、直列に接続されたインダクタ５と並列抵抗減衰器１１は、その配置を入れ替えて図１１に示す構成にしても、全く同じ素子値で５０Ω整合を実現できる。

また、本実施例においても電圧の分圧比に関しては前述した（式１０）が適用可能である。

本実施例の整合回路は、図４に示した実施例２と形式が異なるために帯域特性が異なり、本実施例の構成の方が帯域が広いという効果がある。具体的には、１．９５ＧＨｚを中心とする増幅器において、実施例２の構成では、利得ピークから１ｄＢ利得が低下する周波数帯域幅で８０ＭＨｚの帯域が得られるのに対して、本実施例では２１０ＭＨｚ帯域となった。

さらに、本実施例の構成では減衰器１１の信号入力端子ＩＮが直列容量１、ならびに並列容量４により接地及び入力端子と遮断されているので、実施例２に示した図８の構成で必要とされた直列容量１４は必要ない。

図１２は、本発明に係る高周波電力増幅器の第４の実施例を示す回路図である。本実施例は図１１に相当する回路の内トランジスタと並列抵抗減衰器に相当する素子を集積化した素子の模式図である。図１２において、１０１はトランジスタのエミッタ電極、１０２はベース電極、１０３はコレクタ電極であり、３フィンガのトランジスタを示している。

１０４は３個のエミッタ電極間を接続してチップ外の接地電位に接続するためのエミッタ配線、１０５は３個のベース電極間を接続してチップ上の抵抗に接続するためのベース配線、１０６は３個のコレクタ電極間を接続し、チップ外の電源電位に接続するためのコレクタ配線、１１２は抵抗値が大きな温度依存性を有する薄膜抵抗素子、１０７はＲＦ入力端子である。

１１２の抵抗の製造方法は、以下の通りである。
まず、通常の集積回路作製工程のうち、抵抗膜形成工程において、通常の抵抗膜を形成後、サーミスタ膜形成工程を実施した。サーミスタ膜は、Ｍｎ_１．３Ｃｏ_１．３Ｃｕ_０．６Ｏ_４の組成を有する材料を７０％、ＲｕＯ_２を３０％含むターゲットを用いて、酸素雰囲気中でスパッタリングにより堆積した。

次に、膜は通常のフォトリソグラフィーとイオンミリングにより所望の形状に加工して２層重ねの抵抗体とした。抵抗体全体を保護絶縁膜で覆った後に、通常のフォトリソグラフィーとドライエッチングによりコンタクト部分の保護絶縁膜を除去し、その上から配線層を被着して抵抗体へのコンタクトを形成した。この積層した抵抗素子１１２の寸法は、幅３００μｍ、長さ５０μｍとなった。

本実施例では、実施例１〜３で個別の部品として実装する必要のあったサーミスタ１１０と抵抗１１１の２個の素子を積層して形成することにより一個の部品とした。さらに、増幅素子と同じ半導体基板上にその部品を半導体製造工程で作製することにより、２個のチップ部品を用いる場合と比較して１／２０以下の面積で形成することを可能にした。

また、基板上部品実装領域として、寸法０．６ｍｍ×０．３ｍｍのチップ部品２個と、その周囲０．１ｍｍの部品配置不可能領域とを含めて０．８ｍｍ×１．０ｍｍだけ減らすことができ、増幅器領域の小型化が可能となった。

図１３に本発明に係る高周波電力増幅器の第５の実施例を示す回路図である。本実施例は、図１に示した回路のうち、増幅部３０の回路を構成するトランジスタのバイアス回路に、温度補償回路を用いた構成である。

図１３において、１２および２２はそれぞれ初段及び２段目のトランジスタ、２５は出力整合回路、２４は段間結合キャパシタ、２３は第２段のコレクタ電源端子、５０１は初段バイアス抵抗、５０２は初段バイアス電流供給用エミッタフォロワトランジスタ、５０３は初段バイアス電流を決定するカレントミラートランジスタ、５０４は初段バイアス回路の高周波信号分離用インダクタ、５０５は初段バイアス制御端子、５０６は初段バイアス電源端子、６０１は第２段バイアス抵抗、６０２は第２段バイアス電流供給用エミッタフォロワトランジスタ、６０３は第２段バイアス電流を決定するカレントミラートランジスタ、６０４は第２段バイアス回路の高周波信号分離用インダクタ、６０５は２段バイアス制御端子、６０６は第２段バイアス電源端子である。

本実施例のバイアス回路はいわゆるカレントミラー型の構成として、トランジスタ５０３に流れる電流に比例した電流がトランジスタ１２に、トランジスタ６０３に流れる電流に比例した電流がトランジスタ２２に流れ、その比例係数はそれぞれ、トランジスタ５０３とトランジスタ１２のエミッタ面積比、トランジスタ６０３とトランジスタ２２のエミッタ面積比となる。本実施例では、それぞれのトランジスタの電流増幅率がすべて１００となるように設計し、トランジスタ５０３と６０３のエミッタ面積を５０μｍ^２とし、トランジスタ１２のエミッタ面積を１０００μｍ^２、トランジスタ２２のエミッタ面積を４０００μｍ^２とした。

また、抵抗５０１および６０１を１０００Ωとし、バイアス端子５０５および６０５には各々室温で１ｍＡの電流が流れ込むように電圧を設定した。このとき、エミッタフォロワトランジスタ５０２および６０２のベースには、トランジスタ１２及び２２の１／１００００（電流増幅率の自乗分の１）の電流しか流れないので、トランジスタ５０３および６０３にはそれぞれほぼ１ｍＡの電流が流れ、トランジスタ１２および２２には２０ｍＡおよび８０ｍＡの電流が流れる。

素子温度が変化したときにトランジスタの接合電圧は、ほぼ−１．３ｍＶ／ｄｅｇ．の温度依存性を示すが、抵抗５０１及び６０１の電圧降下１Ｖ（＝１ｍＡ×１０００Ω）と比較してその接合電圧変化が小さいので、抵抗を流れる電流はほぼ一定となり、従ってトランジスタ１２及び２２を流れる電流も温度によらずほぼ一定となる。増幅器の利得はバイアス電流に依存して電流が大きいほど利得が増大するので、高温でバイアス電流を増加させることにより利得の温度依存性を補償することができる。

一方、線形増幅器の線形性はバイアス電流に依存し、高い増幅器効率と線形性を両立させることのできるバイアス電流範囲は狭い。本発明者らの実験により、バイアス電流に温度依存性を持たせて利得の温度依存性を補償した場合には高温で線形性が劣化することが分かった。具体的には、Ｗ−ＣＤＭＡ用増幅器において６０℃以上の温度で歪が増大し、線形性の規格を外れることが明らかとなった。

並列抵抗減衰器１１を初段に用いた高周波電力増幅器において、本実施例の利得の温度補償を行い、バイアス電流をほぼ一定に保つことによりこの問題は解決され、利得±１ｄＢを保ったまま全温度範囲で歪が規格内に収まった。

本実施例の構成を、図１４および図１５を用いて説明する。図１４は実施例２の高周波電力増幅器と同様に、サーミスタ１１０と通常の抵抗との並列抵抗からなる減衰器１１と入力端子ＲＦｉｎとの間に直列容量１を設け、減衰器１１と増幅段との間に並列接続されたインダクタ２を設けた、２段増幅器構成の高周波電力増幅器を１個のパッケージに構成した高周波電力増幅器モジュールの斜視図であり、図１５はその回路図である。

図１５において、参照符号２３１及び２３２は各々初段及び終段のベースバイアス電圧供給用ＲＦ信号アイソレーションインダクタ、２４１及び２６１は各々初段及び終段の電源用チョークインダクタ、２４２及び２６２は電源電圧安定化用バイパスコンデンサ、２８５及び２８６は出力整合用伝送線路であり、２８０、２８１及び２８３は出力整合用キャパシタ、１００は初段増幅トランジスタ、２００は最終段増幅トランジスタ、２０２は前記増幅用トランジスタならびに入力結合容量３及び段間整合容量２５１を集積化したＭＭＩＣ（Microwave Monolithic IC）、ＲＦｉｎはＲＦ信号入力端子、ＲＦｏｕｔはＲＦ信号出力端子、Ｖｂｂ１及びＶｂｂ２は各々初段及び終段のベースバイアス端子、Ｖｃｃは電源端子である。

図１４に示すように、ＭＭＩＣ２０２に集積化した伝送線路以外の回路素子については、チップ部品の形で多層セラミック基板２０４上に搭載し、伝送線路については基板上の伝送線路として形成して、高周波電力増幅器モジュールを構成した。チップ部品はすべて０．６×０．３ｍｍのいわゆる０６０３部品を用い、増幅用ＭＭＩＣ２０２の寸法は０．７ｍｍ角、モジュール基板は５層アルミナセラミクス、基板厚さは０．５ｍｍ、基板寸法は４ｍｍ角である。前記図１４に示していない樹脂封止を含んだモジュール寸法は、４×４×１．４ｍｍである。

本実施例の特徴は、サーミスタ１１０と抵抗１１１からなる並列抵抗減衰器１１をチップ部品で構成することにより、占有面積１ｍｍ^２以下で実現し、さらに直流遮断容量３と段間整合容量２５１とをＭＭＩＣ２０２に集積化することでチップ部品数を削減して、利得と線形性の温度依存性が小さい高周波電力増幅器モジュールを、４×４×１．４ｍｍ^３という小さな容積で構成したことである。

本モジュールの利得の温度依存性は、実施例１と同様に、サーミスタの温度依存性定数Ｂとして２８５０、Ｒｔ＝Ｒｎ＝２５Ω、合成抵抗Ｒｐ＝１２．５Ω、Ｒｉｎ＝３７．５Ωを選び、温度特性補償型増幅器を構成したところ、設計どおり利得偏差±１ｄＢと雑音指数劣化２ｄＢ以下とを同時に実現できた。

上記のように、本実施例の構成によれば、小型で利得の温度依存性の小さい高周波電力増幅器を提供できる。なお、本実施例では実施例２の回路をモジュールとしたが、実施例３の回路については、ＭＭＩＣ２０２の外部に必要とする素子数が変わらないためチップ部品数は変わらない。チップ部品の占有する面積が変わらないので、同一の容積でモジュール化することが可能であることはいうまでもない。

また、本実施例では基板材料としてアルミナセラミクスを用いたが、上記説明において明らかなように、基板はチップ部品を搭載し、増幅器を構成するために必要な配線を提供することと、出力整合回路に用いられる伝送線路を形成するために用いている。したがって、これらの機能を果たす基板であれば、樹脂基板、樹脂多層基板等を用いても同様のモジュールが構成可能であるのは勿論である。その場合、上記伝送線路の損失が電力増幅器としての効率を劣化させるので、伝送線路の損失を決定する伝送線路材料、ならびに伝送線路を構成する基板材料の誘電正接が小さいことが望ましい。

図１６は、実施例２の回路を実施例６と同様に１個のパッケージに構成した高周波電力増幅モジュールの斜視図であり、図１７はその回路図である。図１５においてＭＭＩＣ２０２の外側にあった抵抗１１１及びサーミスタ１１０を、本実施例ではＭＭＩＣ２０３に集積化した。そのため、ＭＭＩＣ２０３の寸法は０．７×０．９ｍｍと増大したが、基板２０４に搭載する部品を２個削減した。本実施例では、さらに、チョークインダクタ２４１を基板内層の線路で実現し、また、電源電圧安定化用バイパスコンデンサ２４２を省略することにより、さらにチップ部品を２個削減した。そのためにモジュール寸法を４×３ｍｍまで小型化することができた。

上記のように本実施例によれば、いっそう小型でかつ利得の温度依存性が小さい高周波電力増幅器を提供できる

図１８は、本実施例の回路構成図である。図１８において、参照符号７４１はバイアス回路の電源電圧安定化用バイパスコンデンサ、２０５は温度補償バイアス回路を集積化した増幅用ＭＭＩＣである。５０１〜５０３、５０５、６０１〜６０３および６０５は実施例５の図１３に示したものと同じ回路素子であり、同じ参照符号を付してある。それ以外の回路素子は、実施例６の図１４および図１５で示したものと同じ回路素子であり、実施例６と同じ参照符号を付してある。

本実施例は、実施例６において、ベースバイアス回路として実施例５のカレントミラー型のバイアス構成の温度特性補償回路を適用し、その回路をＭＭＩＣ２０５に集積化した構成である。バイアス回路をＭＭＩＣ２０５に集積化したことにより、ＭＭＩＣ２０５のチップの大きさは０．８×０．７ｍｍと実施例６よりも増大したが、素子の配置を最適化することにより、樹脂封止を含んだモジュール寸法は、実施例６と同じく４×４×１．４ｍｍに収めることができた。

本実施例によれば、温度補償バイアス回路の効果により、実施例５と同様に、初段バイアス制御端子５０５、２段バイアス制御端子６０５に与える電圧を一定にしたまま回路のアイドリング電流を温度に依存せずにほぼ一定に保つことが可能である。その結果、線形性の温度変動を小さくするための外部からの高周波電力増幅器モジュールへのバイアス制御を簡略にすることができた。

また、実施例６と同様の４×４×１．４ｍｍ^３という小さな容積で高周波電力増幅器モジュールを構成できた。さらに、サーミスタ１１０と抵抗１１１からなる並列抵抗減衰器の効果により、利得の温度依存性を小さくすることができた。

すなわち、本実施例の構成によれば、小型でかつ利得の温度依存性が小さく、さらにアイドリング電流の温度依存性も小さい高周波電力増幅器モジュールを提供できる。

実施例７におけるＭＭＩＣの回路構成を、図１９に示すように変更して３段増幅器を構成した。図１９において、参照符号１５０は２段目の増幅素子、２５２は２−３段間の整合容量、Ｖｂｂ１，Ｖｂｂ２，Ｖｂｂ３は各々初段、２段、終段のベースバイアス端子、２３３は２段目のベースバイアス電圧供給用ＲＦ信号アイソレーションインダクタ、２５３は２段目の電源用チョークインダクタであり、それ以外の回路素子とその参照符号は実施例７と同様である。これにより、ＭＭＩＣチップ２０３の寸法は０．９×０．８ｍｍと増大したが、以下に述べる利点が得られた。

３段アンプとすることにより、増幅器の利得が増加し、実施例７の２段増幅器では２５ｄＢであった利得が、本実施例では最大３５ｄＢ程度まで実現可能となった。これにより前段増幅器の出力を最大１０ｄＢ低減することが可能になったため、前段増幅器の歪を著しく減少させることが可能となった。実施例７の増幅器モジュールを用いた場合の前段増幅器の歪は、Ｗ−ＣＤＭＡ信号の隣接チャネル漏洩電力（ＡＣＰＲ）の３ＧＰＰ規格が−３３ｄＢｃであるのに対して、−４０ｄＢｃであり、設計上の余裕が十分でなかった。

一方、本実施例の３段電力増幅器においては前段増幅器出力を１０ｄＢ下げても同一の出力電力が得られるので、前段増幅器を、より線形性の良好な出力領域での使用を可能とし、ＡＣＰＲで−４５ｄＢｃが得られて、３ＧＰＰ規格に対して十分な余裕をとることが可能となった。

本実施例の構成に拠れば、小型／高利得でかつ利得の温度依存性が小さい高周波電力増幅器を提供できる。

本発明に係る高周波電力増幅器の第１の実施例を示す回路図。 図１に示した増幅器の利得偏差の温度依存性の図。 図２に示した利得偏差の温度依存性の数表。 本発明に係る高周波電力増幅器の第２の実施例を示す回路図。 図４の入力整合回路の入力整合を示すスミスチャート。 図４の増幅器の雑音の直列抵抗依存性を示す図。 実施例２の増幅器の変形例を示す回路図。 図７の初段増幅部の入力部分と整合回路を示す回路図。 本発明に係る高周波電力増幅器の第３の実施例を示す回路図。 図９の入力整合回路の入力整合を示すスミスチャート。 実施例３の増幅器の変形例を示す回路図。 本発明に係る高周波電力増幅器の第４の実施例を示す回路図。 本発明に係る高周波電力増幅器の第５の実施例を示す回路図。 本発明に係る高周波電力増幅器の第６の実施例である高周波電力増幅器モジュールの斜視図。 図１４に示した高周波電力増幅器モジュールの回路図。 本発明に係る高周波電力増幅器の第７の実施例である高周波電力増幅器モジュールの斜視図。 図１６に示した高周波電力増幅器モジュールの回路図。 本発明に係る高周波電力増幅器の第８の実施例を示す回路図。 本発明に係る高周波電力増幅器の第９の実施例を示すＭＭＩＣの回路構成図。

符号の説明

１…直列入力容量、２…並列インダクタ、３…直列結合容量、４…並列容量、５…直列インダクタ、１０…初段増幅器、１１…並列抵抗減衰器、１２，２２…トランジスタ、１３，２３…コレクタ電源端子、１４…直流信号遮断キャパシタ、１５，２５…段間整合回路、２０…第２段増幅器、３０…増幅部、１００…初段増幅トランジスタ、１１０…負温度係数サーミスタ、１１１…抵抗、２００…最終段増幅トランジスタ、２０２，２０３…ＭＭＩＣ、２０４…多層セラミック基板、２０５…ＭＭＩＣ、２３１，２３２，２３３…ベースバイアス電圧供給用ＲＦ信号アイソレーションインダクタ、２４１，２６１…電源用チョークインダクタ、２４２，２６２…電源電圧安定化用バイパスコンデンサ、２８０，２８１，２８３…出力整合用キャパシタ、２８５，２８６…出力整合用伝送線路、ＲＦｉｎ…ＲＦ信号入力端子、ＲＦｏｕｔ…ＲＦ信号出力端子、Ｖｂｂ１、Ｖｂｂ２、Ｖｂｂ３…ベースバイアス端子、Ｖｃｃ…電源端子。

Claims (16)

1. 増幅部と、
   抵抗値が温度に強く依存する第１抵抗と通常の抵抗である第２抵抗との並列回路とを具備して成り、
   前記並列回路は、抵抗の温度変化による損失が前記増幅部の利得の温度依存性（ΔＰＧ）の一部を打ち消す方向の温度変化ΔＧ＝ΔＰＧ×Ｋ（Ｋは、−１＜Ｋ＜０）を有し、
   入力インピーダンスの実数部Ｒｉｎが５０Ωより小さくなるよう前記増幅部の入力側の信号経路に直列に前記並列回路が設けられ、
   前記並列回路の合成抵抗Ｒｐの最小値をＲｐｍｉｎ、最大値をＲｐｍａｘとしたときに、（Ｒｐｍｉｎ＋Ｒｉｎ）／５０＞２／３、または（Ｒｐｍａｘ＋Ｒｉｎ）／５０＜１．５となるように構成されることを特徴とする高周波電力増幅器。
2. 請求項１において
   前記合成抵抗Ｒｐの室温における値が１９Ω以下であり、室温から前記増幅部の使用最低温度までの前記合成抵抗Ｒｐの変化量が３１Ω以下であることを特徴とする高周波電力増幅器。
3. 利得の温度依存性を有する増幅部と、
   抵抗値が温度に強く依存する第１抵抗と通常の抵抗である第２抵抗との並列回路と、
   入力端子と前記並列回路との間に信号経路に直列に接続された第１キャパシタと、
   前記並列抵抗回路と前記増幅部との間に信号経路に並列に接続された第１インダクタとを有して成り、
   前記並列回路の抵抗の温度変化による損失が前記増幅部の利得の温度依存性（ΔＰＧ）の一部を打ち消す方向の温度変化（ΔＧ＝ΔＰＧ×Ｋ：−１＜Ｋ＜０）を有することを特徴とする高周波電力増幅器。
4. 請求項３において、
   前記第１キャパシタに代えて第２インダクタに、
   前記第１インダクタに代えて第２キャパシタに、それぞれ置き換えたことを特徴とする高周波電力増幅器。
5. 利得の温度依存性を有する増幅部と、
   抵抗値が温度に強く依存する第１抵抗と通常の抵抗である第２抵抗との並列回路と、
   入力整合用の素子とを含んで成り、
   前記並列回路の温度変化による損失が前記増幅部の利得の温度依存性（ΔＰＧ）の一部を打ち消すような温度変化（ΔＧ＝ΔＰＧ×Ｋ：−１＜Ｋ＜０）を有して成り、
   前記増幅部を構成する増幅素子であるトランジスタのバイアス電流が温度変化に対して実質的に一定であることを特徴とする高周波電力増幅器。
6. 請求項１乃至５のいずれかに記載の高周波電力増幅器において、
   前記第１抵抗は、前記増幅部を構成する増幅素子と同じ半導体基板上に形成された抵抗であることを特徴とする高周波電力増幅器。
7. 請求項３において、
   前記増幅部は初段増幅素子と、第２キャパシタを介して初段増幅素子と接続された終段の増幅素子とで構成され、
   前記初段増幅素子の入力と前記並列回路とが第３キャパシタを介して接続され、
   前記初段および終段の増幅素子にそれぞれ接続された第１および第２バイアス電圧供給用ＲＦ信号アイソレーションインダクタと、
   前記初段および終段の増幅素子に接続された第１および第２電源用チョークインダクタと、
   出力整合用伝送線路及び出力整合用キャパシタとを具備し、
   前記第２及び第３キャパシタと前記初段及び終段増幅素子とは第１ＭＭＩＣに集積化され、
   前記第１ＭＭＩＣ以外の回路部品はチップ部品の形で多層セラミクス基板上に、前記第１ＭＭＩＣと共に搭載されて１個のパッケージにモジュールとして構成されることを特徴とする高周波電力増幅器。
8. 請求項７において、
   前記並列回路が前記第１ＭＭＩＣ内に集積化され、
   前記初段電源用チョークインダクタが前記多層セラミクス基板内層の線路で形成されて成ることを特徴とする高周波電力増幅器。
9. 請求項７において、
   カレントミラー型のバイアス構成の温度特性補償回路を、前記増幅部の増幅素子のバイアス回路に用いると共に前記第１ＭＭＩＣ内に集積化されて成ることを特徴とする高周波電力増幅器。
10. 請求項３において、
    前記増幅部は、初段増幅素子と、第２キャパシタを介して初段増幅素子と接続された２段目増幅素子と、第４キャパシタを介して前記２段目増幅素子と接続された終段の増幅素子とで構成され、
    前記初段増幅素子の入力と前記並列回路とが第３キャパシタを介して接続され、
    前記初段、２段目、および終段の増幅素子にそれぞれ接続された第１、第２および第３バイアス電圧供給用ＲＦ信号アイソレーションインダクタと、
    前記初段、２段目および終段の増幅素子にそれぞれ接続された第１、第２および第３電源用チョークインダクタと、
    出力整合用伝送線路及び出力整合用キャパシタとを具備し、
    前記第２、第３および第４キャパシタと前記初段、２段目および終段増幅素子とは第２ＭＭＩＣに集積化され、
    前記第２ＭＭＩＣ以外の回路部品はチップ部品の形で多層セラミクス基板上に、前記第２ＭＭＩＣと共に搭載されて１個のパッケージにモジュールとして構成されることを特徴とする高周波電力増幅器。
11. 請求項９において、
    前記並列回路が前記第２ＭＭＩＣ内に集積化され、
    前記初段電源用チョークインダクタが前記多層セラミクス基板内層の線路で形成されて成ることを特徴とする高周波電力増幅器。
12. 請求項１において、
    前記第１抵抗はサーミスタであることを特徴とする高周波電力増幅器。
13. 請求項７において、
    前記初段および終段増幅素子はバイポーラトランジスタであり、
    前記第１および第２バイアス電圧供給用ＲＦ信号アイソレーションインダクタはベースバイアス電圧供給用ＲＦ信号アイソレーションインダクタであることを特徴とする高周波電力増幅器。
14. 請求項７において、
    前記第１および第２電源用チョークインダクタに、電源電圧安定化用バイパスコンデンサが接続されて成ることを特徴とする高周波電力増幅器。
15. 請求項１０において、
    前記初段、２段目および終段増幅素子はバイポーラトランジスタであり、
    前記第１、第２および第３バイアス電圧供給用ＲＦ信号アイソレーションインダクタはベースバイアス電圧供給用ＲＦ信号アイソレーションインダクタであることを特徴とする高周波電力増幅器。
16. 請求項１０において、
    前記第１、第２および第３電源用チョークインダクタに、電源電圧安定化用バイパスコンデンサが接続されてなることを特徴とする高周波電力増幅器。
    

Images