JP2022114015A - 受信器、システムおよび受信器の動作方法 - Google Patents

受信器、システムおよび受信器の動作方法 Download PDF

Info

Publication number
JP2022114015A
JP2022114015A JP2021010098A JP2021010098A JP2022114015A JP 2022114015 A JP2022114015 A JP 2022114015A JP 2021010098 A JP2021010098 A JP 2021010098A JP 2021010098 A JP2021010098 A JP 2021010098A JP 2022114015 A JP2022114015 A JP 2022114015A
Authority
JP
Japan
Prior art keywords
circuit
input power
antenna
power
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021010098A
Other languages
English (en)
Inventor
徹也 丸山
Tetsuya Maruyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Memory Solution Ltd
Original Assignee
Fujitsu Semiconductor Memory Solution Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Memory Solution Ltd filed Critical Fujitsu Semiconductor Memory Solution Ltd
Priority to JP2021010098A priority Critical patent/JP2022114015A/ja
Priority to US17/543,959 priority patent/US11876500B2/en
Priority to CN202111591865.6A priority patent/CN114792103A/zh
Publication of JP2022114015A publication Critical patent/JP2022114015A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/10—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation
    • G06K7/10009—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation sensing by radiation using wavelengths larger than 0.1 mm, e.g. radio-waves or microwaves
    • G06K7/10316—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation sensing by radiation using wavelengths larger than 0.1 mm, e.g. radio-waves or microwaves using at least one antenna particularly designed for interrogating the wireless record carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/48—Networks for connecting several sources or loads, working on the same frequency or frequency band, to a common load or source
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse

Abstract

【課題】アンテナを介して受信する無線信号を複数の電力に変換する受信器において、複数の電力の電力効率をそれぞれ最適にする。【解決手段】受信器は、アンテナで受信する無線信号に応じて前記アンテナから入力されるアンテナ入力電力を分岐点を介して受信し、受信した前記アンテナ入力電力の一部を第１入力電力として第１回路に入力し、前記アンテナ入力電力が大きくなるにしたがいインピーダンスが下がる第１整合回路と、前記アンテナ入力電力を前記分岐点を介して受信し、受信した前記アンテナ入力電力の別の一部を第２入力電力として第２回路に入力し、前記アンテナ入力電力が大きくなるにしたがいインピーダンスが上がる第２整合回路と、を有する。【選択図】図１

Description

本発明は、受信器、システムおよび受信器の動作方法に関する。
ＲＦＩＤ（Radio Frequency IDentification）システムと送信電力が大きいセルラーシステムとを含む無線通信機器が知られている。ＲＦＩＤシステムとセルラーシステムとの周波数帯域が同じ場合、セルラーシステムからの送信信号を受信するＲＦＩＤシステムの無線部が送信信号により駆動され、不要輻射を大きくしてしまう。そこで、セルラーシステムの送信信号を受信したときに共振周波数を周波数帯域外に変化させる共振回路が、無線部の給電回路に設けられる（例えば、特許文献１参照）。また、交互配置された整流器または整合器を有する無線電力受信器が知られている（例えば、特許文献２、３参照）。
特開２０１５－３９２３５号公報 特表２０１９－５３０３９５号公報 特開２０１９－４７２０５号公報
ＲＦＩＤタグ等では、アンテナを介して受信する無線信号を複数の電力に変換して、複数種の内部回路をそれぞれ動作させる場合がある。しかしながら、複数の電力のアンテナ入力電力に対する電力効率をそれぞれ最適化する手法は、提案されていない。例えば、複数の電力の電力効率に差がある場合、電力効率が低い側において、対応する内部回路を動作させる電力を受信できる通信距離が短くなってしまう。
１つの側面では、本発明は、アンテナを介して受信する無線信号を複数の電力に変換する受信器において、複数の電力の電力効率をそれぞれ最適にすることを目的とする。
一つの観点によれば、受信器は、アンテナで受信する無線信号に応じて前記アンテナから入力されるアンテナ入力電力を分岐点を介して受信し、受信した前記アンテナ入力電力の一部を第１入力電力として第１回路に入力し、前記アンテナ入力電力が大きくなるにしたがいインピーダンスが下がる第１整合回路と、前記アンテナ入力電力を前記分岐点を介して受信し、受信した前記アンテナ入力電力の別の一部を第２入力電力として第２回路に入力し、前記アンテナ入力電力が大きくなるにしたがいインピーダンスが上がる第２整合回路と、を有する。
１つの側面では、本発明は、アンテナを介して受信する無線信号を複数の電力に変換する受信器において、複数の電力の電力効率をそれぞれ最適にすることができる。
一実施形態における受信器を含むシステムの一例を示すブロック図である。 図１の受信器のインピーダンス特性および電力特性の一例を示す図である。 別の実施形態における受信器を含むシステムの一例を示すブロック図である。 図３のＲＰ２、ＲＰ３の電力特性およびスミスチャートの一例を示す図である。 図３のＰ２Ｌ、Ｐ３Ｌの電力特性および電力効率と、Ｚ２Ｌ、Ｚ３Ｌのスミスチャートの一例を示す図である。 図３のＺ２、Ｚ３、Ｚ２３、Ｚ１のスミスチャートの一例を示す図である。 他の受信器を含むシステムの一例を示すブロック図である。 図７のＰ２Ｌ、Ｐ３Ｌの電力特性および電力効率と、Ｚ２Ｌ、Ｚ３Ｌのスミスチャートの一例を示す図である。 図７のＺ２、Ｚ３、Ｚ２３、Ｚ１のスミスチャートの一例を示す図である。 他の受信器を含むシステムの別の例を示すブロック図である。 図１０のＲＰ２、ＲＰ３の電力特性およびスミスチャートの一例を示す図である。 図１０のＰ２Ｌ、Ｐ３Ｌの電力特性および電力効率と、Ｚ２Ｌ、Ｚ３Ｌのスミスチャートの一例を示す図である。 図１０のＺ２、Ｚ３、Ｚ２３、Ｚ１のスミスチャートの一例を示す図である。
以下、図面を用いて実施形態が説明される。
図１は、一実施形態における受信器を含むシステムの一例を示す。図１に示すシステム１００は、アンテナ１、受信器２および回路部３を有する。回路部３は、第１回路３ａおよび第２回路３ｂを有し、例えば、ＬＳＩ（Large-Scale Integration）に搭載される。アンテナ１と受信器２とは導線を介して接続され、受信器２と第１回路３ａおよび第２回路３ｂとは、それぞれ導線を介して接続される。例えば、受信器２および回路部３は、システム１００の筐体に収納される配線基板に搭載される。アンテナ１は、配線基板に内蔵されてもよく、配線基板に搭載されてもよい。アンテナ１を配線基板に内蔵することで、システム１００を小型化することができる。
特に限定されないが、例えば、システム１００は、ＲＦＩＤ（Radio Frequency IDentification）タグである。第１回路３ａおよび第２回路３ｂを含む回路部３は、ＲＦＩＤ用のＬＳＩチップに搭載される。
アンテナ１は、ＲＦＩＤタグ用のリーダ／ライタ等から送信される高周波の無線信号ＲＦを受信し、受信した無線信号ＲＦに応じたアンテナ入力電力ＰＩＮを受信器２に出力する。受信器２は、分岐点ＢＮを介してアンテナ１に並列に接続される第１整合回路２ａおよび第２整合回路２ｂを有する。
第１整合回路２ａは、遅延要素を含み、インピーダンス整合を行う機能を有する。第１整合回路２ａは、分岐点ＢＮを介して入力されるアンテナ入力電力ＰＩＮの一部を第１入力電力ＰＩＮ１（高周波の第１入力信号ＩＮ１）として第１回路３ａに入力する。第１回路３ａは、第１入力電力ＰＩＮ１を受けて動作する。第１整合回路２ａは、π型回路、Ｔ型回路または分布定数回路を含み、アンテナ入力電力ＰＩＮが大きくなるにしたがいインピーダンスが下がるように設計される。
第２整合回路２ｂは、遅延要素を含み、インピーダンス整合を行う機能を有する。第２整合回路２ｂは、分岐点ＢＮを介して入力されるアンテナ入力電力ＰＩＮの別の一部を第２入力電力ＰＩＮ２（高周波の第２入力信号ＩＮ２）として第２回路３ｂに入力する。第２回路３ｂは、第２入力電力ＰＩＮ２を受けて動作する。第２整合回路２ｂは、π型回路、Ｔ型回路または分布定数回路を含み、アンテナ入力電力ＰＩＮが大きくなるにしたがいインピーダンスが上がるように設計される。
第１整合回路２ａの遅延要素の遅延量と、第２整合回路２ｂの遅延要素の遅延量とは、互いに異なる。これにより、第１入力信号ＩＮ１と第２入力信号ＩＮ２との位相は、互いにずれる。例えば、第１整合回路２ａの遅延要素の遅延量は、０°に設定され、第２整合回路２ｂの遅延要素の遅延量は、＋９０°または＋４５°に設定される。すなわち、第２入力信号ＩＮ２の位相は、第１入力信号ＩＮ１の位相に比べて、例えば、９０°または４５°遅れる。ここで、遅延量は、アンテナ１で受信する無線信号ＲＦの位相で示される。例えば、第１整合回路２ａおよび第２整合回路２ｂの遅延要素の遅延量は、無線信号ＲＦの１周期より小さい。
なお、第１整合回路２ａの遅延要素の遅延量が０°に設定され、第２整合回路２ｂの遅延要素の遅延量が－９０°または－４５°に設定されてもよい。また、第１整合回路２ａの遅延要素の遅延量が－４５°に設定され、第２整合回路２ｂの遅延要素の遅延量が＋４５°に設定されてもよい。さらに、第１整合回路２ａの遅延要素の遅延量が＋４５°に設定され、第２整合回路２ｂの遅延要素の遅延量が－４５°に設定されてもよい。
第１整合回路２ａと第２整合回路２ｂとの遅延要素の遅延量は、アンテナ１のインピーダンスと第１回路３ａ側および第２回路３ｂ側のインピーダンスの周波数特性などを考慮して、所定の通信特性が得られる値に設定される。この際、第１整合回路２ａと第２整合回路２ｂとの遅延要素の遅延量は、第１整合回路２ａおよび第２整合回路２ｂの簡略化を考慮して設定されてもよい。
図２は、図１の受信器２のインピーダンス特性および電力特性の一例を示す。すなわち、図２は、受信器２の動作方法の一例を示す。図２の左側のインピーダンス特性に示すように、分岐点ＢＮからＬＳＩ側を見た第１整合回路２ａのインピーダンスは、アンテナ入力電力ＰＩＮにほぼ反比例する。分岐点ＢＮからＬＳＩ側を見た第２整合回路２ｂのインピーダンスは、アンテナ入力電力ＰＩＮにほぼ比例する。すなわち、第１整合回路２ａのインピーダンスは、アンテナ入力電力ＰＩＮが大きくなるにしたがい下がり、第２整合回路２ｂのインピーダンスは、アンテナ入力電力ＰＩＮが大きくなるにしたがい上がる。
アンテナ入力電力ＰＩＮが小さいとき、第１整合回路２ａのインピーダンスが高く、第２整合回路２ｂのインピーダンスが低いため、アンテナ入力電力ＰＩＮの大半が第２入力電力ＰＩＮ２として第２回路３ｂに供給される（ＰＩＮ１＜ＰＩＮ２）。また、アンテナ入力電力ＰＩＮが大きいとき、第１整合回路２ａのインピーダンスが低く、第２整合回路２ｂのインピーダンスが高いため、アンテナ入力電力ＰＩＮの大半が第１入力電力ＰＩＮ１として第１回路３ａに供給される（ＰＩＮ１＞ＰＩＮ２）
これにより、図２の右側に示すように、アンテナ入力電力ＰＩＮが、電力値ＰＩＮｍｉｎ２を超えたとき、第２入力電力ＰＩＮ２が、第２回路３ｂが動作可能な最小電力ＰＩＮ２ｍｉｎを超え、第２回路３ｂは、動作を開始することができる。このとき、第１整合回路２ａのインピーダンスは高く、第１入力電力ＰＩＮ１は、第２入力電力ＰＩＮ２より低いため、第１回路３ａが動作可能な最小電力ＰＩＮ１ｍｉｎに達していない。このため、第１回路３ａは、動作しない。したがって、アンテナ入力電力ＰＩＮの大半を、第２回路３ｂの動作のために使用することができ、電力効率を向上することができる。
一方、アンテナ入力電力ＰＩＮが、電力値ＰＩＮｍｉｎ１を超えたとき、第１入力電力ＰＩＮ１が、第１回路３ａが動作可能な最小電力ＰＩＮ１ｍｉｎを超え、第１回路３ａは、動作を開始することができる。このとき、第２整合回路２ｂのインピーダンスは高く、第２入力電力ＰＩＮ２の上昇は、頭打ちになっている。このため、第２回路３ｂに余分な第２入力電力ＰＩＮ２が供給されることを抑止することができる。したがって、必要最小限の第２入力電力ＰＩＮ２を第２回路３ｂに供給し、残りの電力を第１回路３ａの動作のために使用することができ、電力効率を向上することができる。
以上、この実施形態では、アンテナ入力電力ＰＩＮに応じた第１入力電力ＰＩＮ１および第２入力電力ＰＩＮ２を、理想的な電力分配特性に近づけることができる。第１整合回路２ａおよび第２整合回路２ｂの遅延要素の遅延量（位相）を互いに相違させることで、アンテナ入力電力ＰＩＮに対する第１整合回路２ａおよび第２整合回路２ｂのインピーダンスの変化の特性を互いに逆に設定することができる。
すなわち、第１整合回路２ａのインピーダンスを、アンテナ入力電力ＰＩＮが大きくなるにしたがい下げることができ、第２整合回路２ｂのインピーダンスを、アンテナ入力電力ＰＩＮが大きくなるにしたがい上げることができる。したがって、図２で説明したように、第１回路３ａに供給される第１入力電力ＰＩＮ１と、第２回路３ｂに供給される第２入力電力ＰＩＮ２とを、アンテナ入力電力ＰＩＮに応じて適切に設定することができる。この結果、アンテナ１を介して受信する無線信号ＲＦを複数の電力に変換する受信器２において、第１入力電力ＰＩＮ１と第２入力電力ＰＩＮ２とを、アンテナ入力電力ＰＩＮの大きさに応じて適切に分配することでき、電力効率をそれぞれ最適にすることができる。
図３は、別の実施形態における受信器を含むシステムの一例を示す。図１と同様の要素については、詳細な説明は省略する。図３に示すシステム１０２は、アンテナ１０、受信器２０、ＬＳＩ３０および電子ペーパー４０を有する。電子ペーパー４０は、電子装置の一例である。
受信器２０は、バラン（平衡－不平衡変換器）２１および整合回路２２、２３、２４を有する。ＬＳＩ３０は、第１回路３１および第２回路３２を有する。特に限定されないが、例えば、システム１０２は、ＲＦＩＤバッテリーレス電子ペーパータグである。ＬＳＩ３０は、ＲＦＩＤ用のＬＳＩチップである。
受信器２０は、アンテナ１０からの無線信号ＲＦを不平衡信号として受信する。バラン２１は、アンテナ１０と整合回路２２との間に配置され、アンテナ１０から受信した不平衡信号を平衡信号に変換して整合回路２２に出力する。
整合回路２２は、バラン２１と分岐点ＢＮ＋、ＢＮ－との間に配置され、バラン２１と分岐点ＢＮとの間のインピーダンス整合を行う。例えば、整合回路２２は、π型回路として素子２２ａ、２２ｂ、２２ｃ、２２ｄを有する。素子２２ａ、２２ｂ、２２ｃ、２２ｄの少なくともいずれかは、遅延要素を含む。
整合回路２３は、分岐点ＢＮ＋、ＢＮ－とＬＳＩ３０の第１回路３１との間に配置され、分岐点ＢＮ＋、ＢＮ－と第１回路３１との間のインピーダンス整合を行う。例えば、整合回路２３は、π型回路として素子２３ａ、２３ｂ、２３ｃ、２３ｄを有する。素子２３ａ、２３ｂ、２３ｃ、２３ｄの少なくともいずれかは、遅延要素を含む。整合回路２３は、整合回路２２を介して受信するアンテナ入力電力の一部を第１入力電力として第１回路３１に出力する。なお、素子２４ｄに示すＸ印は、この実施形態では素子２４ｄが実装されないことを示す。後述する図７および図１０においても、Ｘ印を付した素子は、実装されないことを示す。
整合回路２４は、分岐点ＢＮ＋、ＢＮ－とＬＳＩ３０の第２回路３２との間に配置され、分岐点ＢＮ＋、ＢＮ－と第２回路３２との間のインピーダンス整合を行う。例えば、整合回路２４は、π型回路として素子２４ａ、２４ｂ、２４ｃ、２４ｄを有する。素子２４ａ、２４ｂ、２４ｃ、２４ｄの少なくともいずれかは、遅延要素を含む。整合回路２４は、整合回路２２を介して受信するアンテナ入力電力の別の一部を第２入力電力として第２回路３２に出力する。なお、整合回路２２、２３、２４は、
図３に示す符号Ｐ（ＰＢ、Ｐ１、Ｐ２３、Ｐ２、Ｐ３、Ｐ２Ｌ、Ｐ３Ｌ）は、電力を示す。図３に示す符号Ｚ（ＺＢ、Ｚ１、Ｚ２３、Ｚ２、Ｚ３、Ｚ２Ｌ、Ｚ３Ｌ）は、図４から図６で説明する、矢印に向けて見たときのインピーダンスを示す。電力Ｐ２Ｌ、Ｐ３ＬおよびインピーダンスＺ１、Ｚ２３、Ｚ２、Ｚ３、Ｚ２Ｌ、Ｚ３Ｌは、図５および図６で説明する。
なお、図３に示す整合回路２２、２３、２４内の素子は、一例であり、素子が追加されてもよく、素子が削除されてもよい。整合回路２２、２３、２４は、π型回路の代わりに、遅延要素を含むＴ型回路または遅延要素を含む分布定数回路を含んでもよい。整合回路２２は、第３整合回路の一例である。整合回路２３は、第１整合回路の一例である。整合回路２４は、第２整合回路の一例である。
第１回路３１は、整合回路２３から受ける第１入力電力（Ｐ２Ｌ）に応じて、電子ペーパー４０を動作させる第１電源電圧を生成する電源電圧生成回路ＰＳ１を有する。第１回路３１は、入力容量ＣＰ２および入力抵抗ＲＰ２を含む等価回路として表される。第２回路３２は、電源電圧生成回路ＰＳ２、通信回路ＲＦ－ＣＯＭ、論理回路ＬＧおよびＦＲＡＭ（登録商標）を有する。第２回路３２は入力容量ＣＰ３および入力抵抗ＲＰ３を含む等価回路として表される。
ＦＲＡＭは、電気的に書き換え可能な不揮発性メモリの一例である。電源電圧生成回路ＰＳ２は、整合回路２４から受ける第２入力電力（Ｐ３Ｌ）に応じて、通信回路ＲＦ－ＣＯＭ、論理回路ＬＧおよびＦＲＡＭを動作させる第２電源電圧を生成する。なお、通信回路ＲＦ－ＣＯＭ、論理回路ＬＧおよびＦＲＡＭで使用する第２電源電圧がそれぞれ異なる場合、電源電圧生成回路ＰＳ２は、複数種の第２電源電圧を生成する機能を有してもよい。
通信回路ＲＦ－ＣＯＭは、アンテナ１０を介して受信する無線信号ＲＦの受信処理を実施し、アンテナ１０から送信する無線信号ＲＦの送信処理を実施する。通信回路ＲＦ－ＣＯＭは、アンテナ１０で受信する無線信号ＲＦに含まれる情報であって、電子ペーパー４０に表示させる表示情報を抽出する抽出部の一例である。
論理回路ＬＧは、通信回路ＲＦ－ＣＯＭから受信する表示情報をＦＲＡＭに書き込む。論理回路ＬＧは、電子ペーパー４０を動作させる制御信号を生成し、電子ペーパー４０に表示させる表示情報をＦＲＡＭから読み出し、制御信号と表示情報とを電子ペーパー４０に出力する。また、論理回路ＬＧは、アンテナ１０から送信する送信情報を通信回路ＲＦ－ＣＯＭに出力する。論理回路ＬＧは、制御回路の一例である。
電子ペーパー４０は、電源電圧生成回路ＰＳ１から第１電源電圧を受けて動作し、論理回路ＬＧから受ける制御信号に応じて、電子ペーパー４０の表示を書き換える動作を実施する。
通信回路ＲＦ－ＣＯＭ、論理回路ＬＧおよびＦＲＡＭが動作可能な第２電源電圧の最小値は、電子ペーパー４０が動作可能な第１電源電圧の最小値より低い。このため、ＲＦＩＤタグとリーダ／ライタの距離が離れていて、アンテナ入力電力が低く、電子ペーパー４０の書き換え動作に必要な第１電源電圧が生成できないときにも、第２回路３２を動作させて、リーダ／ライタから、ＲＦＩＤタグのＥＰＣ（Electronic Product Code）を読むことができ、ＲＦＩＤタグを張り付けた物品を遠くからでも識別することができる。
なお、システム１０２は、電子ペーパー４０の代わりに他の電子装置を有してもよい。この場合にも、ＬＳＩ３０は、電子装置を動作させる第１電源電圧を第１回路３１から出力し、電子装置の動作を制御する制御信号を第２回路３２から出力する。
図４から図６は、図３の受信器２０およびＬＳＩ３０の電気的特性の一例を示す。以下では、例えば、無線信号ＲＦの周波数は９２０ＭＨｚ、電子ペーパー４０の表示を書き換える書き換え動作が可能な最小電力は＋２０ｄＢｍ、第２回路３２（通信回路ＲＦ－ＣＯＭ、論理回路ＬＧおよびＦＲＡＭ）が動作可能な最小電力は－２０ｄＢｍである。
例えば、ＬＳＩ３０の第１回路３１の入力容量ＣＰ２は、３ｐＦに設定され、ＬＳＩ３０の第２回路３２の入力容量ＣＰ３は、１ｐＦに設定される。第１回路３１の入力抵抗ＲＰ２と第２回路３２の入力抵抗ＲＰ３は、電力依存性があるため、それぞれの電力特性を図４に示す。
整合回路２２の回路定数は、素子２２ａが７．５ｎＨであり、素子２２ｂ、２２ｃが１．４ｎＨであり、素子２２ｄが３．３ｐＦである。これにより、アンテナ１０およびバラン２１側の５０Ωと、分岐点ＢＮ＋、ＢＮ－側の１００Ωとの整合と、１３．４°の遅延とが実現される。
整合回路２３の回路定数は、素子２３ａが１０ｎＨであり、素子２３ｂ、２３ｃが０Ωであり、素子２３ｄは未実装である。これにより、分岐点ＢＮ＋、ＢＮ－側の１００Ωと、第１回路３１側の１００Ω／／３ｐＦ（ＣＰ２）との整合と、０°の遅延とが実現される。
整合回路２４の回路定数は、素子２４ａが１００ｎＨであり、素子２４ｂ、２４ｃが０．６ｐＦであり、素子２４ｄが２３ｎＨである。これにより、分岐点ＢＮ＋、ＢＮ－側の１００Ωと、第２回路３２側の３．５ｋΩ／／１ｐＦ（ＣＰ３）との整合と、－９０°の遅延とが実現される。
図４は、図３の入力抵抗ＲＰ２、ＲＰ３の電力特性およびスミスチャートの一例を示す。入力抵抗ＲＰ２、ＲＰ３は、用途が異なるため、電力依存性は互いに異なり、スミスチャートは互いに異なる。
図５は、図３のＰ２Ｌ、Ｐ３Ｌの電力特性および電力効率と、Ｚ２Ｌ、Ｚ３Ｌのスミスチャートの一例を示す図である。すなわち、図５は、受信器２０の動作方法の一例を示す。Ｚ２Ｌのスミスチャートに示されるように、インピーダンスＺ２Ｌは、入力容量ＣＰ２により右下がりの特性になる。Ｚ３Ｌのスミスチャートに示されるように、インピーダンスＺ２Ｌとは用途が異なるインピーダンスＺ３Ｌは、インピーダンスＺ２Ｌと特性も異なる。
電子ペーパー４０の動作電力である電力Ｐ２Ｌの電力特性において、電子ペーパー４０の書き換え動作は、電力Ｐ２Ｌ≧＋２０ｄＢｍとなる、電力ＰＭ≧＋２０ｄＢｍで可能になり、ほぼ理論限界値で動作可能である。ここで、電力ＰＭは、アンテナ１０の最大有能電力（整合が最適な条件の場合に供給し得る最大電力）である。
第２回路３２の動作電力である電力Ｐ３Ｌの電力特性において、第２回路３２の論理回路ＬＧ等は、電力Ｐ３Ｌ≧－２０ｄＢｍとなる、電力ＰＭ≧－２０ｄＢｍで可能になり、ほぼ理論限界値で動作可能である。
これにより、Ｐ２Ｌ、Ｐ３Ｌの電力効率に示すように、第２回路３２の論理回路ＬＧ等が動作を開始する電力Ｐ３Ｌ＝－２０ｄＢｍ付近での電力Ｐ２Ｌの電力効率を０％にすることができる。したがって、アンテナ入力電力のほぼ全てを第２回路３２の論理回路ＬＧ等を動作させるために使用することができる。
また、電子ペーパー４０が動作を開始する電力Ｐ２Ｌ＝＋２０ｄＢｍ付近での電力Ｐ３Ｌの電力効率を５％以下にすることができる。したがって、アンテナ入力電力の大半を、電子ペーパー４０を動作させるために使用することができ、第２回路３２の論理回路ＬＧ等に無駄な電力Ｐ３Ｌが供給されることを抑止することができる。この結果、複数の電力状態（電子ペーパー４０の書き換え動作の＋２０ｄＢｍと、第２回路３２の－２０ｄＢｍ）のそれぞれに対して、電力効率を最適化できる。
なお、図３の整合回路２２、２３、２４の一部を融合することで、整合回路の素子数を削減することができ、受信器２０の回路規模を削減することができる。この結果、部品数の削減により、システム１０２の信頼性を向上することができ、システム１０２のコストを削減することができる。
例えば、整合回路２２の素子２２ｄ、整合回路２３の素子２３ａおよび整合回路２４の素子２４ａが未実装とされてもよい。これは、素子２２ｄ（３．３ｐＦ、＋１９．０８ｍＳ）と素子２３ａ（１００ｎＨ，－ｊ１．７３ｍＳ）と素子２４ａ（１０ｎＨ，－ｊ１７．３０ｍＳ）の並列合成アドミッタンスは、＋ｊ０．０５ｍＳ（ほぼ０）であり、特性がほぼ変わらないためである。
図６は、図３のＺ２、Ｚ３、Ｚ２３、Ｚ１のスミスチャートの一例を示す。Ｚ２のスミスチャートに示されるように、インピーダンスＺ２は、＋２０ｄＢｍのときに１００Ωに合い、かつ、電力が小さいほど高インピーダンスになるように調整される。ここで、５０Ωではなく、１００Ωに合わせている理由は、整合回路２３の回路を簡略化するためである。
Ｚ３のスミスチャートに示されるように、インピーダンスＺ３は、インピーダンス整合により、－２０ｄＢｍのときに１００Ωに合わせ、－９０°の遅延により、電力が大きいほど高インピーダンスになるように調整される。
Ｚ２３のスミスチャートに示されるように、インピーダンスＺ２３は、＋２０ｄＢｍおよび－２０ｄＢｍのときに、１００Ωに合うように調整される。Ｚ１のスミスチャートに示されるように、インピーダンスＺ１は、＋２０ｄＢｍおよび－２０ｄＢｍのときに、アンテナ１０側のインピーダンスである５０Ωに合うように調整される。
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。例えば、アンテナ入力電力に応じた電力Ｐ２Ｌ、Ｐ３Ｌを、理想的な電力分配特性に近づけることができる。整合回路２３、２４の遅延要素の遅延量（位相）を互いに相違させることで、アンテナ入力電力に対するインピーダンスＺ２Ｌ、Ｚ３Ｌの変化の特性を互いに逆に設定することができる。すなわち、インピーダンスＺ２Ｌを、アンテナ入力電力が大きくなるにしたがい下げることができ、インピーダンスＺ３Ｌを、アンテナ入力電力が大きくなるにしたがい上げることができる。
したがって、図５で説明したように、第１回路３１に供給される電力Ｐ２Ｌと、第２回路３２に供給される電力Ｐ３Ｌとを、アンテナ入力電力に応じて適切に設定することができる。この結果、アンテナ１０を介して受信する無線信号ＲＦを複数の電力に変換する受信器２０において、電力Ｐ２Ｌ、Ｐ３Ｌを、アンテナ入力電力の大きさに応じて適切に分配することでき、電力効率をそれぞれ最適にすることができる。
整合回路２３を動作させる電力Ｐ２Ｌの最小電力（＋２０ｄＢｍ）を得るための最大有能電力ＰＭを従来に比べて小さくすることができる。このため、例えば、システム１０２（ＲＦＩＤタグ）が店舗の商品棚または商品に取り付けられる場合、ＥＰＣを読むことで商品を識別することができるリーダ／ライタと、システム１０２との距離を、従来に比べて長くすることができる（例えば、３倍から１０倍）。
この結果、リーダ／ライタに情報を送信可能なシステム１０２の数を増やすことができる。なお、システム１０２は、電子ペーパー４０の代わりに他の電子装置を有してもよい。
図７は、他の受信器を含むシステムの一例を示す。図３と同じ要素については同じ符号を付し、詳細な説明は省略する。図７に示すシステム１０４は、アンテナ１０、受信器２０Ａ、ＬＳＩ３０および電子ペーパー４０を有する。受信器２０Ａは、図３の受信器２０の整合回路２４の代わりに整合回路２４Ａを有することを除き、図３の受信器２０と同様の構成である。整合回路２４Ａは、素子２４ａ、２４ｄが未実装にされ、素子２４ｂ、素子２４ｃは１６ｐＦに設定される。
図８および図９は、図７の受信器２０Ａの電気的特性の一例を示す。上述した実施形態と同様に、無線信号ＲＦの周波数は９２０ＭＨｚ、電子ペーパー４０の書き換え動作が可能な最小電力は＋２０ｄＢｍ、第２回路３２（通信回路ＲＦ－ＣＯＭ、論理回路ＬＧおよびＦＲＡＭ）が動作可能な最小電力は－２０ｄＢｍである。
図３と同様に、図７の第１回路３１の入力容量ＣＰ２は３ｐＦであり、第２回路３２の入力容量ＣＰ３は１ｐＦである。入力抵抗ＲＰ２、ＲＰ３は、図３の入力抵抗ＲＰ２、ＲＰ３と同様に電力依存性を持つ。このため、入力抵抗ＲＰ２、ＲＰ３の電力特性およびスミスチャートは、図４と同じである。
整合回路２２の回路定数は、上述した実施形態と同様であり、素子２２ａが７．５ｎＨであり、素子２２ｂ、２２ｃが１．４ｎＨであり、素子２２ｄが３．３ｐＦである。これにより、アンテナ１０およびバラン２１側の５０Ωと、分岐点ＢＮ＋、ＢＮ－側の９７－ｊ１７Ωとの整合と、１３．４°の遅延とが実現される。
整合回路２３の回路定数は、上述した実施形態と同様に、素子２３ａが１０ｎＨであり、素子２３ｂ、２３ｃが０Ωであり、素子２３ｄは未実装である。これにより、分岐点ＢＮ＋、ＢＮ－側の１００Ωと、第１回路３１側の１００Ω／／３ｐＦ（ＣＰ２）との整合と、０°の遅延とが実現される。整合回路２４の回路定数は、素子２４ｂ、２４ｃが１ｐＦであり、素子２４ａおよび素子２４ｄは未実装である。これにより、第２回路３２側への結合量が削減される。
図８は、図７のＰ２Ｌ、Ｐ３Ｌの電力特性および電力効率と、Ｚ２Ｌ、Ｚ３Ｌのスミスチャートの一例を示す。Ｚ２Ｌ、Ｚ３Ｌのスミスチャートは、図６と同じである。電力Ｐ２Ｌの電力特性は、図５とほぼ同じであるため、電子ペーパー４０の書き換え動作は、電力Ｐ２Ｌ≧＋２０ｄＢｍとなる、電力ＰＭ≧＋２０ｄＢｍで可能になり、理論限界値で動作可能である。
一方、第２回路３２の論理回路ＬＧ等の動作は、Ｐ３Ｌ≧－２０ｄＢｍとなる、ＰＭ≧０ｄＢｍで可能になる。このため、最大有能電力ＰＭは、理論限界に対し２０ｄＢ近く劣化する。したがって、図７のシステム１０４では、第２回路３２の論理回路ＬＧ等を動作させるために、図３のシステム１０２に比べて大きいアンテナ入力電力が必要になる。この結果、ＥＰＣを読むことで商品を識別することができるリーダ／ライタと、システム１０４との距離は、上述した実施形態に比べて短くなる（例えば、３分の１から１０分の１）。
図９は、図７のＺ２、Ｚ３、Ｚ２３、Ｚ１のスミスチャートの一例を示す。Ｚ２のスミスチャートは、図６と同じである。Ｚ３のスミスチャートに示されるように、インピーダンスＺ３は、結合量を削減するために、電力にかかわりなく高インピーダンスに調整される。
Ｚ２３のスミスチャートに示されるように、インピーダンスＺ２３は、＋２０ｄＢｍのときに、おおよそ１００Ωになるように調整される。Ｚ１のスミスチャートに示されるように、インピーダンスＺ１は、＋２０ｄＢｍのときに、アンテナ１０側のインピーダンスである５０Ωに合うように調整される。
図１０は、他の受信器を含むシステムの別の例を示す。図３と同じ要素については同じ符号を付し、詳細な説明は省略する。図１０に示すシステム１０６は、アンテナ１０、受信器２０Ｂ、ＬＳＩ３０Ｂおよび電子ペーパー４０を有する。受信器２０Ｂは、図３の整合回路２２、２４の代わりに整合回路２２Ｂ、２４Ｂを有することを除き、図３の受信器２０と同様の構成である。
ＬＳＩ３０Ｂは、図３の第２回路３２の代わりに第２回路３２Ｂを有することを除き、図３のＬＳＩ３０と同様の構成である。第２回路３２Ｂは、入力容量ＣＰ３が図３の入力容量ＣＰ３と異なることを除き、図３の第２回路３２と同様の構成である。
図１１から図１３は、図１０の受信器２０Ｂの電気的特性の一例を示す。以下では、例えば、無線信号ＲＦの周波数が９２０ＭＨｚ、電子ペーパー４０の表示を書き換える書き換え動作が可能な最小電力が＋２０ｄＢｍ、第２回路３２（通信回路ＲＦ－ＣＯＭ、論理回路ＬＧおよびＦＲＡＭ）が動作可能な最小電力が－２０ｄＢｍである。
例えば、ＬＳＩ３０Ｂの第１回路３１の入力容量ＣＰ２は、３ｐＦに設定され、ＬＳＩ３０Ｂの第２回路３２Ｂの入力容量ＣＰ３は、３ｐＦに設定される。電源電圧生成回路ＰＳ１と電源電圧生成回路ＰＳ２は同じ特性である。第１回路３１の入力抵抗ＲＰ２と第２回路３２の入力抵抗ＲＰ３は、電力依存性があり、互いに同じである。入力抵抗ＲＰ２、ＲＰ３の電力特性を図１１に示す。
整合回路２２Ｂの回路定数は、素子２４ｂ、２４ｃが０Ωであり、素子２２ａ、２２ｄは未実装である。これにより、アンテナ１０およびバラン２１側の５０Ωと、分岐点ＢＮ＋、ＢＮ－側の５０Ωとの整合と、０°の遅延とが実現される。
整合回路２３の回路定数は、図３の整合回路２３と同様に、素子２３ａが１０ｎＨであり、素子２３ｂ、２３ｃが０Ωであり、素子２３ｄは未実装である。これにより、分岐点ＢＮ＋、ＢＮ－側の１００Ωと、第１回路３１側の１００Ω／／３ｐＦ（ＣＰ２）との整合と、０°の遅延とが実現される。
整合回路２３と整合回路２５Ｂは遅延を除き同じ特性であり、入力容量ＣＰ２、入力容量ＣＰ３のアドミッタンスを打ち消すことを除き、１００Ωを１００Ωに変換するのみで実質的に整合の機能は持っていない。
図１１は、図１０の入力抵抗ＲＰ２、ＲＰ３の電力特性およびスミスチャートの一例を示す。入力抵抗ＲＰ２、ＲＰ３の電力特性は、互いに同じであり、入力抵抗ＲＰ２、ＲＰ３スミスチャートは、互いに同じである。
図１２は、図１０のＰ２Ｌ、Ｐ３Ｌの電力特性および電力効率と、Ｚ２Ｌ、Ｚ３Ｌのスミスチャートの一例を示す。電子ペーパー４０の動作電力である電力Ｐ２Ｌの電力特性において、電子ペーパー４０の書き換え動作は、電力Ｐ２Ｌ≧＋２０ｄＢｍとなる、電力ＰＭ≧＋３０ｄＢｍで可能になる。第２回路３２Ｂの動作電力である電力Ｐ３Ｌの電力特性において、第２回路３２Ｂの論理回路ＬＧ等は、電力Ｐ３Ｌ≧－２０ｄＢｍとなる、電力ＰＭ≧－１５ｄＢｍで可能になる。Ｐ２Ｌ、Ｐ３Ｌの電力効率に示すように、最適な電力効率は、特定の電力条件（この例では、０ｄＢｍ近辺）に限られる。なお、Ｚ２Ｌ、Ｚ３Ｌのスミスチャートに示されるように、インピーダンスＺ２Ｌ、Ｚ３Ｌの特性は同一である。
図１３は、図１０のＺ２、Ｚ３、Ｚ２３、Ｚ１のスミスチャートの一例を示す。Ｚ２のスミスチャートに示されるように、インピーダンスＺ２は、電力Ｐ２Ｌが－３ｄＢｍ（Ｐ２ＬとＰ３Ｌを合わせて０ｄＢｍ）のときに１００Ωに合わせ、かつ、電力が小さいほど高インピーダンスになるように調整される。
Ｚ３のスミスチャートに示されるように、インピーダンスＺ３は、電力Ｐ３Ｌが－３ｄＢｍ（Ｐ２ＬとＰ３Ｌを合わせて０ｄＢｍ）のときに１００Ωに合わせ、かつ、電力が大きいほど高インピーダンスになるように調整される。Ｚ２３、Ｚ１のスミスチャートは、互いに同じであり、＋０ｄＢｍのときに、５０Ω（１００Ωの２並列）に合うように調整される。
以上の図１から図６に示す実施形態に関し、さらに以下の付記を開示する。
（付記１）
アンテナで受信する無線信号に応じて前記アンテナから入力されるアンテナ入力電力を分岐点を介して受信し、受信した前記アンテナ入力電力の一部を第１入力電力として第１回路に入力し、前記アンテナ入力電力が大きくなるにしたがいインピーダンスが下がる第１整合回路と、
前記アンテナ入力電力を前記分岐点を介して受信し、受信した前記アンテナ入力電力の別の一部を第２入力電力として第２回路に入力し、前記アンテナ入力電力が大きくなるにしたがいインピーダンスが上がる第２整合回路と、
を有する受信器。
（付記２）
前記アンテナ入力電力が所定値より小さいとき、前記第１入力電力は、前記第２入力電力より小さく、
前記アンテナ入力電力が前記所定値より大きいとき、前記第１入力電力は、前記第２入力電力より大きい
付記１に記載の受信器。
（付記３）
前記第１整合回路が前記第１入力電力として前記第１回路に入力する第１入力信号の位相と、前記第２整合回路が第２入力電力として前記第２回路に入力する第２入力信号との位相は、互いに異なる
付記１または付記２に記載の受信器。
（付記４）
前記第１整合回路および前記第２整合回路の少なくとも一方は、前記第２入力信号の位相を前記第１入力信号の位相より遅らせる遅延要素を有する
付記３に記載の受信器。
（付記５）
前記遅延要素による位相の遅れは、前記アンテナで受信する無線信号の１周期より小さい
付記４に記載の受信器。
（付記６）
前記アンテナと前記分岐点との間に配置され、前記アンテナと前記分岐点との間のインピーダンス整合を行う第３整合回路を有する
付記１ないし付記５のいずれか１項に記載の受信器。
（付記７）
アンテナで受信する無線信号に応じて前記アンテナから入力されるアンテナ入力電力を分岐点を介してそれぞれ受信する第１整合回路および第２整合回路を含む受信器と、第１回路と、第２回路と、を有するシステムであって、
前記第１整合回路は、受信した前記アンテナ入力電力の一部を第１入力電力として前記第１回路に入力し、前記アンテナ入力電力が大きくなるにしたがいインピーダンスが下がり、
前記第２整合回路は、受信した前記アンテナ入力電力の別の一部を第２入力電力として前記第２回路に入力し、前記アンテナ入力電力が大きくなるにしたがいインピーダンスが上がり、
前記第１回路は、前記第１入力電力により動作し、
前記第２回路は、前記第２入力電力により動作する
システム。
（付記８）
前記第１回路および前記第２回路に接続される電子装置をさらに有し、
前記第１回路は、前記第１入力電力に基づいて前記電子装置を動作させる第１電源電圧を生成する第１電源電圧生成回路を有し、
前記第２回路は、
前記第２入力電力に基づいて第２電源電圧を生成する第２電源電圧生成回路と、
前記第２電源電圧により動作し、前記電子装置を動作させる制御信号を生成する制御回路と、を有する
付記７に記載のシステム。
（付記９）
前記電子装置は、電子ペーパーであり、
前記第２回路は、
前記電子ペーパーに表示する表示情報を保持する、電気的に書き換え可能な不揮発性メモリと、
前記アンテナで受信する無線信号に含まれる前記表示情報を抽出する抽出部と、をさらに有し、
前記制御回路は、前記抽出部が抽出した前記表示情報を前記不揮発性メモリに書き込む機能と、前記不揮発性メモリから前記表示情報を読み出して前記電子ペーパーに出力する機能と、をさらに含む
付記８に記載のシステム。
（付記１０）
前記第１整合回路、前記第２整合回路、前記第１回路および前記第２回路が搭載される基板を有し、
前記アンテナは、前記基板に内蔵される
付記７ないし付記１０のいずれか１項に記載のシステム。
（付記１１）
アンテナで受信する無線信号に応じて前記アンテナから入力されるアンテナ入力電力を分岐点を介してそれぞれ受信する第１整合回路および第２整合回路を含む受信器の動作方法であって、
前記第１整合回路が、受信した前記アンテナ入力電力の一部を第１入力電力として第１回路に入力し、前記アンテナ入力電力が大きくなるにしたがいインピーダンスを下げ、
前記第２整合回路が、受信した前記アンテナ入力電力の別の一部を第２入力電力として第２回路に入力し、前記アンテナ入力電力が大きくなるにしたがいインピーダンスを上げる
受信器の動作方法。
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずである。したがって、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。
１ アンテナ
２ 受信器
２ａ 第１整合回路
２ｂ 第２整合回路
３ 回路部
３ａ 第１回路
３ｂ 第２回路
１０ アンテナ
２０、２０Ａ、２０Ｂ 受信器
２１ バラン
２２、２２Ｂ 整合回路
２２ａ、２２ｂ、２２ｃ、２２ｄ 素子
２３ 整合回路
２３ａ、２３ｂ、２３ｃ、２３ｄ 素子
２４、２４Ａ、２４Ｂ 整合回路
２４ａ、２４ｂ、２４ｃ、２４ｄ 素子
ＬＳＩ ３０、３０Ｂ
３１ 第１回路
３２、３２Ｂ 第２回路
４０ 電子ペーパー
１００、１０２、１０４、１０６ システム
ＢＮ、ＢＮ＋、ＢＮ－ 分岐点
ＣＰ２、ＣＰ３ 入力容量
ＬＧ 論理回路
ＩＮ１ 第１入力信号
ＩＮ２ 第２入力信号
ＰＩＮ アンテナ入力電力
ＰＩＮ１ 第１入力電力
ＰＩＮ２ 第２入力電力
ＲＦ 無線信号
ＲＦ－ＣＯＮ 通信回路
ＲＰ２、ＲＰ３ 入力抵抗

Claims (8)

  1. アンテナで受信する無線信号に応じて前記アンテナから入力されるアンテナ入力電力を分岐点を介して受信し、受信した前記アンテナ入力電力の一部を第１入力電力として第１回路に入力し、前記アンテナ入力電力が大きくなるにしたがいインピーダンスが下がる第１整合回路と、
    前記アンテナ入力電力を前記分岐点を介して受信し、受信した前記アンテナ入力電力の別の一部を第２入力電力として第２回路に入力し、前記アンテナ入力電力が大きくなるにしたがいインピーダンスが上がる第２整合回路と、
    を有する受信器。
  2. 前記アンテナ入力電力が所定値より小さいとき、前記第１入力電力は、前記第２入力電力より小さく、
    前記アンテナ入力電力が前記所定値より大きいとき、前記第１入力電力は、前記第２入力電力より大きい
    請求項１に記載の受信器。
  3. 前記第１整合回路が前記第１入力電力として前記第１回路に入力する第１入力信号の位相と、前記第２整合回路が第２入力電力として前記第２回路に入力する第２入力信号との位相は、互いに異なる
    請求項１または請求項２に記載の受信器。
  4. 前記第１整合回路および前記第２整合回路の少なくとも一方は、前記第２入力信号の位相を前記第１入力信号の位相より遅らせる遅延要素を有する
    請求項３に記載の受信器。
  5. アンテナで受信する無線信号に応じて前記アンテナから入力されるアンテナ入力電力を分岐点を介してそれぞれ受信する第１整合回路および第２整合回路を含む受信器と、第１回路と、第２回路と、を有するシステムであって、
    前記第１整合回路は、受信した前記アンテナ入力電力の一部を第１入力電力として前記第１回路に入力し、前記アンテナ入力電力が大きくなるにしたがいインピーダンスが下がり、
    前記第２整合回路は、受信した前記アンテナ入力電力の別の一部を第２入力電力として前記第２回路に入力し、前記アンテナ入力電力が大きくなるにしたがいインピーダンスが上がり、
    前記第１回路は、前記第１入力電力により動作し、
    前記第２回路は、前記第２入力電力により動作する
    システム。
  6. 前記第１回路および前記第２回路に接続される電子装置をさらに有し、
    前記第１回路は、前記第１入力電力に基づいて前記電子装置を動作させる第１電源電圧を生成する第１電源電圧生成回路を有し、
    前記第２回路は、
    前記第２入力電力に基づいて第２電源電圧を生成する第２電源電圧生成回路と、
    前記第２電源電圧により動作し、前記電子装置を動作させる制御信号を生成する制御回路と、を有する
    請求項５に記載のシステム。
  7. 前記電子装置は、電子ペーパーであり、
    前記第２回路は、
    前記電子ペーパーに表示する表示情報を保持する、電気的に書き換え可能な不揮発性メモリと、
    前記アンテナで受信する無線信号に含まれる前記表示情報を抽出する抽出部と、をさらに有し、
    前記制御回路は、前記抽出部が抽出した前記表示情報を前記不揮発性メモリに書き込む機能と、前記不揮発性メモリから前記表示情報を読み出して前記電子ペーパーに出力する機能と、をさらに含む
    請求項６に記載のシステム。
  8. アンテナで受信する無線信号に応じて前記アンテナから入力されるアンテナ入力電力を分岐点を介してそれぞれ受信する第１整合回路および第２整合回路を含む受信器の動作方法であって、
    前記第１整合回路が、受信した前記アンテナ入力電力の一部を第１入力電力として第１回路に入力し、前記アンテナ入力電力が大きくなるにしたがいインピーダンスを下げ、
    前記第２整合回路が、受信した前記アンテナ入力電力の別の一部を第２入力電力として第２回路に入力し、前記アンテナ入力電力が大きくなるにしたがいインピーダンスを上げる
    受信器の動作方法。
JP2021010098A 2021-01-26 2021-01-26 受信器、システムおよび受信器の動作方法 Pending JP2022114015A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021010098A JP2022114015A (ja) 2021-01-26 2021-01-26 受信器、システムおよび受信器の動作方法
US17/543,959 US11876500B2 (en) 2021-01-26 2021-12-07 Receiver, system, and operation method of receiver
CN202111591865.6A CN114792103A (zh) 2021-01-26 2021-12-23 接收器、系统和接收器的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021010098A JP2022114015A (ja) 2021-01-26 2021-01-26 受信器、システムおよび受信器の動作方法

Publications (1)

Publication Number Publication Date
JP2022114015A true JP2022114015A (ja) 2022-08-05

Family

ID=82460653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021010098A Pending JP2022114015A (ja) 2021-01-26 2021-01-26 受信器、システムおよび受信器の動作方法

Country Status (3)

Country Link
US (1) US11876500B2 (ja)
JP (1) JP2022114015A (ja)
CN (1) CN114792103A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE212020000602U1 (de) * 2019-10-24 2022-03-21 Murata Manufacturing Co., Ltd. RFID-Lese-/Schreibgerät-Antennenvorrichtung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8390456B2 (en) * 2008-12-03 2013-03-05 Tego Inc. RFID tag facility with access to external devices
WO2014077218A1 (ja) 2012-11-16 2014-05-22 株式会社村田製作所 無線通信機器及びアンテナ装置
EP3504769B1 (en) 2016-08-24 2020-12-16 WiTricity Corporation Wireless power transfer systems having interleaved rectifiers
JP6311831B1 (ja) 2017-08-30 2018-04-18 株式会社レーザーシステム マイクロ波整流回路
JP2020057933A (ja) * 2018-10-02 2020-04-09 株式会社村田製作所 電力増幅回路及び電力増幅器
CN112448146B (zh) * 2019-08-30 2022-03-01 Oppo广东移动通信有限公司 天线装置、电子设备及天线切换方法
US10868500B1 (en) * 2019-10-29 2020-12-15 Nxp Usa, Inc. Doherty amplifier with complex combining load matching circuit

Also Published As

Publication number Publication date
CN114792103A (zh) 2022-07-26
US20220239272A1 (en) 2022-07-28
US11876500B2 (en) 2024-01-16

Similar Documents

Publication Publication Date Title
US8912906B2 (en) Signal processing circuit and antenna apparatus
EP2213011B1 (en) Transceiving circuit for contactless communication
US8459564B2 (en) Apparatuses for executing wireless transmission using a magnetic field, wireless transmission apparatuses, and wireless receiver apparatuses
KR101226213B1 (ko) 전원공급장치의 전압 추출 수단을 포함하는 유도성 결합리더
JP3646472B2 (ja) 非接触型ｉｃカードおよび送受信回路
EP1231557B1 (en) Information processing apparatus and card-type information processing device
US7815125B2 (en) Microprocessor card
CN101978383A (zh) 用于无接触通信的收发电路和包括这种收发电路的nfc设备或rfid读/写设备
DE59801682D1 (de) Chipkarte
KR101197746B1 (ko) 트랜스폰더 튜닝 방법 및 트랜스폰더
CN101385040A (zh) 用于射频识别标签的射频接口电路
JP2005165703A (ja) 非接触識別媒体
KR20120103297A (ko) Ｎｆｃ 안테나 모듈
JP2022114015A (ja) 受信器、システムおよび受信器の動作方法
EP3204890B1 (en) Contactless biometric identification device allowing multiple configurations
US9619746B2 (en) Microelectronic chip with multiple contacts
CN209746550U (zh) 一种基于数模混合仿真平台的射频soc芯片的检测电路
US20120188059A1 (en) Ic tag reading and writing device, electronic apparatus, and ic tag reading and writing method
CN201430744Y (zh) 电磁干扰消除装置和电子设备
WO2020115483A1 (en) Power electronics for use in smart cards and other applications
CN101253517A (zh) 具有射频接口的数据载体
KR101185960B1 (ko) 연결 인터페이스를 포함하는 ｒｆｉｄ 시스템
US20230401412A1 (en) Method and apparatus for controlling circuitry with particular application to smartcards
KR20120103298A (ko) Ｎｆｃ 안테나 모듈
WO2016055660A1 (en) Contactless biometric identification device allowing multiple configurations

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230927