JP4485487B2

JP4485487B2 - 電力増幅器

Info

Publication number: JP4485487B2
Application number: JP2006132499A
Authority: JP
Inventors: 徹岡; 正智長谷川
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2006-05-11
Filing date: 2006-05-11
Publication date: 2010-06-23
Anticipated expiration: 2026-05-11
Also published as: US7567128B2; JP2007306299A; US20070296505A1

Description

本発明は携帯電話や無線ＬＡＮを始めとする無線通信機器に用いられるマイクロ波帯等の高周波電力の増幅に使用される電力増幅器に関し、特に広帯域にわたる送信周波数帯の信号を増幅する用途に使用される電力増幅器に関する。

携帯電話や無線ＬＡＮ等の無線通信機器に用いられる送信用の電力増幅器では、信号の送信に用いられる周波数（以下、送信周波数と称する）の２倍の周波数に対して、インピーダンスが短絡となるトラップ回路を出力整合回路内に設ける方式が広く用いられている。

この出力整合回路内にトラップ回路を設けることにより、電力増幅器を構成する電力増幅素子が非線形動作することにより発生する２次高調波の電力増幅器からの放射を抑制することが可能となる。また、出力整合回路の送信周波数の２倍の周波数に対するインピーダンスが電力増幅素子から見て短絡となるようにトラップ回路を配置することにより、電力増幅器を高効率で動作させることが可能となる。

図７は、従来の電力増幅器の一例（以下、従来例１と称す）を説明する図である。なお、ここでは、オープンスタブによるトラップ回路によって送信周波数の２倍の周波数に対するインピーダンスを短絡とした電力増幅器の主要部分の構成を示した特許文献１の略図が示されている。

図７を参照して、従来の電力増幅器は、電力増幅器の入力端子１０１と、入力整合回路１０２と、電力増幅素子１０３と、電力増幅素子の入力側バイアス回路１０４と、電力増幅素子の出力側電源回路１０５と、入力側バイアス回路１０４のバイアス供給端子１０６と、出力側電源回路１０５の電源供給端子１０７と、出力整合回路１０８と、電力増幅器の出力端子１０９とを備える。

入力整合回路１０２は、入力端子１０１からの信号を受けて、ＧａＡｓヘテロ接合バイポーラトランジスタである電力増幅素子１０３のベースに対して出力する。また、入力側バイアス回路１０４は、バイアス供給端子１０６と電力増幅素子１０３のベースとの間に設けられる。電力増幅素子１０３のエミッタは、接地電圧ＧＮＤと電気的に結合される。また、ベースは入力整合回路１０２および入力側バイアス回路１０４の出力ノードと結合される。出力側電源回路１０５は、電力増幅素子１０３のコレクタと電源供給端子１０７との間に設けられる。

出力整合回路１０８は、マイクロストリップ線路１１０および整合回路１１１により構成され、電力増幅素子１０３のコレクタとマイクロストリップ線路１１０との接続点にはトラップ回路であるオープンスタブ１１２が設けられる。

オープンスタブ１１２は、長さがλ_g2／４（λ_g2は２次高調波の伝搬波長である）であり、電力増幅素子１０３の出力端からみた出力整合回路１０８の送信周波数の２倍の周波数に対するインピーダンスを短絡とするトラップ回路として作用する。整合回路１１１は、マイクロストリップ線路１１０と出力端子１０９との間に設けられる。

電力増幅素子１０３から発生した２次高調波は、トラップ回路であるこのオープンスタブ１１２の影響によって反射され、その結果、電力増幅器は高効率で動作するとともに、電力増幅器の出力端子１０９から出力される２次高調波が抑制される。

図８は、従来の電力増幅器の他の一例（以下、従来例２と称す）を説明する図である。なお、ここでは、インダクタＬとキャパシタＣの直列共振回路と接地電圧ＧＮＤとを接続したトラップ回路によって送信周波数の２倍の周波数に対するインピーダンスを短絡とした電力増幅器の主要部分の構成を示した特許文献２の略図が示されている。

図８を参照して、従来の別の電力増幅器は、図７の電力増幅器と比較して、出力整合回路１０８を出力整合回路１０８Ｐに置換した点が異なる。

出力整合回路１０８Ｐは、キャパシタ１１３〜１１７と、インダクタ１１８，１１９と、マイクロストリップ線路１２０とを含む。

キャパシタ１１５とインダクタ１１８とにより形成される直列共振回路は、接地電圧ＧＮＤとマイクロストリップ線路１２０との間に設けられることによりトラップ回路１２１となる。キャパシタ１１６とインダクタ１１９とにより形成される直列共振回路は、接地電圧ＧＮＤとマイクロストリップ線路１２０との間に設けられることによりトラップ回路１２２となる。これらの共振周波数は、送信周波数の２倍の周波数であり、トラップ回路１２１および１２２は２倍の周波数に対するトラップ回路として作用する。

ここでは、トラップ回路を２系統とすることにより、その効果を強めている。マイクロストリップ線路１２０は長さがλ_g／４（λ_gは送信周波数の伝搬波長）であり、電力増幅素子１０３の出力端からみた出力整合回路の送信周波数の２倍の周波数に対するインピーダンスを短絡としている。電力増幅素子から発生した２次高調波は、トラップ回路であるこれらの直列共振回路の影響によって反射され、その結果、電力増幅器は高効率で動作するとともに、電力増幅器の出力端子１０９から出力される２次高調波が抑制される。
特開平７−２２８７２号公報特開平９−４６１４８号公報

一方で、近年、無線通信システムでは、同じ通信方式でも国や地域によってシステムに割り当てられる周波数が若干異なる状況が存在する。たとえば、５ＧＨｚ帯の無線ＬＡＮシステムの場合、日本などでは５．２ＧＨｚ近傍の周波数が用いられているのに対して、北米などでは５．８ＧＨｚ近傍の周波数が用いられる状況となっている。このようなシステムの状況に対応するため、近年の無線通信システムに用いられる送信用の電力増幅器では、１つの電力増幅器において広い周波数帯で動作させることが要求される。

しかしながら、上記従来技術では、広い周波数帯で２次高調波を抑制し、かつ、電力増幅素子からみた出力整合回路の送信周波数の２倍の周波数に対するインピーダンスを短絡させることに対しては説明されていない。

本発明は、上記のような問題を解決するためになされたものであって、広い周波数帯において２次高調波の放射を抑制するとともに高効率動作することのできる電力増幅器を提供することを目的とする。

また、本発明は、広い周波数帯において２次高調波および３次高調波の放射を抑制するとともに高効率動作することのできる電力増幅器を提供することを目的とする。

本発明の目的を達成するために、本発明に係る電力増幅器は、電力増幅素子と、電力増幅素子の出力端に接続された出力整合回路とを備える。出力整合回路は、所望の送信周波数帯よりも高くかつ異なる周波数で短絡となる複数のトラップ回路を含む。複数のトラップ回路のうち少なくとも２つのトラップ回路は、短絡となる周波数が高いトラップ回路の方が、短絡となる周波数が低いトラップ回路よりも電力増幅素子の出力端に近い側に配置される。電力増幅素子の出力端に近い側に配置されたトラップ回路は、短絡となる周波数が所望の送信周波数帯の中心周波数の２倍より大きく、電力増幅素子の出力端からみた出力整合回路のインピーダンスを、所望の送信周波数帯の２倍の周波数帯にある少なくとも１つの周波数においてほぼ短絡となるように設定される。トラップ回路のうち短絡となる周波数が最も低いトラップ回路は、短絡となる周波数が所望の送信周波数帯の最も高い周波数の１．４倍以上であり、かつ所望の送信周波数帯の中心周波数の２倍未満に設定される。

好ましくは、電力増幅素子の出力端に近い側に配置されたトラップ回路は、電力増幅素子の出力端に最も近い側に配置されている。
好ましくは、電力増幅素子の出力端からみた出力整合回路の所望の送信周波数帯の２倍の周波数帯の周波数に対するインピーダンスの位相が、スミスチャート上で１７３度から１９３度の範囲内に設定される。

好ましくは、トラップ回路のうち短絡となる周波数が最も低いトラップ回路の短絡となる周波数が所望の送信周波数帯の最も高い周波数の１．４倍以上に設定される。

好ましくは、電力増幅素子の出力端に近い側に配置されたトラップ回路の短絡となる周波数が所望の送信周波数帯の３倍の周波数帯の範囲内に設定される。

好ましくは、トラップ回路は、少なくともインダクタとキャパシタとを含む直列共振回路により構成される。

本発明に係る電力増幅器によれば、電力増幅素子から見た出力整合回路の送信周波数の２倍の周波数に対するインピーダンスを短絡に近い状態としつつ、広い周波数において２次高調波をトラップする回路を設けることにより、広帯域で２次高調波の放射を抑制するとともに高効率動作することのできる電力増幅器を提供することができる。

また、トラップ回路として３次高調波をトラップする回路を用いることにより、広帯域で２次高調波および３次高調波の放射を抑制するとともに高効率動作することのできる電力増幅器を提供することができる。

以下、本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰り返さない。
（実施の形態１）
図１は、本発明の実施の形態１に従う電力増幅器を説明する図である。ここでは、電力増幅素子を２段用いた、送信周波数帯が４．８−６．０ＧＨｚである広帯域の電力増幅器の構成について説明する。

図１を参照して、本発明の実施の形態１に従う電力増幅器は、電力増幅器の入力端子１と、入力整合回路２と、電力増幅素子３，４と、電力増幅素子３，４のそれぞれに対応して設けられる入力側バイアス回路５，６と、電力増幅素子３，４のそれぞれに対応して設けられる出力側電源回路７，８と、段間整合回路９と、入力側バイアス回路５，６のバイアス供給端子１０と、出力側電源回路７，８の電源供給端子１１と、出力整合回路１２と、電力増幅器の出力端子１３とを備える。

なお、電力増幅器はＧａＡｓ半導体基板上に形成されており、電力増幅素子３，４はＧａＡｓヘテロ接合バイポーラトランジスタにより構成されている。

また、出力整合回路１２は、キャパシタ（Ｃ）１４〜１６と、インダクタ（Ｌ）１７〜２０とを含む。出力整合回路１２内のキャパシタ１４〜１６はＧａＡｓ半導体基板上に形成されたＭＩＭ（Metal-Insulator-Metal）キャパシタによって構成され、また、出力整合回路１２内のインダクタ１７〜２０は、ＧａＡｓ半導体基板上に形成されたマイクロストリップ線路およびスパイラルインダクタによって構成されている。

入力整合回路２は、入力端子１と電力増幅素子３のベースとの間に設けられる。また、バイアス回路５は、バイアス供給端子１０と電力増幅素子３のベースとの間に設けられる。電力増幅素子３のエミッタは接地電圧ＧＮＤと電気的に結合される。電源回路７は、電源供給端子１１と電力増幅素子３のコレクタと電気的に結合される。段間整合回路９は、電力増幅素子３のコレクタと電力増幅素子４のベースとの間に設けられる。バイアス回路６は、バイアス供給端子１０と電力増幅素子４のベースとの間に設けられる。電力増幅素子４のエミッタは、接地電圧ＧＮＤと電気的に結合される。電源回路８は、電源供給端子１１と電力増幅素子４のコレクタとの間に設けられる。

電力増幅素子４のコレクタは、出力整合回路１２と結合される。出力整合回路１２において、キャパシタ１５の一方電極は、電力増幅素子４のコレクタと結合され、他方電極はインダクタ１９と結合される。インダクタ１９の一方端子はキャパシタ１５の他方電極と結合され、他方端子は出力端子１３と結合される。キャパシタ１４とインダクタ１７とにより構成される直列共振回路は、接地電圧ＧＮＤとキャパシタ１５の一方端子との間に設けられることによりトラップ回路２１となる。また、キャパシタ１６とインダクタ２０とにより構成される直列共振回路は、接地電圧ＧＮＤとインダクタ１９の他方端子との間に設けられることによりトラップ回路２２となる。インダクタ１８は、キャパシタ１５の他方電極と接地電圧ＧＮＤとの間に設けられる。

上述したようにトラップ回路２１および２２は、キャパシタ１４とインダクタ１７およびキャパシタ１７とインダクタ２０より成る直列共振回路を接地と接続されることによって構成されており、トラップ回路の小型化を実現している。

電力増幅素子４に近い側に配置されたトラップ回路２１は、送信周波数帯の中心周波数の２倍の周波数より高い周波数帯に対するトラップ回路として作用させるとともに、電力増幅素子４の出力端からみたときの送信周波数帯の２倍の周波数帯の周波数における出力整合回路１２のインピーダンスをほぼ短絡とするために、その共振周波数を１１．４ＧＨｚに設定する。ここで、ほぼ短絡とは、インピーダンスが、スミスチャート上で、その絶対値が０．９６以上１．００以下、位相が１７８度〜１８２度の間にある状態をいうものとする。なお、電力増幅素子４に近い側に配置されるトラップ回路２２の共振周波数および配置に関しては、電力増幅素子４の出力端からみた出力整合回路１２の送信周波数帯の周波数の２倍の周波数帯の周波数に対するインピーダンスの位相が、スミスチャート上で１７３度〜１９３度の範囲内となる共振周波数および配置であれば２倍の周波数帯のインピーダンスを短絡に近い状態とすることができ同様の効果が得られることを回路シミュレータの計算により確認している。

一方、電力増幅素子４から遠い側に配置されたトラップ回路２２は、送信周波数帯の中心周波数の２倍の周波数より低い周波数帯に対するトラップ回路として作用させるために、その共振周波数を８．４ＧＨｚに設定する。なお、周波数の最も低いトラップ回路として電力増幅素子に遠い側に配置されるトラップ回路の共振周波数回路に関しては、送信周波数帯の最も高い周波数の１．４倍以上の共振周波数であれば送信周波数帯にほとんど影響を及ぼさず、望ましいことを回路シミュレータの計算により確認している。

トラップ回路２１および２２におけるインダクタ１７とキャパシタ１４およびインダクタ２０とキャパシタ１６の各値は、これらの直列共振回路が送信周波数帯の周波数に対しては容量成分となることを考慮し、出力整合回路１２が４．８−６．０ＧＨｚの広帯域で整合のとれる回路となるように適切な値に調整されている。

図２は、本発明の実施の形態１に従う電力増幅器と、比較例１として図７に示した従来例１の形態に従う電力増幅器とを比較した場合を説明する図である。

図２を参照して、ここでは、飽和出力からのバックオフが１ｄＢにおける出力で測定したコレクタ効率の送信周波数による変化を比較した結果を示している。なお、ここでは、出力整合回路以外の部分は両者で同様の回路設計としている。また、比較例１におけるオープンスタブの長さは送信周波数帯の中心周波数である５．４ＧＨｚの２倍の周波数に対してλ／４の長さとなるように設定している。

ここで示されるように、本発明の実施の形態１に従う電力増幅器のコレクタ効率は４．８−６．０ＧＨｚの広い周波数範囲にわたって高い効率を実現しているのに対して、比較例１の電力増幅器では５．４ＧＨｚでは本実施の形態よりも高いコレクタ効率を得ているものの、その他の周波数帯では本発明の実施の形態１に従う電力増幅器のコレクタ効率よりも低い値となっている。

図３は、本発明の実施の形態１に従う電力増幅器と、比較例１に示される電力増幅器とを比較した別の場合を説明する図である。

図３を参照して、ここでは、飽和出力からのバックオフが１ｄＢにおける出力において、出力端子より発生した２次高調波の送信周波数による変化を比較した結果を示している。本発明の実施の形態１に従う電力増幅器では４．８−６．０ＧＨｚ広い周波数範囲にわたって２次高調波が抑制されているのに対して、比較例１に従う電力増幅器では５．４ＧＨｚのみ抑制され、その他の周波数帯では抑制量が小さくなっている。

すなわち、本発明の実施の形態１に従う電力増幅器によれば、短絡となる周波数の異なる２つのトラップ回路を設け、そのうち、短絡となる周波数の高いトラップ回路を電力増幅素子に近い側に配置し、送信周波数帯の中心周波数の２倍の周波数より高い周波数帯をトラップしつつ電力増幅素子の出力端から出力整合回路をみたときの送信周波数帯の２倍の周波数帯の周波数における出力整合回路のインピーダンスをほぼ短絡とする。そして、短絡となる周波数の低いトラップ回路を電力増幅素子に遠い側に配置し、送信周波数帯の中心周波数の２倍の周波数より低い周波数帯をトラップする。これにより、広い周波数帯で２次高調波の放射を抑制することができ、広帯域で高効率動作が可能な電力増幅器を提供することが可能となる。
（実施の形態２）
図４は、本発明の実施の形態２に従う電力増幅器を説明する図である。

図４を参照して、本発明の実施の形態２に従う電力増幅器は、実施の形態１に従う電力増幅器と比較して出力整合回路１２を出力整合回路１２Ｐに置換した点が異なる。

出力整合回路１２Ｐは、キャパシタ（Ｃ）２３〜２５と、インダクタ（Ｌ）２６〜３０とを含む。本例においては、電力増幅素子を２段用いた、送信周波数帯が３．１−３．９ＧＨｚである広帯域の電力増幅器の構成について説明する。

電力増幅器はＧａＡｓ半導体基板上に形成されており、電力増幅素子はＧａＡｓヘテロ接合バイポーラトランジスタにより構成されている。キャパシタ２３〜２５は、ＧａＡｓ半導体基板上に形成されたＭＩＭ（Metal-Insulator-Metal）キャパシタによって構成され、また、出力整合回路１２Ｐ内のインダクタ２６〜３０は、ＧａＡｓ半導体基板上に形成されたマイクロストリップ線路およびスパイラルインダクタによって構成されている。

出力整合回路１２Ｐの構成について説明すると、電力増幅素子４のコレクタは、出力整合回路１２Ｐと結合される。インダクタ２６の一方端子は、電力増幅素子４のコレクタと結合され、他方端子はインダクタ２８の一方端子と結合される。また、インダクタ２８の他方端子は、キャパシタ２５の一方電極と結合される。キャパシタ２５の他方電極は出力端子１３と結合される。

キャパシタ２３とインダクタ２７より構成される直列共振回路は、接地電圧ＧＮＤとインダクタ２６の他方端子と結合されることによりトラップ回路３１となる。また、キャパシタ２４とインダクタ２９より構成される直列共振回路は、接地電圧ＧＮＤとインダクタ２８の他方端子と結合されることによりトラップ回路３２となる。

上述したようにトラップ回路３１および３２は、キャパシタ２３とインダクタ２７およびキャパシタ２４とインダクタ２９より成る直列共振回路を接地と接続することによってトラップ回路の小型化を実現している。

電力増幅素子に近い側に配置されたトラップ回路３１は、送信周波数帯の中心周波数の３倍の周波数より高い周波数帯までトラップするトラップ回路として作用させるため、その共振周波数を１０．６ＧＨｚに設定し、かつ、このトラップ回路３１によって電力増幅素子４の出力端からみたときの送信周波数帯の２倍の周波数帯の周波数における出力整合回路のインピーダンスをほぼ短絡とするため、インダクタ２６，２７およびキャパシタ２３よりなる直列共振回路の共振周波数を７．４ＧＨｚとするようインダクタ２６の値を設定している。

一方、電力増幅素子から遠い側に配置されたトラップ回路３２は、送信周波数帯の中心周波数の２倍の周波数より低い周波数帯までトラップするトラップ回路として作用させるために、その共振周波数を６．０ＧＨｚとした。トラップ回路３１および３２におけるインダクタ２７とキャパシタ２３およびインダクタ２９とキャパシタ２４の各値は、これらの直列共振回路が送信周波数帯の周波数に対しては容量成分となることを考慮し、キャパシタ２５およびインダクタ２８，３０も含め、出力整合回路１２Ｐが３．１−３．９ＧＨｚの広帯域で整合のとれる回路となるように適切な値に調整されている。

図５は、本発明の実施の形態２に従う電力増幅器と、比較例２として図８に示した従来例２の形態に従う電力増幅器とを比較した場合を説明する図である。

図５を参照して、飽和出力からのバックオフが１ｄＢにおける出力で測定したコレクタ効率の送信周波数による変化を比較した場合が示されている。なお、ここでは、出力整合回路以外の部分は両者で同様の回路設計としている。また、比較例２におけるトラップ回路１２１および１２２の共振周波数は、送信周波数帯の中心周波数である３．５ＧＨｚの２倍および３倍の周波数である７．０ＧＨｚおよび１０．５ＧＨｚに設定するものとする。

本発明の実施の形態２に従う電力増幅器のコレクタ効率は３．１−３．９ＧＨｚの広い周波数範囲にわたって高い効率を実現しているのに対して、比較例２では３．５ＧＨｚでは本実施の形態よりも高いコレクタ効率を得ているものの、その他の周波数帯ではコレクタ効率が低くなっている。

図６は、本発明の実施の形態２に従う電力増幅器と、比較例２に示される電力増幅器とを比較した別の場合を説明する図である。

図６に示されるように、ここでは、本実施の形態２の電力増幅器と比較例２の電力増幅器について、飽和出力からのバックオフが１ｄＢにおける出力において出力端子より発生した２次高調波および３次高調波の送信周波数による変化を比較した場合が示されている。本実施の形態による電力増幅器では３．１−３．９ＧＨｚ広い周波数範囲にわたって２次高調波、３次高調波ともに抑制されているのに対して、比較例２に従う電力増幅器では３．５ＧＨｚのみ抑制され、その他の周波数帯では抑制量が小さくなっている。

このように、本発明の実施の形態２に従う電力増幅器によれば、短絡となる周波数の異なる２つのトラップ回路を設け、そのうち、短絡となる周波数の高いトラップ回路を電力増幅素子に近い側に配置し、送信周波数帯の中心周波数の３倍の周波数より高い周波数帯をトラップしつつ電力増幅素子の出力端から出力整合回路をみたときの送信周波数帯の２倍の周波数帯の周波数における出力整合回路のインピーダンスをほぼ短絡とするようにインダクタを介して電力増幅素子の近い側に配置する。

また、短絡となる周波数の低いトラップ回路を電力増幅素子の遠い側に配置し、送信周波数帯の中心周波数の２倍の周波数より低い周波数帯をトラップする。

これにより、広い周波数帯で２次高調波および３次高調波の放射を抑制することができ、広帯域で高効率動作が可能な電力増幅器を提供することができる。

以上、本発明をその実施の形態に基づき具体的に説明したが、本発明は上記の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

たとえば、上記実施の形態では電力増幅素子としてＧａＡｓヘテロ接合バイポーラトランジスタ（ＨＢＴ）を用いて説明したが、ＳｉバイポーラトランジスタやＳｉＧｅヘテロ接合バイポーラトランジスタ（ＨＢＴ）、ＩｎＰヘテロ接合バイポーラトランジスタ（ＨＢＴ）等他のバイポーラトランジスタを用いることも可能である。また、上記実施の形態では電力増幅素子としてバイポーラトランジスタを用いているが、電力増幅素子は電界効果トランジスタを用いることも当然に可能である。

また、上記実施の形態においては、電力増幅器は２段の電力増幅素子を用いた多段構成となっているが、１段構成や、３段以上の電力増幅素子を用いた多段構成であっても同様に実施可能である。

また、上記実施の形態においては、キャパシタおよびインダクタとして半導体基板上に形成されてＭＩＭキャパシタ、マイクロストリップ線路およびスパイラルインダクタを用いたが、チップ部品によるキャパシタやボンディングワイヤ等、半導体基板上に形成されないキャパシタおよびインダクタを用いることも当然に可能である。

また、上記実施の形態においては、トラップ回路としてキャパシタとインダクタとを直列に接続した直列共振回路を用いたが、オープンスタブや他の形態の共振回路等によるトラップ回路を用いても同様に実施可能である。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明の実施の形態１に従う電力増幅器を説明する図である。本発明の実施の形態１に従う電力増幅器と、比較例１として図７に示した従来例１の形態に従う電力増幅器とを比較した場合を説明する図である。本発明の実施の形態１に従う電力増幅器と、比較例１に示される電力増幅器とを比較した別の場合を説明する図である。本発明の実施の形態２に従う電力増幅器を説明する図である。本発明の実施の形態２に従う電力増幅器と、比較例２として図８に示した従来例１の形態に従う電力増幅器とを比較した場合を説明する図である。本発明の実施の形態２に従う電力増幅器と、比較例２に示される電力増幅器とを比較した別の場合を説明する図である。従来の電力増幅器の一例を説明する図である。従来の電力増幅器の他の一例を説明する図である。

符号の説明

１，１０１入力端子、２，１０２入力整合回路、３，４，１０３電力増幅素子、５，６，１０４入力側バイアス回路、７，８，１０５出力側電源回路、９段間整合回路、１０，１０６バイアス供給端子、１１，１０７電源供給端子、１２，１２Ｐ，１０８，１０８Ｐ出力整合回路、１３，１０９出力端子、１４〜１６，２３〜２５，１１３〜１１７キャパシタ、１７〜２０，２６〜３０，１１８，１１９インダクタ、２１，２２，３１，３２トラップ回路、１１２オープンスタブ、１１０，１２０マイクロストリップ線路。

Claims

電力増幅素子と、
前記電力増幅素子の出力端に接続された出力整合回路とを備え、
前記出力整合回路は、所望の送信周波数帯よりも高くかつ異なる周波数で短絡となる複数のトラップ回路を含み、
前記複数のトラップ回路のうち少なくとも２つのトラップ回路は、短絡となる周波数が高いトラップ回路の方が、短絡となる周波数が低いトラップ回路よりも前記電力増幅素子の出力端に近い側に配置され、
前記電力増幅素子の出力端に近い側に配置されたトラップ回路は、短絡となる周波数が前記所望の送信周波数帯の中心周波数の２倍より大きく、前記電力増幅素子の出力端からみた前記出力整合回路のインピーダンスを、前記所望の送信周波数帯の２倍の周波数帯にある少なくとも１つの周波数においてほぼ短絡となるように設定され、
前記トラップ回路のうち短絡となる周波数が最も低いトラップ回路は、短絡となる周波数が前記所望の送信周波数帯の最も高い周波数の１．４倍以上であり、かつ前記所望の送信周波数帯の中心周波数の２倍未満に設定される、電力増幅器。
前記電力増幅素子の出力端に近い側に配置されたトラップ回路は、前記電力増幅素子の出力端に最も近い側に配置されている、請求項１記載の電力増幅器。
前記電力増幅素子の出力端からみた前記出力整合回路の前記所望の送信周波数帯の２倍の周波数帯の周波数に対するインピーダンスの位相が、スミスチャート上で１７３度から１９３度の範囲内に設定される、請求項１または２記載の電力増幅器。
前記電力増幅素子の出力端に近い側に配置されたトラップ回路の短絡となる周波数が前記所望の送信周波数帯の３倍の周波数帯の範囲内に設定される、請求項１〜３のいずれか一項に記載の電力増幅器。
前記トラップ回路は、少なくともインダクタとキャパシタとを含む直列共振回路により構成される、請求項１〜４のいずれか一項に記載の電力増幅器。