JP5172504B2 - 演算増幅器 - Google Patents

Description

本発明は、演算増幅器に係り、特に、出力の過電流状態を保護する回路を有するものにあって、出力特性の低下等を招くことなく安定、確実な過電流保護動作の確保等を図ったものに関する。

演算増幅器の構成としては、例えば、図１１に示されたような差動増幅回路が構成されたものが知られている（例えば、特許文献１等参照）。以下、同図を参照しつつ、従来の演算増幅器について説明する。
この演算増幅器は、前段増幅部１０１Ａと、プリドライバ部１０２Ａと、プッシュプル出力段１０３Ａと、アイドル電流供給部１０４Ａとに大別されて構成されてなるものである。

かかる構成において、正転入力端子ＶIN+と反転入力端子ＶIN-に、ＶIN-≫ＶIN+となる電圧が印加されると、前段増幅部１０１Ａは、ノードＶｐから電流が前段増幅部１０１Ａの出力段に流れ込むように動作するので、トランジスタＱ０１のベースから電流ＩB01が前段増幅部１０１Ａへ流れ込み、ノードＶｐの電位が低下することとなる。これにより、トランジスタＱ０１は、コレクタ電流ＩC01を流すように動作し、トランジスタＱＡ３，ＱＡ４によるカレントミラーによって電流ＩC04がトランジスタＱＡ４に流れる。これにより、ＩC01とＩC04の和電流がトランジスタＱＡ１のベース電流ＩBA1となり、出力トランジスタＱＡ１には、大きな電流ＩCA1が流れることとなる。
そして、この電流ＩCA1が過大であると、出力トランジスタＱＡ１の性能劣化を招く原因となる。

かかる出力の過電流を抑圧する方策としては、図１２に示されたようにプッシュプル出力段１０３Ａに抵抗器ＲＡ１とトランジスタＱＡ５による過電流保護回路を設けることが従来から良く知られている。
すなわち、電流ＩCA1が所定値以上となると、電流検出用の抵抗器ＲＡ１における電圧降下により、トランジスタＱＡ５のエミッタ・ベース間電圧ＶBEA5が上昇し、その結果、トランジスタＱＡ５がオンとなり、電流ＩCA5がトランジスタＱ１０のベースへ向かって流れるととなる。そのため、ノードＶｐの電位が上昇し、先に述べた電流ＩB01の前段増幅部１０１への流れ込みを抑圧するよう作用し、出力トランジスタＱＡ１における電流ＩCA1の増大が抑圧されるようになっている。
特開２００２−２１７６５４号公報（第４−６頁、図１−図２３）

しかしながら、上述の従来の過電流保護回路にあっては、電流検出用の抵抗器ＲＡ１のために、出力トランジスタＱＡ１の見かけ上のトランスコンダクタンスが低下し、得られる出力電圧が制限されるという欠点がある。
すなわち、図１２の構成における出力トランジスタＱＡ１のトランスコンダクタンスＧｍは、下記する式１により表される。

Ｇｍ＝ｇｍ_QA1／（１＋ｇｍ_QA1・Ｒ_A1）・・・式１

ここで、ｇｍ_QA1は、出力トランジスタＱＡ１自体のトランスコンダクタンス、Ｒ_A1は、電流検出用の抵抗器ＲＡ１の抵抗値である。

このように、見かけ上のトランスコンダクタンスが減少するため、出力トランジスタＱＡ１のベース電圧に対する出力電圧の電圧利得が減少することとなる。
また、図１２に示された過電流保護回路を設けた場合と、かかる過電流保護回路を有しない図１１に示された従来回路とを、出力電流ＩCA1で比較して見ると、図７に示されたように過電流保護回路が無い場合に比して、過電流保護回路を有する従来回路にあっては、格段に電流制限がなされていることが確認できるが、その結果として、最大出力電圧も、過電流保護回路が無い場合に比して低下するものとなっている（図８参照）。

なお、図７において、横軸はトランジスタＱ０１のベース電流を、縦軸は出力電流を、それぞれ表しており、「従来回路」の表記は、図１２に示された構成の回路を、「保護回路なし」の表記は、図１１に示された回路を、それぞれ意味している。

また、図１２に示されたような過電流保護回路にあって、電流検出用の抵抗器ＲＡ１の抵抗値ＲA1は、下記する式２により表される出力電流の限界値ＩCA1maxとの関係式によって設定される一方、出力電流の限界値ＩCA1maxの温度特性は、その抵抗値ＲA1によって下記する式３のように一意的に定まるものとなっている。

ＩCA1max＝ＶbeQA5／ＲA1・・・式２

∂ＩCA1max／∂Ｔ＝（ＲA1×∂ＶbeQA5／∂Ｔ−ＶbeQA5×∂ＲA1／∂Ｔ）／ＲA1^２・・・式３

なお、式２において、ＶbeQA5は、過電流保護に用いられるトランジスタＱＡ５のベース・エミッタ間電圧であり、Ｔは、温度である。
このように、従来回路においては、出力電流の温度特性を任意に設定することができず、抵抗器ＲＡ１の温度特性によっては出力電流の限界値ＩCA1maxの温度に対する感度が鋭敏となり動作の安定性を著しく悪化させるという問題を招くことがある。

本発明は、上記実状に鑑みてなされたもので、最大出力電圧の低下を招くことなく出力の過電流を回避することのできる過電流保護回路を有する演算増幅器の提供するものである。
本発明の他の目的は、発振を生ずることのない安定した動作が可能な過電流保護回路を有する演算増幅器を提供することにある。
本発明の他の目的は、出力電流の限界値の設定における温度依存性を軽減することにある。
本発明の他の目的は、熱暴走を招くことのない安定した動作が可能な過電流保護回路を有する演算増幅器を提供することにある。

上記本発明の目的を達成するため、本発明に係る演算増幅器は、
入力信号に対して差動出力が得られるよう構成された前段増幅部と、前記前段増幅器の出力を電圧・電流変換するプリドライバ部と、前記プリドライバ部からの入力信号を増幅出力するプッシュプル出力段を具備してなる演算増幅器であって、
前記プリドライバ部は、ベースが前記前段増幅部の出力段に接続される一方、エミッタが第１の定電流源に接続されたＰＮＰ形の第１のトランジスタを有してなる一方、
前記第１のトランジスタのコレクタ電流の増大に応じて、前記プシュプル出力段の出力電流の増大を抑圧するよう構成されてなる過電流保護回路が設けられ、
当該過電流保護回路は、一端に第１の電源電圧が印加され、他端に過電流保護回路用カレントミラーを介して前記プリドライバ部の第１のトランジスタのコレクタ電流に応じた電流が流れるよう電流検出用抵抗器が設けられ、
当該電流検出用抵抗器と前記過電流保護回路用カンレントミラーとの接続点には、過電流保護用のＰＮＰ形トランジスタのベースが接続され、当該過電流保護用のＰＮＰ形トランジスタのエミッタには、前記第１の電源電圧が印加される一方、そのコレクタは、前記前段増幅部の出力段に接続され、
前記過電流保護回路用カレントミラーは、ベースとコレクタとが接続されたＮＰＮ形のカレントミラー用第１のトランジスタと、当該カレントミラー用第１のトランジスタとベースが相互に接続されたＮＰＮ形のカレントミラー用第２のトランジスタとを有し、前記カレントミラー用第１及び第２のトランジスタのエミッタには、共に第２の電源電圧が印加され、前記カレントミラー用第１のトランジスタのコレクタは、前記プリドライバ部の第１のトランジスタのコレクタに接続される一方、前記カレントミラー用第２のトランジスタのコレクタは、前記電流検出用抵抗器の一端に接続され、
前記プッシュプル出力段を構成するハイサイド側のトランジスタのベースが、前記プリドライバ部のＰＮＰ形の第１のトランジスタのエミッタに接続され、
前記過電流保護用のＰＮＰ形トランジスタのコレクタと、前記電流検出用抵抗器と前記過電流保護回路用カレントミラーのカレントミラー用第２のトランジスタのコレクタとの接続点との間に、キャパシタが接続され、
前記過電流保護用抵抗器の両端に、前記第１の定電流源とほぼ等しい温度特性を有する過電流保護回路用の定電流源が並列接続されて設けられてなるものである。

本発明によれば、従来と異なり、出力トランジスタの電圧降下を生じさせないので、出力段のトランスコンダクタンスを低下させることなく、したがって、電圧利得の低下を招くことなく過電流保護が可能となる。
また、過電流保護回路のトランジスタのベースとコレクタとの間にキャパシタを設ける構成とすることにより、演算増幅器の外部帰還が無くなった場合の発振を防止し、安定した過電流保護動作を確保することができる。
また、過電流保護回路のトランジスタのベースにベース抵抗器を設ける構成とすることにより、熱暴走を確実に防止し、回路の信頼性の向上を図ることができる。
さらに、過電流保護回路に定電流源を設け、第１のトランジスタのエミッタに接続された第１の定電流源と同一の温度特性として、双方の電流を所定の関係に設定する構成とすることにより、出力電流の制限値の温度特性を、従来に比して、より容易に制御可能とすることができ、温度依存性を軽減することができる。

以下、本発明の実施の形態について、図１乃至図１０を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における演算増幅器の第１の構成例について、図１を参照しつつ説明する。
本発明の実施の形態における演算増幅器は、前段増幅部１０１と、プリドライバ部１０２と、プッシュプル出力段１０３と、アイドル電流供給部１０４と、過電流保護回路１０５に大別されて構成されたものとなっている。
以下、具体的に回路構成について説明することとする。なお、以下の説明において、第１、第２、第７乃至第１０のトランジスタ１、２、７〜１０にはＰＮＰ形が、第３乃至第６のトランジスタ３〜６、第１１乃至第１３のトランジスタ１１〜１３にはＮＰＮ形が、それぞれ用いられているものとする。

前段増幅部１０１は、正転入力端子４２と反転入力端子４３に印加された入力信号の差分に応じた出力信号を出力するよう差動増幅器（コンダクタンスアンプ）が構成されてなるものである。
前段増幅部１０１の出力段には、プリドライバ部１０２を構成する第１のトランジスタ（図１においては「Ｑ１」と表記）１のベースと、過電流保護回路１０５を構成する第１０のトランジスタ（図１においては「Ｑ１０」と表記）１０のコレクタが接続されている。

プリドライバ部１０２は、第１のトランジスタ１を用いてなり、前段増幅部１０１の出力電圧を電流変換してプッシュプル出力段１０３を駆動するようになっているものである。
第１のトランジスタ１は、エミッタに定電流Ｉ01を出力する第１の定電流源２１の一端に接続される一方、コレクタは、第１１のトランジスタ（図１においては「Ｑ１１」と表記）１１のコレクタが接続されている。
なお、第１の定電流源２１は、その他端に第１の電源電圧Ｖ＋が印加されるようになっている。

第１１のトランジスタ１１は、ベースとコレクタとが相互に接続されて、いわゆるダイオード接続状態とされており、エミッタは、第２の電源電圧Ｖ−が印加されるようになっている。
この第１１のトランジスタ１１のベースは、第１２のトランジスタ（図１においては「Ｑ１２」と表記）１２のベースに接続されており、第１２のトランジスタ１２のコレクタは、後述する過電流保護回路１０５を構成する電流検出用抵抗器３１の一端及び第１０のトランジスタ１０のベースに接続される一方、エミッタは、第２の電源電圧Ｖ−が印加されるようになっている。
しかして、第１１及び第１２のトランジスタ１１，１２によりカレントミラーが構成されたものとなっている。

プッシュプル出力段１０３は、第２のトランジスタ（図１においては「Ｑ２」と表記）２と第３のトランジスタ（図１においては「Ｑ３」と表記）３とから構成されており、第２及び第３のトランジスタ２，３は、コレクタが相互に接続されると共に、出力端子４１に接続されている。
また、第２のトランジスタ２のエミッタには、第１の電源電圧Ｖ＋が印加されるようになっており、第２のトランジスタ２は、ハイサイド側のトランジスタとされる一方、第３のトランジスタ３のエミッタは、第２の電源電圧Ｖ−が印加されるようになっており、第３のトランジスタ３は、ローサイド側のトランジスタとなっている。
そして、第２のトランジスタ２のベースは、プリドライバ部１０２の第１のトランジスタ１のエミッタに接続されている。

アイドル電流供給部１０４は、プッシュプル出力段１０３のアイドリング時におけるアイドリング電流を供給するためのもので、本発明の実施の形態においては、カレントミラー（アイドル用第１のカレントミラー）を構成する第４及び第５のトランジスタ（図１においては、それぞれ「Ｑ４」、「Ｑ５」と表記）４，５と、同じくカレントミラー（アイドル用第２のカレントミラー）を構成する第７及び第８のトランジスタ（図１においては、それぞれ「Ｑ７」、「Ｑ８」と表記）７，８と、第２乃至第５の定電流源２２〜２５を主たる構成要素として構成されたものとなっている。

第４のトランジスタ４は、ベースとコレクタとが相互に接続されて、いわゆるダイオード接続状態とされると共に、その接続点には、第５のトランジスタ５のベースが接続されている。
そして、第４のトランジスタ４のコレクタには、定電流Ｉ02を出力する第２の定電流源２２の一端が接続されており、この第２の定電流源２２の他端には、第１の電源電圧Ｖ＋が印加されるようになっている。
また、第４のトランジスタ４のエミッタには、第６のトランジスタ（図１においては「Ｑ６」と表記）６のコレクタ及びベースが接続されている。

第６のトランジスタ６は、上述のようにダイオード接続されており、エミッタは、第２の電源電圧Ｖ−が印加されるようになっている。
一方、第５のトランジスタ５は、コレクタが先の第２のトランジスタ２のベースに接続される一方、エミッタは、定電流Ｉ０５を出力する第５の定電流源２５の一端に接続されており、この第５の定電流源２５の他端は、第２の電源電圧Ｖ−が印加されるようになっている。

第７のトランジスタ７は、ベースとコレクタとが相互に接続されて、いわゆるダイオード接続状態とされると共に、その接続点には、第８のトランジスタ８のベースが接続されている。
そして、第７のトランジスタ４のコレクタには、定電流Ｉ04を出力する第４の定電流源２４の一端が接続されており、この第４の定電流源２４の他端には、第２の電源電圧Ｖ−が印加されるようになっている。

また、第７のトランジスタ７のエミッタには、第９トランジスタ（図１においては「Ｑ９」と表記）９のコレクタ及びベースが接続されている。
第９のトランジスタ９は、上述のようにダイオード接続されており、エミッタは、第１の電源電圧Ｖ＋が印加されるようになっている。

一方、第８のトランジスタ８のエミッタは、第２のトランジスタ２のベースに接続されると共に、定電流Ｉ03を出力する第３の定電流源２３の一端に接続されており、この第３の定電流源２３の他端は、第１の電源電圧Ｖ＋が印加されるようになっている。
また、第８のトランジスタ８のコレクタは、第５のトランジスタ５のエミッタ及び第３のトランジスタ３のベースに接続されている。

過電流保護回路１０５は、第１０のトランジスタ１０と、電流検出用抵抗器（図１においては「ＲＢ１」と表記）３１とを備えてなるもので、この第１の構成例は、最も基本的な過電流保護回路の構成を示すものである。
すなわち、第１０のトランジスタ１０は、そのエミッタに第１の電源電圧Ｖ＋が印加されるようになっている一方、コレクタは、先に述べたように第１のトランジスタ１のベースに接続されている。
さらに、第１０のトランジスタ１０のベースは、電流検出用抵抗器３１と第１２のトランジスタの相互の接続点に接続されており、電流検出用抵抗器３１の他端は、第１の電源電圧Ｖ＋が印加されるようになっている。

次に、上述した過電流保護回路１０５の基本構成に対して、種々の観点から構成要素を付加した構成例について、図２乃至図５を参照しつつ説明し、回路動作については、図５に示された構成例を参照しつつ説明することとする。
最初に、第２の構成例について、図２を参照しつつ説明する。なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第２の構成例は、図１に示された構成において、さらに、発振防止用のキャパシタ（図２においては「ＣＢ１」と表記）３５を追加した構成となっているものである。
すなわち、キャパシタ３５は、その一端が第１０のトランジスタ１０のコレクタに、他端が電流検出用抵抗器３１と第１２のトランジスタ１２のコレクタとの接続点に接続されたものとなっている。

次に、第３の構成例について、図３を参照しつつ説明する。なお、図１又は図２に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第３の構成例は、定電流Ｉ06を出力する第６の定電流源２６が、電流検出用抵抗器３１に対して並列接続されて設けられたものである。

次に、第４の構成例について、図４を参照しつつ説明する。なお、図１、図２、又は、図３に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第４の構成例は、第１０のトランジスタ１０のベース抵抗器（図４においては「ＲＢ２」と表記）３２を設けたものである。
すなわち、ベース抵抗器３２は、その一端が第１０のトランジスタ１０のベースに、他端が電流検出用抵抗器３１と第１２のトランジスタ１２のコレクタとの接続点に接続されたものとなっている。

次に、第５の構成例について、図５を参照しつつ説明する。なお、図１、図２、図３、又は、図４に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第５の構成例は、図１に示された基本構成に対して、図２乃至図４に示されたそれぞれの構成を適用し、かつ、第１１及び第１２のトランジスタ１１，１２と共にカレントミラーを構成するＮＰＮ形の第１３のトランジスタ（図５においては「Ｑ１３」と表記）１３が設けられたものとなっている。
すなわち、第１３のトランジスタ１３は、そのベースが第１１及び第１２のトランジスタ１１，１３のベースと相互に接続される一方、コレクタは、第２のトランジスタ２のベースに接続され、エミッタは、第２の電源電圧Ｖ−が印加されるようになっている。

次に、この第５の構成例における回路動作について、図６を参照しつつ説明する。なお、図６は、図５に示された回路構成に主たる電流の流れを併記したものである。
まず、反転入力端子４３と正転入力端子４２に、ＶIN-≫ＶIN+となる電圧が印加されたとする。これによって、前段増幅部１０１の出力段には、シンク電流ＩB01が第１のトランジスタ１のベースから流れ込み、ノードＶｐの電位が低下するため、第１のトランジスタ１は、コレクタ電流ＩC01を流すよう動作することとなる。

このとき、第１１〜第１３のトランジスタ１１〜１３によるカレントミラーによって、第１２のトランジスタ１２には電流ＩCB1が、第１３のトランジスタ１３には電流ＩCA4が、それぞれ流れ、第１のトランジスタ１を流れる電流ＩC01と、第１３のトランジスタ１３を流れる電流ＩCA4は、第２のトランジスタ２のベース電流ＩBA1となる。
これにより、第２のトランジスタ２のコレクタには、ベース電流ＩBA1がβPNP倍されたコレクタ電流ＩCA1が流れることとなる（図６参照）。 なお、ここで、βPNPは、ＰＮＰ形トランジスタの電流増幅率である。

一方、第１２のトランジスタ１２を流れるＩCB1は、電流検出用抵抗器３１に供給され、電圧降下による電圧ＶBEB2を生じせしめ、この電圧が第１０のトランジスタ１０の閾値電圧を超えると、第１０のトランジスタ１０が動作し、コレクタ電流ＩCB2を流すため、ノードＶｐの電位を上昇させる。その結果、先に述べた第１のトランジスタ１の電流ＩC01の増加が抑圧されるため、出力電流ＩCA1が過電流となることが防止されることとなる。
したがって、第１１〜１３のトランジスタ１１〜１３の特性が等しい場合、下記する式４に示されたように電流検出用抵抗器３１の抵抗値ＲＢ１を設定することにより、出力電流ＩCA1が所望の大きさとなった際に、過電流保護動作が行われるようにすることができる。

ＲＢ１＝０.７／（ＩCA1／２・βPNP＋Ｉ01／２−Ｉ06）・・・式４

ここで、Ｉ01は、第１の定電流源２１により出力される定電流値を、Ｉ06は、第６の定電流源２６により出力される定電流値を、それぞれ表すものとする。
このように、本発明の実施の形態においては、電流検出用抵抗器３１は、従来と異なり、出力段、すなわち、第２のトランジスタ２と直列接続されて設けられてないため、最大出力電圧を犠牲にすることなく過電流保護が可能となっている。

図７には、第１のトランジスタ１のベース電流ＩB01の変化に対する第２のトランジスタ２のコレクタ電流（出力電流）ＩCA1の変化特性例が、過電流保護回路を有する従来回路及び過電流保護回路を有しない従来回路のそれぞれの同様の変化特性例と共に示されており、同図によれば、本発明の実施の形態における過電流保護回路は、従来の過電流保護回路と同程度に出力電流）ＩCA1が制限可能であることが確認できる。
そして、図８には、本発明の実施の形態における演算増幅器と、従来の過電流保護回路を有する演算増幅器において、それぞれ出力電流の制限を同程度とした場合の、電源電圧の変化に対する最大出力電圧の変化特性例が示されている。同図によれば、本発明の実施の形態における演算増幅器の場合、過電流保護回路を有しない従来の演算増幅器と同様の最大出力電圧が得られるのに対して、従来の過電流保護回路を有する演算増幅器では、明らかに過電流保護回路が無い場合よりも、最大出力電圧が低下していることが確認できる。

次に、発振防止用のキャパシタ３５について説明すれば、これは、過電流保護動作時の発振を防止するために設けられたものである。
すなわち、演算増幅器が過電流保護が作用しない通常の動作状態にある場合は、キャパシタ３５はの両端子間は同相となるので、キャパシタ３５が無い状態に等価である。しかし、先に説明したように過電流保護動作時には、キャパシタ３５は、第１０のトランジスタ１０に対して差動的に作用して発振を防止するものとなっている。
図９には、キャパシタ３５を有する場合と、有しない場合におけるパルス応答特性の例が示されており、同図によれば、キャパシタ３５を設けることによって、キャパシタ３５を設けない場合に比して発振が抑えられていることがわかる。

次に、第６の定電流源２６を設ける意義について説明することとする。
第６の定電流源２６は、第１の定電流源２１とほぼ等しい温度特性のもの用いることで、次述するように出力電流の限界値ＩCA1maxの温度特性の制御が従来に比して容易となる。
すなわち、まず、第６の定電流電源２６から出力される定電流Ｉ06と、第１の定電流電源２１から出力される定電流Ｉ01は、下記する式５に表される関係式を満足するように設定される。

Ｉ06＝ｎ×Ｉ01（０≦ｎ＜０.５）・・・式５

そして、かかる条件の下、プッシュプル出力段１０３の出力ソース電流は、下記する式６のようになる。

ＩCA1max＝２βPNP・ＶbeQB2／ＲB1−（１−２ｎ）βPNP・Ｉ01・・・式６

ここで、ＶbeQB2は、第１０のトランジスタ１０のベース・エミッタ間電圧である。
この式６を温度Ｔについて偏微分して出力電流の制限値ＩCA1maxの温度係数を求めると下記する式７のようになる。

∂ＩCA1max／∂Ｔ＝（２βPNP／ＲB1）（∂ＶbeQB2／∂Ｔ）−（２βPNP・ＶbeQB2／ＲB1^２）（∂ＲB1／∂Ｔ）−（１−２ｎ）βPNP（∂Ｉ01／∂Ｔ）＋｛（２ＶbeQB2／ＲB1）−（１−２ｎ・Ｉ01）｝（∂βPNP／∂Ｔ）・・・式７

したがって、式６では、従来回路（図１２）におけるＩCA1maxの温度特性を表す式３と異なり、任意に設定できる変数として、ＲB1とｎがあるので、ＩCA1maxの温度特性をある程度制御することができるものとなっている。
図１０には、周囲温度２５℃でＩCA1max≒３０ｍＡとした場合の、周囲温度変化に対する最大出力ソース電流の変化例が、本発明の実施の形態における回路と従来回路（図１２参照）について示されている。
同図によれば、本発明の実施の形態における回路は、従来回路に比してＩCA1maxの温度依存性を確実に軽減するものであることが確認できる。

次に、ベース抵抗器３２を設ける意義について説明すれば、このベース抵抗３２は第１０のトランジスタ１０の熱暴走を防止するためのものである。
すなわち、前段増幅部１０１のシンク電流能力が十分に大きい場合に、周囲温度が高温状態において、その入力電圧がＶin-≫Ｖin+の状態を続けると、第１０のトランジスタ１０ベース・エミッタ間電圧ＶBEB2が減少し、そのコレクタ電流ＩCB2が増加し、それによって第１０のトランジスタ１０の温度上昇を招き、最悪時には、熱暴走に至る虞がある。

そこで、正の温度係数を有するベース抵抗器３２を第１０のトランジスタ１０のベースに接続することで、高温時におけるベース・エミッタ間電圧ＶBEB2の減少分が補償されることとなり、熱暴走の防止がなされるようになっている。

本発明の実施の形態における演算増幅器の過電流保護回路の第１の構成例を示す回路図である。 本発明の実施の形態における演算増幅器の過電流保護回路の第２の構成例を示す回路図である。 本発明の実施の形態における演算増幅器の過電流保護回路の第３の構成例を示す回路図である。 本発明の実施の形態における演算増幅器の過電流保護回路の第４の構成例を示す回路図である。 本発明の実施の形態における演算増幅器の過電流保護回路の第５の構成例を示す回路図である。 図５に示された回路図における主要部における電流の流れを示した回路図である。 前段増幅部へ流れ込む電流の変化に対するとプッシュプル出力段の出力電流の変化特性を示す特性線図である。 電源電圧の変化に対する最大出力電圧の変化特性を示す特性線図である。 パルス入力に対する出力電圧の変化特性を示す特性線図である。 周囲温度の変化に対する最大出力ソース電流の変化特性を示す特性線図である。 過電流保護回路を有しない演算増幅器の従来回路例を示す回路図である。 従来の過電流保護回路を備えた演算増幅器の回路例を示す回路図である。

符号の説明

１０１…前段増幅部
１０２…プリドライバ部
１０３…プッシュプル出力段
１０５…過電流保護回路

Claims (2)

1. 入力信号に対して差動出力が得られるよう構成された前段増幅部と、前記前段増幅器の出力を電圧・電流変換するプリドライバ部と、前記プリドライバ部からの入力信号を増幅出力するプッシュプル出力段を具備してなる演算増幅器であって、
   前記プリドライバ部は、ベースが前記前段増幅部の出力段に接続される一方、エミッタが第１の定電流源に接続されたＰＮＰ形の第１のトランジスタを有してなる一方、
   前記第１のトランジスタのコレクタ電流の増大に応じて、前記プシュプル出力段の出力電流の増大を抑圧するよう構成されてなる過電流保護回路が設けられ、
   当該過電流保護回路は、一端に第１の電源電圧が印加され、他端に過電流保護回路用カレントミラーを介して前記プリドライバ部の第１のトランジスタのコレクタ電流に応じた電流が流れるよう電流検出用抵抗器が設けられ、
   当該電流検出用抵抗器と前記過電流保護回路用カンレントミラーとの接続点には、過電流保護用のＰＮＰ形トランジスタのベースが接続され、当該過電流保護用のＰＮＰ形トランジスタのエミッタには、前記第１の電源電圧が印加される一方、そのコレクタは、前記前段増幅部の出力段に接続され、
   前記過電流保護回路用カレントミラーは、ベースとコレクタとが接続されたＮＰＮ形のカレントミラー用第１のトランジスタと、当該カレントミラー用第１のトランジスタとベースが相互に接続されたＮＰＮ形のカレントミラー用第２のトランジスタとを有し、前記カレントミラー用第１及び第２のトランジスタのエミッタには、共に第２の電源電圧が印加され、前記カレントミラー用第１のトランジスタのコレクタは、前記プリドライバ部の第１のトランジスタのコレクタに接続される一方、前記カレントミラー用第２のトランジスタのコレクタは、前記電流検出用抵抗器の一端に接続され、
   前記プッシュプル出力段を構成するハイサイド側のトランジスタのベースが、前記プリドライバ部のＰＮＰ形の第１のトランジスタのエミッタに接続され、
   前記過電流保護用のＰＮＰ形トランジスタのコレクタと、前記電流検出用抵抗器と前記過電流保護回路用カレントミラーのカレントミラー用第２のトランジスタのコレクタとの接続点との間に、キャパシタが接続され、
   前記過電流保護用抵抗器の両端に、前記第１の定電流源とほぼ等しい温度特性を有する過電流保護回路用の定電流源が並列接続されて設けられてなることを特徴とする演算増幅器。
2. 前記過電流保護用のＰＮＰ形トランジスタのベースと、前記電流検出用抵抗器と前記過電流保護回路用カレントミラーのカレントミラー用第２のトランジスタのコレクタとの接続点との間に、ベース抵抗器が接続されてなることを特徴とする請求項１記載の演算増幅器。

Images