JP4549274B2

JP4549274B2 - ドライバー出力回路

Info

Publication number: JP4549274B2
Application number: JP2005307034A
Authority: JP
Inventors: 正佐々木; 堅次武渕
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2005-10-21
Filing date: 2005-10-21
Publication date: 2010-09-22
Anticipated expiration: 2025-10-21
Also published as: JP2007116512A

Description

本発明は、ドライバー出力回路に係り、特に、フルスイング出力用のドライバー出力回路におけるドライブ能力向上、消費電力の低減等を図ったものに関する。

従来、この種の回路としては、例えば、図２に示されたような回路が公知となっている。
以下、同図を参照しつつこの従来回路について説明することとする。
このドライバー出力回路は、入力段に設けられたコンダクタンス・アンプ（図２においては「gm AMP」と表記）４１と、このコンダクタンス・アンプ４１の出力電流に応じて動作する第１のトランジスタＱ１と、いわゆるトーテム・ポール接続されて出力段を構成する第２及び第３のトランジスタＱ２，Ｑ３とを主たる構成要素として構成されたものとなっており、フルスイング出力が可能となっている。なお、第１及び第２のトランジスタＱ１，Ｑ２はｐｎｐ型トランジスタであり、第３のトランジスタＱ３はｎｐｎ型トランジスタとなっている。
なお、このようなフルスイング出力のドライバー出力回路としては、例えば、特許文献１等に記載されたものなどが公知となっている。

特開平３−２３５４１７号公報（第３−５頁、図３及び図４）

ところが、上記従来回路において、出力トランジスタである第２及び第３のトランジスタＱ２，Ｑ３のドライブ能力は、第２のトランジスタＱ２の電流増幅率をｈｆｅ２、第３のトランジスタＱ３の電流増幅率をｈｆｅ３とすると、第２のトランジスタＱ２のドライブ能力ＡQ2は、ＡQ2＝（Ｉ１−Ｉ１０）× ｈｆｅ２となり、また、第３のトランジスタＱ３のドライブ能力ＡQ3は、ＡQ3＝Ｉ１０× ｈｆｅ3となり、ドライブ能力に制限が生じたものとなっている。
すなわち、第２のトランジスタＱ２のドライブ能力は、理想的には第２のトランジスタＱ２のベース電流が第１のトランジスタＱ１に流れるコレクタ電流Ｉ１と等しくなり、それが電流増幅されたものとなるべきところ、第１のトランジスタＱ１のエミッタに接続された定電流源４２の出力電流Ｉ１０に対応する分だけ能力が低下したものとなっている。また、第３のトランジスタＱ３のドライブ能力は、先の定電流源４２からの電流Ｉ１０だけで定まるものとなっており、このため、必ずしも十分なドライブ能力が確保されてはいないという問題があった。

本発明は、上記実状に鑑みてなされたもので、ドライブ能力の向上を図った出力フルスイング形式のドライバー出力回路を提供するものである。
本発明の他の目的は、消費電流の低減を図った出力フルスイング形式のドライバー出力回路を提供することにある。

上記本発明の目的を達成するため、本発明に係るドライバー出力回路は、
入力信号の電圧に応じた電流を出力する電圧・電流変換回路と、コレクタがグランドに接続され、エミッタには第１の定電流源が接続される一方、前記電圧・電流変換回路によってベース電流が供給されるｐｎｐ型の第１のトランジスタとから入力段が構成される一方、２つのトランジスタがトーテム・ポール接続されて出力段が構成されてなるドライバー出力回路であって、
前記２つのトランジスタは、ｐｎｐ型の第２のトランジスタと、ｎｐｎ型の第３のトランジスタとが用いられ、当該第２及び第３のトランジスタはコレクタ同士が接続される一方、第２のトランジスタのエミッタには電源電圧が印加され、第３のトランジスタのエミッタはグランドに接続されて設けられ、
前記第２のトランジスタのベースは、前記第１のトランジスタのエミッタに接続されると共に、当該第２のトランジスタのベース電流を補償する第１のベース電流補償回路の出力段に接続され、
前記第３のトランジスタのベースは、前記第１のベース電流補償回路の入力段にコレクタが接続されたｎｐｎ型の第４のトランジスタのエミッタに接続されると共に、当該第３のトランジスタのベース電流を補償する第２のベース電流補償回路の出力段に接続され、
前記第２のトランジスタのベースと第３のトランジスタのベースの間には、ｎｐｎ型の第５のトランジスタが、前記第２のトランジスタのベースにコレクタが、前記第３のトランジスタのベースにエミッタが、それぞれ接続されて設けられると共に、ｐｎｐ型の第６のトランジスタが、前記第２のトランジスタのベースにエミッタが、前記第３のトランジスタのベースにコレクタが、それぞれ接続されて設けられ、
前記第４及び第５のトランジスタは、ベースが相互に接続されて、共に動作状態とし得る第１のバイアス電圧が印加され、
前記第６のトランジスタは、ｐｎｐ型の第７のトランジスタとベースが相互に接続されて、共に動作状態とし得る第２のバイアス電圧が印加され、
前記第７のトランジスタは、エミッタが前記第２のトランジスタのべースに、コレクタが前記第２のベース電流補償回路の入力段に接続され、
前記第２のトランジスタのベースには、前記第１の定電流源の出力電流と同一電流を出力する第２の定電流源が、また、前記第３のトランジスタのベースとグランドとの間には、前記第１の定電流源の出力電流と同一電流を出力する第３の定電流源が、それぞれ接続されてなるものである。
かかる構成において、前記第２のベース電流補償回路の出力段から第３のトランジスタのベースへ供給される電流は、第６のトランジスタのエミッタ面積と第７のトランジスタのエミッタ面積の比と、前記第２のベース電流補償回路の入力電流対出力電流の比を、それぞれ任意に設定して決定されたものとするのが好適である。
また、前記第１のベース電流補償回路の出力段へ流入される第２のトランジスタのベース電流は、前記第４のトランジスタのエミッタ面積と第５のトランジスタのエミッタ面積の比と、第１のベース電流補償回路の入力電流対出力電流の比を、それぞれ任意に設定して決定されたものとするのが好適である。

本発明によれば、ベース電流補償回路を設け、出力段のトランジスタへ十分なベース電流が供給されるよう構成することにより、従来に比してさらなるドライブ能力の向上が図られたドライバー出力回路を提供することができる。
また、第２のベース電流補償回路の出力段から第３のトランジスタのベースへ供給される電流を、第６のトランジスタのエミッタ面積と第７のトランジスタのエミッタ面積の比と、前記第２のベース電流補償回路の入力電流対出力電流の比を、それぞれ任意に設定して決定した構成としたものにあっては、第７のトランジスタのエミッタ面積を可変して第２のベース電流補償回路の入力段に流れる電流を増幅させることができ、そのため、第２のベース電流補償回路から第３のトランジスタのベース電流の供給分を所望の大きさとして、その供給分だけ第１の定電流源の電流を減らすことによる低消費電流化が可能となる。
さらに、第１のベース電流補償回路の出力段へ流入される第２のトランジスタのベース電流を、第４のトランジスタのエミッタ面積と第５のトランジスタのエミッタ面積の比と、第１のベース電流補償回路の入力電流対出力電流の比を、それぞれ任意に設定して決定した構成としたものにあっては、第４のトランジスタのエミッタ面積を可変して第１のベース電流補償回路の出力段に流れる電流を増幅させ、第２のトランジスタのベース電流を供給することで、その第１のベース電流補償回路による第２のトランジスタのベース電流の供給分だけ第１のトランジスタに流れる電流を減らすことができるため、電圧・電流変換回路が第１のトランジスタへ供給するベース電流を減らすことによる低消費電流化が可能となる。

以下、本発明の実施の形態について、図１を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態におけるドライバー出力回路の構成例について、図１を参照しつつ説明する。
このドライバー出力回路は、入力段を構成するコンダクタンス・アンプ（図１においては「gm AMP」と表記）１１及び第１のトランジスタ（図１においては「Ｑ１」と表記）１と、出力段を構成する第２及び第３のトランジスタ（図１においては、それぞれ「Ｑ２」、「Ｑ３」と表記）２，３と、第１及び第２のベース電流補償回路（図１においては、それぞれ「ＣＯＭＰ１」、「ＣＯＭＰ２」と表記）３１，３２とを主たる構成要素として構成されて、いわゆる出力フルスイング形式の回路となっているものである。

まず、具体的な回路接続について説明すれば、電圧・電流変換回路として公知・周知の回路構成を有するコンダクタンス・アンプ１１は、その入力段が入力端子２８に接続される一方、その出力段は第１のトランジスタ１のベースに接続されている。本発明の実施の形態において、第１のトランジスタ１は、ｐｎｐ型トランジスタが用いられており、そのコレクタはグランドに接続される一方、エミッタには、図示されない電源に接続されて定電流Ｉ１０を出力する第１の定電流源２１に接続されている。さらに、第１のトランジスタ１のエミッタは、第２のトランジスタ２のベース、後述する第５のトランジスタ（図１においては「Ｑ５」と表記）５のコレクタ、及び、同じく後述する第６及び第７のトランジスタ（図１においては、それぞれ「Ｑ６」、「Ｑ７」と表記）６，７のエミッタにそれぞれ接続されると共に、後述する第１のベース電流補償回路３１の出力段（図１においては「ＯＵＴ」と表記）に接続されたものとなっている。
また、第２のトランジスタ２のベースには、図示されない電源に接続されて定電流Ｉ８を出力する第２の定電流源２２が接続されている。

一方、ｐｎｐ型の第２のトランジスタ２のエミッタには、図示されない電源により電源電圧Ｖｃｃが印加されるようになっている一方、そのコレクタは、ｎｐｎ型の第３のトランジスタ３のコレクタと共に出力端子２９に接続されている。そして、第３のトランジスタ３のエミッタはグランドに接続されたものとなっている。
ｎｐｎ型の第４のトランジスタ（図１においては「Ｑ４」と表記）４は、そのコレクタが第１のベース電流補償回路３１の入力段（図１においては「ＩＮ」と表記）に接続されたものとなっている。そして、この第４のトランジスタ４は、そのベースが第５のトランジスタ５のベースと共に、第１の定電圧源２５による所定の正電圧Ｖ１が印加されるようになっている一方、エミッタは、第５のトランジスタ５のエミッタと共に第３のトランジスタ３のベースに接続されている。

また、ｐｎｐ型の第６及び第７のトランジスタ６，７は、ベースが相互に接続されて、第２の定電圧源２６による所定の正電圧Ｖ２が印加されるようになっている一方、第６のトランジスタ６のコレクタは、第３のトランジスタ３のベースに接続されている。また、第７のトランジスタ７のコレクタは、第２のベース電流補償回路３２の入力段（図１においては「ＩＮ」と表記）に接続されたものとなっている。そして、第２のベース電流補償回路３２の出力段（図１においては「ＯＵＴ」と表記）は第３のトランジスタ３のベースに接続されている。さらに、第３のトランジスタ３のベースとグランドとの間には、定電流Ｉ９を出力する第３の定電流源２３が接続されている。

次に、上記構成におけるドライバー出力回路の動作について説明する。
最初に、前提として、第１乃至第３の定電流源２１〜２３の各出力電流Ｉ１０、Ｉ９、Ｉ８は、同一電流値であるとする。また、所定電圧Ｖ１は、第３〜第５のトランジスタ３〜５が動作するに足りる任意に設定された電圧であり、所定電圧Ｖ２は、第２のトランジスタ２，第６及び第７のトランジスタ６，７が動作するに足りる任意に設定された電圧であるとする。

かかる前提の下、まず、出力端子２９から外部へ電流を流出させる場合、第１のトランジスタ１は、第２のトランジスタ２のベース電流と第１の定電流源２１の出力電流Ｉ１０を流す作用をする。また、第５のトランジスタ５には、第４のトランジスタ４とのエミッタ面積比で定まる大きさの第２の定電流源２２の出力電流Ｉ８の一部の電流が流入し、その電流を第３の定電流源２３の出力電流Ｉ９として第３の定電流源２３へ供給するよう作用する。
また、第４のトランジスタ４は、第２のトランジスタ２のベース電流を第１のベース電流補償回路３１の出力段に流入させるよう作用する。
さらに、第７のトランジスタ７は、第３のトランジスタ３が動作して出力端子２９から電流が流入する場合に、第２のベース電流補償回路３２が第３のトランジスタ３のベース電流となる電流を出力するよう第２のベース電流補償回路３２の入力段へ電流供給を行うよう作用する。

また、第６のトランジスタ６には、第７のトランジスタ４とのエミッタ面積比で定まる大きさの第２の定電流源２２の出力電流Ｉ８の一部の電流が流入し、その電流を第３の定電流源２３の出力電流Ｉ９として第３の定電流源２３へ供給するよう作用する。
そして、入力端子２８に論理値Ｌｏｗに相当する信号が入力された場合、第２のトランジスタ２が動作して出力端子２９に電流を流し、その際、第２のトランジスタ２のベース・エミッタ間電圧ＶＢＥが増加する一方、第６及び第７のトランジスタ６，７のベース・エミッタ間電圧ＶＢＥは減少する。
また、定電流Ｉ８とＩ９は等しいため、第４及び第５のトランジスタ４，５のベース・エミッタ間電圧ＶＢＥが増加する一方、第３のトランジスタ３のベース・エミッタ間電圧ＶＢＥは減少する。

ここで、第２のトランジスタ２により出力端子２９から外部へ電流を流す際、第２の定電流源２２による定電流Ｉ９は、第４のトランジスタ４に流れる電流をＩ４、第５のトランジスタ５に流れる電流をＩ５とすると、Ｉ９＝Ｉ４＋Ｉ５となる。第４及び第５のトランジスタ４，５のベース・エミッタ間電圧ＶＢＥは等しいため、第４のトランジスタ４のエミッタ面積をＮ４、第５のトランジスタ５のエミッタ面積をＮ５とすると、第４のトランジスタ４に流れる電流Ｉ４は、Ｉ４＝（Ｎ４／Ｎ５）×Ｉ５となる。

そして、第４のトランジスタ４に流れる電流Ｉ４の内、第１のベース電流補償回路３１の出力段ＯＵＴへ流れ込む電流をＩ４’とし、第１のトランジスタ１に流れる電流をＩ１、第２のトランジスタ２の電流増幅率をｈｆｅ２とすると、第２のトランジスタ２のベース電流ＩＢ２は、ＩＢ２＝（Ｉ１−Ｉ１０）＋Ｉ４’となり、第２のトランジスタ２のドライブ能力は、｛（Ｉ１−Ｉ１０）＋Ｉ４’｝×ｈｆｅ２となる。
すなわち、第１のベース電流補償回路３１を備えない従来回路（図２参照）においては、本発明の実施の形態における第２のトランジスタ２に相当する出力トランジスタのドライブ能力は（Ｉ１−Ｉ１０）×ｈｆｅ２であったのに対して、本発明の実施の形態におけるドライバー出力回路では、上述のように従来回路に比してＩ４’×ｈｆｅ２分だけドライブ能力の向上がなされるものとなっている。

一方、入力端子２８に論理値Ｈｉｇｈに相当する信号が入力された場合、第２のトランジスタ２に代わり第３のトランジスタ３が動作し、出力端子２９から電流が流入することとなる。この場合、第３のトランジスタ３のベース・エミッタ間電圧ＶＢＥは増加する一方、第４及び第５のトランジスタ４，５のベース・エミッタ間電圧ＶＢＥは減少することとなる。
また、定電流Ｉ８とＩ９は等しいため、第６及び第７のトランジスタ６，７のベース・エミッタ間電圧ＶＢＥが増加する一方、第２のトランジスタ２のベース・エミッタ間電圧ＶＢＥは減少する。

そして、出力端子２９から第３のトランジスタ３へ電流が流入する際、定電流Ｉ９は、第６のトランジスタ６に流れる電流をＩ６、第７のトランジスタ７に流れる電流をＩ７とすると、Ｉ９＝Ｉ６＋Ｉ７となる。
第６及び第７のトランジスタ６，７のベース・エミッタ間電圧ＶＢＥは等しいため、第６のトランジスタ６のエミッタ面積をＮ６、第７のトランジスタ７のエミッタ面積をＮ７とすると、第７のトランジスタ７に流れる電流Ｉ７は、Ｉ７＝（Ｎ７／Ｎ６）×Ｉ６となる。

そして、第７のトランジスタ７に流れる電流Ｉ７の内、第２のベース電流補償回路３２の出力段ＯＵＴから出力される電流をＩ７’とし、第３のトランジスタ３の電流増幅率をｈｆｅ３とすると、第３のトランジスタ３のドライブ能力は、（Ｉ１０＋Ｉ７’）×ｈｆｅ３となる。
すなわち、第２のベース電流補償回路３２を備えない従来回路（図２参照）においては、本発明の実施の形態における第３のトランジスタ３に相当する出力トランジスタのドライブ能力はＩ１０×ｈｆｅ３でしかなかったものが、本発明の実施の形態におけるドライバー出力回路では、上述のように従来回路に比してＩ７’×ｈｆｅ３分だけドライブ能力の向上がなされるものとなっている。

このように、本発明の実施の形態においては、第４のトランジスタ４は、第１のベース電流補償回路３１の出力段ＯＵＴに第２のトランジスタ２のベース電流を流入せしめるよう作用し、しかも、第４のトランジスタ４のコレクタ電流Ｉ４は、第４のトランジスタ４のエミッタ面積Ｎ４と第５のトランジスタ５のエミッタ面積Ｎ５との比によって定まるため、第４及び第５のトランジスタ４，５のそれぞれのエミッタ面積を適宜に選択し、その比を変えることで、第１のベース電流補償回路３１の出力段ＯＵＴに流入する第２のトランジスタ２のベース電流の大きさを所望の大きさとすることが可能である。そして、このように第２のトランジスタ２のベース電流を調整することができるので、その大きさを適宜な大きさに設定することによって第１のトランジスタ１のエミッタへ流れ込む電流を小さくし、ひいては、コンダクタンス・アンプ１１により供給される第１のトランジスタ１のベース電流を減らすことができ、低消費電流化が実現されることとなる。

また、第７のトランジスタ７は、そのコレクタ電流を第２のベース電流補償回路３２の入力段ＩＮに流入せしめるよう作用し、その電流値は、第７のトランジスタ７のエミッタ面積Ｎ７と第６のトランジスタ６のエミッタ面積Ｎ６との比によって定まるため、第７及び第６のトランジスタ７，６のそれぞれのエミッタ面積を適宜に選択し、その比を変えることで、第２のベース電流補償回路３２の入力段ＩＮに流入する電流とその出力段ＯＵＴに出力される電流Ｉ７’との比を変えることができる。したがって、第２のベース電流補償回路３２により第３のトランジスタ３のベース電流として供給される電流の大きさを変えることができ、それによって、第１の定電流源２１の出力電流Ｉ１０を減らして低消費電流化が実現されることとなる。

本発明の実施の形態におけるドライバー出力回路の回路構成例を示す回路図である。従来回路の構成例を示す回路図である。

符号の説明

１…第１のトランジスタ
２…第２のトランジスタ
３…第３のトランジスタ
１１…コンダクタンス・アンプ
３１…第１のベース電流補償回路
３２…第２のベース電流補償回路

Claims

入力信号の電圧に応じた電流を出力する電圧・電流変換回路と、コレクタがグランドに接続され、エミッタには第１の定電流源が接続される一方、前記電圧・電流変換回路によってベース電流が供給されるｐｎｐ型の第１のトランジスタとから入力段が構成される一方、２つのトランジスタがトーテム・ポール接続されて出力段が構成されてなるドライバー出力回路であって、
前記２つのトランジスタは、ｐｎｐ型の第２のトランジスタと、ｎｐｎ型の第３のトランジスタとが用いられ、当該第２及び第３のトランジスタはコレクタ同士が接続される一方、第２のトランジスタのエミッタには電源電圧が印加され、第３のトランジスタのエミッタはグランドに接続されて設けられ、
前記第２のトランジスタのベースは、前記第１のトランジスタのエミッタに接続されると共に、当該第２のトランジスタのベース電流を補償する第１のベース電流補償回路の出力段に接続され、
前記第３のトランジスタのベースは、前記第１のベース電流補償回路の入力段にコレクタが接続されたｎｐｎ型の第４のトランジスタのエミッタに接続されると共に、当該第３のトランジスタのベース電流を補償する第２のベース電流補償回路の出力段に接続され、
前記第２のトランジスタのベースと第３のトランジスタのベースの間には、ｎｐｎ型の第５のトランジスタが、前記第２のトランジスタのベースにコレクタが、前記第３のトランジスタのベースにエミッタが、それぞれ接続されて設けられると共に、ｐｎｐ型の第６のトランジスタが、前記第２のトランジスタのベースにエミッタが、前記第３のトランジスタのベースにコレクタが、それぞれ接続されて設けられ、
前記第４及び第５のトランジスタは、ベースが相互に接続されて、共に動作状態とし得る第１のバイアス電圧が印加され、
前記第６のトランジスタは、ｐｎｐ型の第７のトランジスタとベースが相互に接続されて、共に動作状態とし得る第２のバイアス電圧が印加され、
前記第７のトランジスタは、エミッタが前記第２のトランジスタのべースに、コレクタが前記第２のベース電流補償回路の入力段に接続され、
前記第２のトランジスタのベースには、前記第１の定電流源の出力電流と同一電流を出力する第２の定電流源が、また、前記第３のトランジスタのベースとグランドとの間には、前記第１の定電流源の出力電流と同一電流を出力する第３の定電流源が、それぞれ接続されてなることを特徴とするドライバー出力回路。
前記第２のベース電流補償回路の出力段から第３のトランジスタのベースへ供給される電流は、第６のトランジスタのエミッタ面積と第７のトランジスタのエミッタ面積の比と、前記第２のベース電流補償回路の入力電流対出力電流の比を、それぞれ任意に設定して決定されたものであることを特徴とする請求項１記載のドライバー出力回路。
前記第１のベース電流補償回路の出力段へ流入される第２のトランジスタのベース電流は、前記第４のトランジスタのエミッタ面積と第５のトランジスタのエミッタ面積の比と、第１のベース電流補償回路の入力電流対出力電流の比を、それぞれ任意に設定して決定されたものであることを特徴とする請求項１記載のドライバー出力回路。