JP3143153B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JP3143153B2 JP3143153B2 JP03182874A JP18287491A JP3143153B2 JP 3143153 B2 JP3143153 B2 JP 3143153B2 JP 03182874 A JP03182874 A JP 03182874A JP 18287491 A JP18287491 A JP 18287491A JP 3143153 B2 JP3143153 B2 JP 3143153B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- transistors
- driver
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は増幅回路に関し、詳細に
は、その電源投入時およびミュートオフ時のポップノイ
ズの除去に関する。
は、その電源投入時およびミュートオフ時のポップノイ
ズの除去に関する。
【０００２】
【従来の技術】図２を参照すると、増幅回路は、概ね、
大電圧利得のプリドライバＰＤおよびドライバＭＤ、大
電流利得のプッシュプル回路ＯＰから構成され、プッシ
ュプル回路ＯＰの出力Ｖｏｕｔが負帰還抵抗Ｒ41を介し
てプリドライバＰＤに負帰還される。
大電圧利得のプリドライバＰＤおよびドライバＭＤ、大
電流利得のプッシュプル回路ＯＰから構成され、プッシ
ュプル回路ＯＰの出力Ｖｏｕｔが負帰還抵抗Ｒ41を介し
てプリドライバＰＤに負帰還される。
【０００３】プリドライバＰＤはそのコレクタをトラン
ジスタＱ46、Ｑ47からなるカレントミラー回路ＣＭにそ
れぞれ接続し、エミッタを定電流回路ＣＳに共通接続し
た差動トランジスタＱ40、Ｑ41から構成される。このカ
レントミラー回路ＣＭは差動トランジスタＱ40、Ｑ41の
コレクタに、定電流回路ＣＳの制御電流Ｉcの１／２の
電流を供給する。
ジスタＱ46、Ｑ47からなるカレントミラー回路ＣＭにそ
れぞれ接続し、エミッタを定電流回路ＣＳに共通接続し
た差動トランジスタＱ40、Ｑ41から構成される。このカ
レントミラー回路ＣＭは差動トランジスタＱ40、Ｑ41の
コレクタに、定電流回路ＣＳの制御電流Ｉcの１／２の
電流を供給する。
【０００４】ドライバＭＤは１段もしくは２段の差動ト
ランジスタにより構成され、プッシュプル回路ＯＰはシ
ングルエンドプッシュプル接続のＮＰＮトランジスタＱ
42、Ｑ43とＰＮＰトランジスタＱ44、Ｑ45から構成され
る。これらＮＰＮトランジスタＱ42、Ｑ43とＰＮＰトラ
ンジスタＱ44、Ｑ45は、プッシュプル回路ＯＰの電流利
得を大きくするために、それぞれダーリントン接続され
ている。
ランジスタにより構成され、プッシュプル回路ＯＰはシ
ングルエンドプッシュプル接続のＮＰＮトランジスタＱ
42、Ｑ43とＰＮＰトランジスタＱ44、Ｑ45から構成され
る。これらＮＰＮトランジスタＱ42、Ｑ43とＰＮＰトラ
ンジスタＱ44、Ｑ45は、プッシュプル回路ＯＰの電流利
得を大きくするために、それぞれダーリントン接続され
ている。
【０００５】この増幅回路に電源を投入すると、例えば
差動トランジスタＱ40、Ｑ41の入力オフセット電圧の差
の電圧はドライバＭＤを介してプッシュプル回路ＯＰに
出力され、さらに抵抗41を介して負帰還される。したが
って、この増幅回路は、電源投入直後は極めて大きい利
得でオープンループ動作し、その後、電圧利得Ｇ＝（Ｒ
41＋Ｒ42＋１／ｊωＣ42）／（Ｒ42＋１／ｊωＣ42）で
安定動作する。
差動トランジスタＱ40、Ｑ41の入力オフセット電圧の差
の電圧はドライバＭＤを介してプッシュプル回路ＯＰに
出力され、さらに抵抗41を介して負帰還される。したが
って、この増幅回路は、電源投入直後は極めて大きい利
得でオープンループ動作し、その後、電圧利得Ｇ＝（Ｒ
41＋Ｒ42＋１／ｊωＣ42）／（Ｒ42＋１／ｊωＣ42）で
安定動作する。
【０００６】今、差動トランジスタＱ40、Ｑ41の電流増
幅率をそれぞれｈ40、ｈ41とすると、トランジスタＱ40
のベースにはＩ40＝Ｉｃ／（２・ｈ40）の電流が流れ、
トランジスタＱ41のベースにはＩ41＝Ｉｃ／（２・ｈ4
1）の電流が流れる。そして、結果として、差動トラン
ジスタＱ40、Ｑ41のベース電位はそれぞれＶ40＝Ｒ40・
Ｉ40、Ｖ41＝Ｒ41・Ｉ41となる。そこで、電源投入直後
のオープンループ動作時には、このＶ40とＶ41の差電圧
がプリドライバＰＤとドライバＭＤにより電圧増幅さ
れ、プッシュプル回路ＯＰに出力されてポップノイズと
なる。
幅率をそれぞれｈ40、ｈ41とすると、トランジスタＱ40
のベースにはＩ40＝Ｉｃ／（２・ｈ40）の電流が流れ、
トランジスタＱ41のベースにはＩ41＝Ｉｃ／（２・ｈ4
1）の電流が流れる。そして、結果として、差動トラン
ジスタＱ40、Ｑ41のベース電位はそれぞれＶ40＝Ｒ40・
Ｉ40、Ｖ41＝Ｒ41・Ｉ41となる。そこで、電源投入直後
のオープンループ動作時には、このＶ40とＶ41の差電圧
がプリドライバＰＤとドライバＭＤにより電圧増幅さ
れ、プッシュプル回路ＯＰに出力されてポップノイズと
なる。
【０００７】このポップノイズは差動トランジスタＱ4
0、Ｑ41に電流増幅率が大きく、バランスが良好なトラ
ンジスタを使用することによって抑制されるものの、現
実には、図示するように、プッシュプル回路ＯＰの出力
を遅延リレーＲＹを介して出力する等の手段により解決
している。
0、Ｑ41に電流増幅率が大きく、バランスが良好なトラ
ンジスタを使用することによって抑制されるものの、現
実には、図示するように、プッシュプル回路ＯＰの出力
を遅延リレーＲＹを介して出力する等の手段により解決
している。
【０００８】
【発明が解決しようとする課題】従来の増幅回路はプッ
シュプル回路ＯＰの出力側にポップノイズの防止のため
の機械的な遅延リレーＲＹを備えるため信頼性に問題を
有している。また、プリドライバＰＤの入力を短絡し
て、スタンバイ、あるいはミュートモードにする方式の
増幅回路も知られているが、この方式の増幅回路では、
スタンバイ、あるいはミュートオフ時にプリドライバＰ
Ｄの対のトランジスタのベースの入力抵抗が変化し、結
果として、ベース電位が変動するためポップノイズの発
生が避けられない問題を有している。
シュプル回路ＯＰの出力側にポップノイズの防止のため
の機械的な遅延リレーＲＹを備えるため信頼性に問題を
有している。また、プリドライバＰＤの入力を短絡し
て、スタンバイ、あるいはミュートモードにする方式の
増幅回路も知られているが、この方式の増幅回路では、
スタンバイ、あるいはミュートオフ時にプリドライバＰ
Ｄの対のトランジスタのベースの入力抵抗が変化し、結
果として、ベース電位が変動するためポップノイズの発
生が避けられない問題を有している。
【０００９】
【課題を解決するための手段】本発明は、プリドライバ
の差動トランジスタに並列に、電気的定数が同一であっ
て、信号が入力されないダミーのプリドライバを接続
し、スタンバイ、あるいはミュート時にこのダミーのプ
リドライバにより閉ループを形成して、プリドライバの
差動トランジスタの入力条件をバランスさせる点を主要
な特徴とする。
の差動トランジスタに並列に、電気的定数が同一であっ
て、信号が入力されないダミーのプリドライバを接続
し、スタンバイ、あるいはミュート時にこのダミーのプ
リドライバにより閉ループを形成して、プリドライバの
差動トランジスタの入力条件をバランスさせる点を主要
な特徴とする。
【００１０】
【作用】ダミーのプリドライバにより閉ループを形成し
て、プリドライバの対の入力をバランスさせるため、ス
タンバイ、あるいはミュート時のプリドライバの入力条
件が動作状態と同一となり、スタンバイ、あるいはミュ
ートオフ時にプリドライバの対のトランジスタのベース
電位が変動しない。また、電子的スィッチが使用される
ため瞬時動作が可能となる。
て、プリドライバの対の入力をバランスさせるため、ス
タンバイ、あるいはミュート時のプリドライバの入力条
件が動作状態と同一となり、スタンバイ、あるいはミュ
ートオフ時にプリドライバの対のトランジスタのベース
電位が変動しない。また、電子的スィッチが使用される
ため瞬時動作が可能となる。
【００１１】
【実施例】図１に本発明の増幅回路のプリドライバＰＤ
の回路構成を示す。なお、ドライバおよび出力回路は従
来例と同一であるので図および説明を省略する。
の回路構成を示す。なお、ドライバおよび出力回路は従
来例と同一であるので図および説明を省略する。
【００１２】本発明の増幅回路は、図示するように、第
１および第２のトランジスタＱ1およびＱ2からなるプリ
ドライバＰＤ、このプリドライバＰＤの作動出力を入力
する第３および第４のトランジスタ等からなるドライバ
および出力回路（何れも図示されていない）、第１のト
ランジスタＱ1のベースにベースが接続される第５のト
ランジスタＱ3、第１のトランジスタＱ1のベースに接続
された入力抵抗Ｒ1と等しい抵抗値の抵抗Ｒ2にベースが
接続される第６のトランジスタＱ4、第７および第８の
差動トランジスタＱ5、Ｑ6からなるダミープリドライバ
ＤＤから構成され、図示しない出力回路の出力が抵抗Ｒ
3を介して第２のトランジスタＱ2のベースに負帰還され
る。
１および第２のトランジスタＱ1およびＱ2からなるプリ
ドライバＰＤ、このプリドライバＰＤの作動出力を入力
する第３および第４のトランジスタ等からなるドライバ
および出力回路（何れも図示されていない）、第１のト
ランジスタＱ1のベースにベースが接続される第５のト
ランジスタＱ3、第１のトランジスタＱ1のベースに接続
された入力抵抗Ｒ1と等しい抵抗値の抵抗Ｒ2にベースが
接続される第６のトランジスタＱ4、第７および第８の
差動トランジスタＱ5、Ｑ6からなるダミープリドライバ
ＤＤから構成され、図示しない出力回路の出力が抵抗Ｒ
3を介して第２のトランジスタＱ2のベースに負帰還され
る。
【００１３】ダミープリドライバＤＤの第７トランジス
タＱ5のベースは入力抵抗Ｒ1と等価な抵抗Ｒ2に接続さ
れており、第８のトランジスタＱ6のベースは第２のト
ランジスタＱ2のベースに共通接続されている。従っ
て、第７および第８の差動トランジスタＱ5、Ｑ6と第１
および第２のトランジスタＱ1およびＱ2の電気的条件は
全く同一となる。
タＱ5のベースは入力抵抗Ｒ1と等価な抵抗Ｒ2に接続さ
れており、第８のトランジスタＱ6のベースは第２のト
ランジスタＱ2のベースに共通接続されている。従っ
て、第７および第８の差動トランジスタＱ5、Ｑ6と第１
および第２のトランジスタＱ1およびＱ2の電気的条件は
全く同一となる。
【００１４】プリドライバＰＤとダミープリドライバＤ
Ｄはそれぞれに定電流を供給するトランジスタＱ7、Ｑ
8、Ｑ9およびＱ10を制御することによって、動作モード
に応じて択一的に動作状態とされる。そこで、プリドラ
イバＰＤが非動作状態のタイミングでのその入力条件を
動作時と同一にするために、第６のトランジスタＱ3が
第１のトランジスタＱ1のベースに接続されている。
Ｄはそれぞれに定電流を供給するトランジスタＱ7、Ｑ
8、Ｑ9およびＱ10を制御することによって、動作モード
に応じて択一的に動作状態とされる。そこで、プリドラ
イバＰＤが非動作状態のタイミングでのその入力条件を
動作時と同一にするために、第６のトランジスタＱ3が
第１のトランジスタＱ1のベースに接続されている。
【００１５】上記構成の本発明の増幅回路は電源スィッ
チをオンしたときのモード（ミュートモード）、ミュー
ト解除モード（プレイモード）を有する。そこで、本発
明の増幅回路は、例えばリモートコントローラからの電
源スィッチオンのコマンドにより増幅回路をミュートモ
ードとし、ミュートモードから所定時間後に自動的に、
あるいはオーディオプログラム選択のコマンドによりプ
レイモードとするようにして使用される。
チをオンしたときのモード（ミュートモード）、ミュー
ト解除モード（プレイモード）を有する。そこで、本発
明の増幅回路は、例えばリモートコントローラからの電
源スィッチオンのコマンドにより増幅回路をミュートモ
ードとし、ミュートモードから所定時間後に自動的に、
あるいはオーディオプログラム選択のコマンドによりプ
レイモードとするようにして使用される。
【００１６】次に、本発明の増幅回路の動作を説明す
る。なお、マイクロコンピュータ等から出力されるミュ
ート信号によって、電源投入直後にミュート信号φ1
は”Ｈ”、φ1＊は”Ｌ”に設定されているものとす
る。
る。なお、マイクロコンピュータ等から出力されるミュ
ート信号によって、電源投入直後にミュート信号φ1
は”Ｈ”、φ1＊は”Ｌ”に設定されているものとす
る。
【００１７】図示しない電源スィッチがオンされて、本
増幅回路に電源＋Ｖｃｃ、−Ｖｃｃが供給され、同時に
ミュート信号φ1が”Ｈ”にされると、定電流を供給す
るトランジスタＱ9、Ｑ10がオンして、ダミープリドラ
イバＤＤ、第５のトランジスタＱ3が動作状態となる。
このとき、プリドライバＰＤは定電流を供給するトラン
ジスタＱ8がオフされているため非動作状態である。
増幅回路に電源＋Ｖｃｃ、−Ｖｃｃが供給され、同時に
ミュート信号φ1が”Ｈ”にされると、定電流を供給す
るトランジスタＱ9、Ｑ10がオンして、ダミープリドラ
イバＤＤ、第５のトランジスタＱ3が動作状態となる。
このとき、プリドライバＰＤは定電流を供給するトラン
ジスタＱ8がオフされているため非動作状態である。
【００１８】本モードでは、ダミープリドライバＤＤ、
図示しないドライバおよび出力回路、そして負帰還抵抗
Ｒ3の経路で現実の増幅回路と等価な閉ループが形成さ
れ、プリドライバＰＤの第１および第２のトランジスタ
Ｑ1およびＱ2のベース電位が同電位となる。
図示しないドライバおよび出力回路、そして負帰還抵抗
Ｒ3の経路で現実の増幅回路と等価な閉ループが形成さ
れ、プリドライバＰＤの第１および第２のトランジスタ
Ｑ1およびＱ2のベース電位が同電位となる。
【００１９】次に、ミュート信号φ1を”Ｌ”、φ1＊
を”Ｈ”にすると、定電流を供給するトランジスタＱ
7、Ｑ8がオンしてプリドライバＰＤおよび第６のトラン
ジスタＱ4が動作状態になると共に、定電流を供給する
トランジスタＱ9、Ｑ10がオフしてダミープリドライバ
ＤＤおよび第５のトランジスタＱ3が非動作状態とな
る。そこで、本発明の増幅回路は、このモードへの移行
時に、プリドライバＰＤの第１および第２のトランジス
タＱ1およびＱ2のベース電位の変化なく、プリドライバ
ＰＤ、図示しないドライバおよび出力回路による通常の
増幅回路を形成することができる。
を”Ｈ”にすると、定電流を供給するトランジスタＱ
7、Ｑ8がオンしてプリドライバＰＤおよび第６のトラン
ジスタＱ4が動作状態になると共に、定電流を供給する
トランジスタＱ9、Ｑ10がオフしてダミープリドライバ
ＤＤおよび第５のトランジスタＱ3が非動作状態とな
る。そこで、本発明の増幅回路は、このモードへの移行
時に、プリドライバＰＤの第１および第２のトランジス
タＱ1およびＱ2のベース電位の変化なく、プリドライバ
ＰＤ、図示しないドライバおよび出力回路による通常の
増幅回路を形成することができる。
【００２０】なお、本モードにおいて、抵抗Ｒ2にはプ
リドライバＰＤの第１のトランジスタＱ1と等価、かつ
動作状態のトランジスタＱ4のベースが接続されている
ため、この抵抗Ｒ2の電位は常に一定である。このた
め、本発明の増幅回路は再びミュート信号φ1を”
Ｈ”、φ1＊を”Ｌ”にするモードにおいてもポップノ
イズを発生することがない。
リドライバＰＤの第１のトランジスタＱ1と等価、かつ
動作状態のトランジスタＱ4のベースが接続されている
ため、この抵抗Ｒ2の電位は常に一定である。このた
め、本発明の増幅回路は再びミュート信号φ1を”
Ｈ”、φ1＊を”Ｌ”にするモードにおいてもポップノ
イズを発生することがない。
【００２１】
【発明の効果】以上述べたように本発明によれば、電源
投入時にポップノイズが発生しないばかりか、ミュート
オン時に、自動的ダミープリドライバＤＤが閉ループを
形成し、プリドライバＰＤの対の入力トランジスタのベ
ース電位を同電位とするため、ミュートオン・オフの繰
り返し時にもポップノイズが発生しない。
投入時にポップノイズが発生しないばかりか、ミュート
オン時に、自動的ダミープリドライバＤＤが閉ループを
形成し、プリドライバＰＤの対の入力トランジスタのベ
ース電位を同電位とするため、ミュートオン・オフの繰
り返し時にもポップノイズが発生しない。
【００２２】
【図１】本発明の一実施例の要部回路図。
【図２】従来例の回路図。
ＰＤ プリドライバ ＤＤ ダミードライバ
Claims (2)
- 【請求項１】 オーディオ信号を一方のトランジスタの
ベースに入力し、他方のトランジスタのベースに負帰還
信号を入力する差動接続の第１および第２のトランジス
タと、 この第１および第２のトランジスタの差動出力を入力す
る第３および４の差動接続のトランジスタと、 この第３および第４の差動接続のトランジスタにより駆
動される出力回路と、 前記第１のトランジスタのベースにベースが接続される
第５のトランジスタと、 第１のトランジスタの入力抵抗と同一値の入力抵抗がベ
ースに接続された第6のトランジスタと、 第１および第２のトランジスタのコレクタにそれぞれコ
レクタが接続され、一方のトランジスタのベースが前記
第6のトランジスタのベースに接続され、他方のトラン
ジスタのベースが第２のトランジスタのベースに接続さ
れる第７および第８の差動接続のトランジスタから構成
され、第１、２および６のトランジスタと、第５、７及び８の
トランジスタ とを択一的に動作させることを特徴とする
増幅回路。 - 【請求項２】 エミッタに接続される定電流トランジス
タを制御して、前記第１、２および６のトランジスタ
と、第５、７及び８のトランジスタとを択一的に動作さ
せることを特徴とする請求項１の増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03182874A JP3143153B2 (ja) | 1991-06-29 | 1991-06-29 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03182874A JP3143153B2 (ja) | 1991-06-29 | 1991-06-29 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0514060A JPH0514060A (ja) | 1993-01-22 |
| JP3143153B2 true JP3143153B2 (ja) | 2001-03-07 |
Family
ID=16125937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03182874A Expired - Fee Related JP3143153B2 (ja) | 1991-06-29 | 1991-06-29 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3143153B2 (ja) |
-
1991
- 1991-06-29 JP JP03182874A patent/JP3143153B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0514060A (ja) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2713167B2 (ja) | 比較器 | |
| US5896063A (en) | Variable gain amplifier with improved linearity and bandwidth | |
| US5475343A (en) | Class AB complementary output stage | |
| US5939944A (en) | NPN push-pull output stage with folded cascode JFETs | |
| US4063185A (en) | Direct coupling type power amplifier circuit | |
| US4255716A (en) | Automatic gain control circuit | |
| US5952882A (en) | Gain enhancement for operational amplifiers | |
| JP3143153B2 (ja) | 増幅回路 | |
| JPH10190375A (ja) | 演算増幅回路 | |
| US5162671A (en) | Schmitt voltage comparator | |
| JP2693058B2 (ja) | 増幅回路 | |
| US4451802A (en) | Power amplifier | |
| JP2779388B2 (ja) | 定電圧発生回路 | |
| JPH0514062A (ja) | 増幅回路 | |
| JP2790095B2 (ja) | サンプルホールド回路 | |
| JPH046130B2 (ja) | ||
| US4069461A (en) | Amplifier circuit having two negative feedback circuits | |
| JP3115612B2 (ja) | 増幅回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| KR960003811B1 (ko) | 바이씨모오스 증폭기 | |
| JPS62230105A (ja) | 電力増幅回路 | |
| JPH11136048A (ja) | Ｂｔｌ増幅回路 | |
| JPH08222972A (ja) | オペアンプ回路 | |
| JPH10303655A (ja) | 増幅回路 | |
| JPH06334451A (ja) | 電流ブースト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |