JPH10303655A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH10303655A JPH10303655A JP9109290A JP10929097A JPH10303655A JP H10303655 A JPH10303655 A JP H10303655A JP 9109290 A JP9109290 A JP 9109290A JP 10929097 A JP10929097 A JP 10929097A JP H10303655 A JPH10303655 A JP H10303655A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- collector
- emitter
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】トランジスタ増幅回路の電流帰還抵抗を不要に
し、低雑音化を図り、また回路の安定性を向上した増幅
回路を得る。 【解決手段】ベース端子に信号を入力し、コレクタ端子
から信号を出力する増幅用トランジスタ（以下Ｔｒと略
記）１と、その特性変動及び温度変動を検出するＴｒ２
と、カレント・ミラー回路３００とを備え、Ｔｒ１のコ
レクタは抵抗１０を介して電源端子４００と接続され、
Ｔｒ１及びＴｒ２のエミッタは共通のグランド５００に
接地され、カレント・ミラー回路３００の制御側Ｔｒの
エミッタはＴｒ２のコレクタに接続され、被制御側のＴ
ｒのエミッタは抵抗７を介してＴｒ１のベースに接続さ
れ、Ｔｒ２のベースは、Ｔｒ１のベースとグランド５０
０との間に直列に接続された抵抗８・９による分圧点に
接続する構成とした増幅回路。
し、低雑音化を図り、また回路の安定性を向上した増幅
回路を得る。 【解決手段】ベース端子に信号を入力し、コレクタ端子
から信号を出力する増幅用トランジスタ（以下Ｔｒと略
記）１と、その特性変動及び温度変動を検出するＴｒ２
と、カレント・ミラー回路３００とを備え、Ｔｒ１のコ
レクタは抵抗１０を介して電源端子４００と接続され、
Ｔｒ１及びＴｒ２のエミッタは共通のグランド５００に
接地され、カレント・ミラー回路３００の制御側Ｔｒの
エミッタはＴｒ２のコレクタに接続され、被制御側のＴ
ｒのエミッタは抵抗７を介してＴｒ１のベースに接続さ
れ、Ｔｒ２のベースは、Ｔｒ１のベースとグランド５０
０との間に直列に接続された抵抗８・９による分圧点に
接続する構成とした増幅回路。
Description
【０００１】
【発明の属する技術分野】本発明は、トランジスタによ
る増幅回路に関し、特にそのバイアス点安定回路に関す
る。
る増幅回路に関し、特にそのバイアス点安定回路に関す
る。
【０００２】
【従来の技術】図３はトランジスタによる増幅回路の従
来例を示したもので、従来の増幅回路では、増幅用トラ
ンジスタ１２のコレクタには電源電圧Ｖｃｃが抵抗１５
を介して供給され、エミッタは抵抗１６を介して接地さ
れ、また、ベースには抵抗１３と１４により電源電圧が
その抵抗比に応じて分圧され、ベース・バイアス電圧と
して供給される構成である。この増幅用トランジスタ１
２のベース端子に入力信号を与えると、この入力信号が
増幅されてコレクタ端子から出力される。
来例を示したもので、従来の増幅回路では、増幅用トラ
ンジスタ１２のコレクタには電源電圧Ｖｃｃが抵抗１５
を介して供給され、エミッタは抵抗１６を介して接地さ
れ、また、ベースには抵抗１３と１４により電源電圧が
その抵抗比に応じて分圧され、ベース・バイアス電圧と
して供給される構成である。この増幅用トランジスタ１
２のベース端子に入力信号を与えると、この入力信号が
増幅されてコレクタ端子から出力される。
【０００３】ここで、エミッタに接続された前記の抵抗
１６は電流帰還抵抗と呼ばれ、トランジスタ１２の特性
の製造時バラツキや、温度変動による特性の変動を抑
え、バイアス点を安定化するように作用し、トランジス
タ１２のエミッタ電流が変動すると、この電流帰還抵抗
１６によりその変動が抑えられる。従って、この電流帰
還抵抗の値は大きい値であるほど、その効果は大きくな
る。
１６は電流帰還抵抗と呼ばれ、トランジスタ１２の特性
の製造時バラツキや、温度変動による特性の変動を抑
え、バイアス点を安定化するように作用し、トランジス
タ１２のエミッタ電流が変動すると、この電流帰還抵抗
１６によりその変動が抑えられる。従って、この電流帰
還抵抗の値は大きい値であるほど、その効果は大きくな
る。
【０００４】
【発明が解決しようとする課題】この従来の増幅回路の
雑音について検討すると、前記の電流帰還抵抗１６は入
力信号からみたとき、熱雑音などの雑音源となり、回路
の低雑音化に対する障害となっていた。また、この電流
帰還抵抗を除いた場合には、電流の安定性が悪くなると
いう問題があった。
雑音について検討すると、前記の電流帰還抵抗１６は入
力信号からみたとき、熱雑音などの雑音源となり、回路
の低雑音化に対する障害となっていた。また、この電流
帰還抵抗を除いた場合には、電流の安定性が悪くなると
いう問題があった。
【０００５】本発明の目的は、増幅用トランジスタのエ
ミッタ側に接続していた電流帰還抵抗を不要にして、低
雑音化を図るとともに、同時に、回路の安定性も向上し
たトランジスタ増幅回路を提供することである。
ミッタ側に接続していた電流帰還抵抗を不要にして、低
雑音化を図るとともに、同時に、回路の安定性も向上し
たトランジスタ増幅回路を提供することである。
【０００６】
【課題を解決するための手段】前記課題を解決するた
め、本発明の増幅回路では、ベース端子に信号を入力
し、コレクタ端子から信号を出力する増幅用の第１のト
ランジスタと、前記第１のトランジスタの特性の変動及
び温度による特性の変動を検出する第２のトランジスタ
と、電流源であるカレント・ミラー回路とを備え、前記
第１のトランジスタのコレクタは第１の抵抗素子を介し
て電源電圧端子と接続され、前記第１のトランジスタの
エミッタと前記第２のトランジスタのエミッタは共通の
グランドに接地され、前記カレント・ミラー回路の制御
側のトランジスタのエミッタ端子は前記第２のトランジ
スタのコレクタに接続され、前記カレント・ミラー回路
の被制御側のトランジスタのエミッタは第４の抵抗素子
を介して前記第１のトランジスタのベースに接続され、
前記第２のトランジスタのベースは前記第１のトランジ
スタのベースと前記共通のグランドとの間に直列に接続
された第５及び第６の抵抗素子による分圧点に接続され
る構成とした。
め、本発明の増幅回路では、ベース端子に信号を入力
し、コレクタ端子から信号を出力する増幅用の第１のト
ランジスタと、前記第１のトランジスタの特性の変動及
び温度による特性の変動を検出する第２のトランジスタ
と、電流源であるカレント・ミラー回路とを備え、前記
第１のトランジスタのコレクタは第１の抵抗素子を介し
て電源電圧端子と接続され、前記第１のトランジスタの
エミッタと前記第２のトランジスタのエミッタは共通の
グランドに接地され、前記カレント・ミラー回路の制御
側のトランジスタのエミッタ端子は前記第２のトランジ
スタのコレクタに接続され、前記カレント・ミラー回路
の被制御側のトランジスタのエミッタは第４の抵抗素子
を介して前記第１のトランジスタのベースに接続され、
前記第２のトランジスタのベースは前記第１のトランジ
スタのベースと前記共通のグランドとの間に直列に接続
された第５及び第６の抵抗素子による分圧点に接続され
る構成とした。
【０００７】また、前記カレント・ミラー回路が、制御
側の第３のトランジスタ及び被制御側の第４のトランジ
スタとを備え、前記第３及び第４のトランジスタのコレ
クタはそれぞれ第２及び第３の抵抗素子を介して前記電
源電圧端子に接続され、前記第３のトランジスタのコレ
クタとベースとが接続され、前記第３のトランジスタの
エミッタは前記第２のトランジスタのコレクタに接続さ
れ、前記第４のトランジスタのエミッタは第４の抵抗素
子を介して前記第１のトランジスタのベースに接続され
る構成とした。
側の第３のトランジスタ及び被制御側の第４のトランジ
スタとを備え、前記第３及び第４のトランジスタのコレ
クタはそれぞれ第２及び第３の抵抗素子を介して前記電
源電圧端子に接続され、前記第３のトランジスタのコレ
クタとベースとが接続され、前記第３のトランジスタの
エミッタは前記第２のトランジスタのコレクタに接続さ
れ、前記第４のトランジスタのエミッタは第４の抵抗素
子を介して前記第１のトランジスタのベースに接続され
る構成とした。
【０００８】また、前記第１，第２，第３及び第４のト
ランジスタをＮＰＮ型トランジスタで構成することもで
きる。
ランジスタをＮＰＮ型トランジスタで構成することもで
きる。
【０００９】また、前記第１，第２，第３及び第４のト
ランジスタをＰＮＰ型トランジスタで構成することもで
きる。
ランジスタをＰＮＰ型トランジスタで構成することもで
きる。
【００１０】
【発明の実施の形態】本発明の実施の形態について、以
下に図面を参照して説明する。
下に図面を参照して説明する。
【００１１】図１は、本発明の第１の実施の形態を説明
する増幅回路のブロック図である。この増幅回路は、ベ
ース端子１００に信号を入力し、コレクタ端子２００か
ら信号を出力する増幅用の第１のトランジスタ１と、前
記第１のトランジスタ１の特性の変動及び温度による特
性の変動を検出する第２のトランジスタ２と、電流源で
あるカレント・ミラー回路３００とを備え、前記第１の
トランジスタ１のコレクタは第１の抵抗素子１０を介し
て電源電圧端子４００と接続され、前記第１のトランジ
スタ１のエミッタと前記第２のトランジスタ２のエミッ
タは共通のグランド５００に接地され、前記カレント・
ミラー回路３００の制御側のトランジスタのエミッタ端
子３０１は前記第２のトランジスタ２のコレクタに接続
され、前記カレント・ミラー回路３００の被制御側のト
ランジスタのエミッタ３０２は第４の抵抗素子７を介し
て前記第１のトランジスタ１のベースに接続され、前記
第２のトランジスタ２のベースは前記第１のトランジス
タ１のベースと前記共通のグランド５００との間に直列
に接続された第５及び第６の抵抗素子８及び９による分
圧点に接続するように構成している。
する増幅回路のブロック図である。この増幅回路は、ベ
ース端子１００に信号を入力し、コレクタ端子２００か
ら信号を出力する増幅用の第１のトランジスタ１と、前
記第１のトランジスタ１の特性の変動及び温度による特
性の変動を検出する第２のトランジスタ２と、電流源で
あるカレント・ミラー回路３００とを備え、前記第１の
トランジスタ１のコレクタは第１の抵抗素子１０を介し
て電源電圧端子４００と接続され、前記第１のトランジ
スタ１のエミッタと前記第２のトランジスタ２のエミッ
タは共通のグランド５００に接地され、前記カレント・
ミラー回路３００の制御側のトランジスタのエミッタ端
子３０１は前記第２のトランジスタ２のコレクタに接続
され、前記カレント・ミラー回路３００の被制御側のト
ランジスタのエミッタ３０２は第４の抵抗素子７を介し
て前記第１のトランジスタ１のベースに接続され、前記
第２のトランジスタ２のベースは前記第１のトランジス
タ１のベースと前記共通のグランド５００との間に直列
に接続された第５及び第６の抵抗素子８及び９による分
圧点に接続するように構成している。
【００１２】次に、この増幅回路の動作について説明す
る。
る。
【００１３】一例として、温度が常温から高温に変化し
た場合、増幅段トランジスタ１及び温度変動検出用トラ
ンジスタ２のオン電圧が下がり、各々のトランジスタの
コレクタ電流は増加する。トランジスタ２のコレクタ電
流Ｉ２のパスを考えると、Ｉ２の電流増加は、（電流増
加量）×（抵抗５の抵抗値）の電圧降下を抵抗５におい
て発生し、カレント・ミラー回路のトランジスタのベー
ス電圧Ｖ１，被制御側トランジスタ４のエミッタ電圧Ｖ
２，及び増幅用トランジスタ１のベース電圧Ｖ３のそれ
ぞれの電位が下がる。
た場合、増幅段トランジスタ１及び温度変動検出用トラ
ンジスタ２のオン電圧が下がり、各々のトランジスタの
コレクタ電流は増加する。トランジスタ２のコレクタ電
流Ｉ２のパスを考えると、Ｉ２の電流増加は、（電流増
加量）×（抵抗５の抵抗値）の電圧降下を抵抗５におい
て発生し、カレント・ミラー回路のトランジスタのベー
ス電圧Ｖ１，被制御側トランジスタ４のエミッタ電圧Ｖ
２，及び増幅用トランジスタ１のベース電圧Ｖ３のそれ
ぞれの電位が下がる。
【００１４】ここに、増幅段トランジスタのベース電位
Ｖ３により、トランジスタ１のコレクタ電流は減少し、
温度変化により増加したコレクタ電流を元に戻すように
作用する。
Ｖ３により、トランジスタ１のコレクタ電流は減少し、
温度変化により増加したコレクタ電流を元に戻すように
作用する。
【００１５】ｈFEの変動に関しても、製造ばらつきによ
り高いｈFEとなった場合、ベースバイアスを一定とする
と、増幅段トランジスタ１及び温度変動検出用トランジ
スタ２のコレクタ電流は各々増加する。
り高いｈFEとなった場合、ベースバイアスを一定とする
と、増幅段トランジスタ１及び温度変動検出用トランジ
スタ２のコレクタ電流は各々増加する。
【００１６】温度変動の場合と同様に、抵抗５での電圧
降下が増加し、前記電圧Ｖ３が下がり、増加したコレク
タ電流を元に戻すように作用する。
降下が増加し、前記電圧Ｖ３が下がり、増加したコレク
タ電流を元に戻すように作用する。
【００１７】低温時、低ｈFEの場合には、逆に、各トラ
ンジスタのコレクタ電流が減少し、抵抗５で電圧降下が
小さくなるため、電圧Ｖ３が上がり、減少したコレクタ
電流を元に戻すように作用する。
ンジスタのコレクタ電流が減少し、抵抗５で電圧降下が
小さくなるため、電圧Ｖ３が上がり、減少したコレクタ
電流を元に戻すように作用する。
【００１８】各定数の設定は、増幅段トランジスタ１の
ｈFEと、温度変動によるコレクタ電流の変動に対応する
ベース電圧変化量を計算し、同等の電圧降下が抵抗５に
発生する様に、各抵抗値、及びＩ１，Ｉ２の電流値を設
定するようにする。
ｈFEと、温度変動によるコレクタ電流の変動に対応する
ベース電圧変化量を計算し、同等の電圧降下が抵抗５に
発生する様に、各抵抗値、及びＩ１，Ｉ２の電流値を設
定するようにする。
【００１９】また、ベース電圧を決定する抵抗７，８の
値は、トランジスタ２，４の雑音が、増幅段トランジス
タ１のベースに付加されないように１ＫΩ以上の高抵抗
とする。
値は、トランジスタ２，４の雑音が、増幅段トランジス
タ１のベースに付加されないように１ＫΩ以上の高抵抗
とする。
【００２０】図３に、トランジスタ１のｈFEが変化した
時の増幅段トランジスタ１のコレクタ電流の変化を本発
明の場合と従来例と比較して示す。
時の増幅段トランジスタ１のコレクタ電流の変化を本発
明の場合と従来例と比較して示す。
【００２１】図４には、温度が変化した時の、増幅段ト
ランジスタ１のコレクタ電流の変化を本発明の場合と従
来例と比較して示す。
ランジスタ１のコレクタ電流の変化を本発明の場合と従
来例と比較して示す。
【００２２】なお、従来例の特性は、図３の抵抗分割型
バイアス回路の抵抗１６を取り外した場合の特性を示し
てある。
バイアス回路の抵抗１６を取り外した場合の特性を示し
てある。
【００２３】次に、本発明の第２の実施の形態について
説明する。
説明する。
【００２４】図２は、本発明の第２の実施の形態を示す
増幅回路のブロック図である。この増幅回路は、前記の
カレント・ミラー回路３００が、制御側の第３のトラン
ジスタ３及び被制御側の第４のトランジスタ４とを備
え、前記第３及び第４のトランジスタ３及び４のコレク
タはそれぞれ第２及び第３の抵抗素子５及び６を介して
前記電源電圧端子４００に接続され、前記第３のトラン
ジスタ３のコレクタとベースとが接続され、前記第３の
トランジスタ３のエミッタは前記第２のトランジスタ２
のコレクタに接続され、前記第４のトランジスタ４のエ
ミッタは第４の抵抗素子７を介して前記第１のトランジ
スタ１のベースに接続するようにしている。
増幅回路のブロック図である。この増幅回路は、前記の
カレント・ミラー回路３００が、制御側の第３のトラン
ジスタ３及び被制御側の第４のトランジスタ４とを備
え、前記第３及び第４のトランジスタ３及び４のコレク
タはそれぞれ第２及び第３の抵抗素子５及び６を介して
前記電源電圧端子４００に接続され、前記第３のトラン
ジスタ３のコレクタとベースとが接続され、前記第３の
トランジスタ３のエミッタは前記第２のトランジスタ２
のコレクタに接続され、前記第４のトランジスタ４のエ
ミッタは第４の抵抗素子７を介して前記第１のトランジ
スタ１のベースに接続するようにしている。
【００２５】ここで、その他の構成は第１の実施の形態
と同様であり、同じ参照符号を付して図示してある。ま
た、その構成及びその動作の説明は省略する。
と同様であり、同じ参照符号を付して図示してある。ま
た、その構成及びその動作の説明は省略する。
【００２６】また図１及び図２では、ＮＰＮ型トランジ
スタによる本発明の増幅回路の構成例を示している。
スタによる本発明の増幅回路の構成例を示している。
【００２７】
【発明の効果】以上のように、本発明の増幅回路によれ
ば、従来の電流帰還抵抗を不要とするので、前記電流帰
還抵抗による熱雑音などの雑音を除き低雑音化でき、ま
た、増幅用トランジスタのコレクタ電流を検出するトラ
ンジスタを用いることにより回路の安定性を向上させる
という効果がある。
ば、従来の電流帰還抵抗を不要とするので、前記電流帰
還抵抗による熱雑音などの雑音を除き低雑音化でき、ま
た、増幅用トランジスタのコレクタ電流を検出するトラ
ンジスタを用いることにより回路の安定性を向上させる
という効果がある。
【図１】本発明の第１の実施の形態を示す増幅回路のブ
ロック図である。
ロック図である。
【図２】本発明の第２の実施の形態を示す増幅回路のブ
ロック図である。
ロック図である。
【図３】従来の増幅回路の一例を示すブロック図であ
る。
る。
【図４】本発明の増幅回路と従来の増幅回路のトランジ
スタ特性の変動に対するコレクタ電流の変動を示す図で
ある。
スタ特性の変動に対するコレクタ電流の変動を示す図で
ある。
【図５】本発明の増幅回路と従来の増幅回路の温度の変
動に対するコレクタ電流の変動を示す図である。
動に対するコレクタ電流の変動を示す図である。
１ 増幅用の第１のトランジスタ ２ 電流変動及び温度変動検出用の第２のトランジス
タ ３ カレント・ミラー回路の制御側の第３のトランジ
スタ ４ カレント・ミラー回路の被制御側の第４のトラン
ジスタ ５ 第２の抵抗素子 ６ 第３の抵抗素子 ７ 第４の抵抗素子 ８ 第５の抵抗素子 ９ 第６の抵抗素子 １０ 第１の抵抗素子 １２ 増幅用トランジスタ １３，１４ 分圧用抵抗素子 １５ 抵抗素子 １６ 電流帰還抵抗素子 １００ 信号入力端子 ２００ 信号出力端子 ３００ カレント・ミラー回路 ３０１ 第３のトランジスタ３のエミッタ端子 ３０２ 第４のトランジスタ４のエミッタ端子 ４００ 電源電圧端子 ５００ 共通のグランド
タ ３ カレント・ミラー回路の制御側の第３のトランジ
スタ ４ カレント・ミラー回路の被制御側の第４のトラン
ジスタ ５ 第２の抵抗素子 ６ 第３の抵抗素子 ７ 第４の抵抗素子 ８ 第５の抵抗素子 ９ 第６の抵抗素子 １０ 第１の抵抗素子 １２ 増幅用トランジスタ １３，１４ 分圧用抵抗素子 １５ 抵抗素子 １６ 電流帰還抵抗素子 １００ 信号入力端子 ２００ 信号出力端子 ３００ カレント・ミラー回路 ３０１ 第３のトランジスタ３のエミッタ端子 ３０２ 第４のトランジスタ４のエミッタ端子 ４００ 電源電圧端子 ５００ 共通のグランド
Claims (4)
- 【請求項１】 ベース端子に信号を入力し、コレクタ端
子から信号を出力する増幅用の第１のトランジスタと、
前記第１のトランジスタの特性の変動及び温度による特
性の変動を検出する第２のトランジスタと、電流源であ
るカレント・ミラー回路とを備え、前記第１のトランジ
スタのコレクタは第１の抵抗素子を介して電源電圧端子
と接続され、前記第１のトランジスタのエミッタと前記
第２のトランジスタのエミッタは共通のグランドに接地
され、前記カレント・ミラー回路の制御側のトランジス
タのエミッタ端子は前記第２のトランジスタのコレクタ
に接続され、前記カレント・ミラー回路の被制御側のト
ランジスタのエミッタは第４の抵抗素子を介して前記第
１のトランジスタのベースに接続され、前記第２のトラ
ンジスタのベースは前記第１のトランジスタのベースと
前記共通のグランドとの間に直列に接続された第５及び
第６の抵抗素子による分圧点に接続されることを特徴と
する増幅回路。 - 【請求項２】 前記カレント・ミラー回路が、制御側の
第３のトランジスタ及び被制御側の第４のトランジスタ
とを備え、前記第３及び第４のトランジスタのコレクタ
はそれぞれ第２及び第３の抵抗素子を介して前記電源電
圧端子に接続され、前記第３のトランジスタのコレクタ
とベースとが接続され、前記第３のトランジスタのエミ
ッタは前記第２のトランジスタのコレクタに接続され、
前記第４のトランジスタのエミッタは第４の抵抗素子を
介して前記第１のトランジスタのベースに接続されるこ
とを特徴とする請求項１記載の増幅回路。 - 【請求項３】 前記第１，第２，第３及び第４のトラン
ジスタがＮＰＮ型トランジスタであることを特徴とする
請求項１または請求項２記載の増幅回路。 - 【請求項４】 前記第１，第２，第３及び第４のトラン
ジスタがＰＮＰ型トランジスタであることを特徴とする
請求項１または請求項２記載の増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09109290A JP3098451B2 (ja) | 1997-04-25 | 1997-04-25 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09109290A JP3098451B2 (ja) | 1997-04-25 | 1997-04-25 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10303655A true JPH10303655A (ja) | 1998-11-13 |
| JP3098451B2 JP3098451B2 (ja) | 2000-10-16 |
Family
ID=14506434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09109290A Expired - Fee Related JP3098451B2 (ja) | 1997-04-25 | 1997-04-25 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3098451B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002031968A1 (en) * | 2000-10-12 | 2002-04-18 | Mitsubishi Denki Kabushiki Kaisha | High-frequency amplifier |
| WO2009016716A1 (ja) * | 2007-07-30 | 2009-02-05 | Fujitsu Limited | 増幅回路 |
-
1997
- 1997-04-25 JP JP09109290A patent/JP3098451B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002031968A1 (en) * | 2000-10-12 | 2002-04-18 | Mitsubishi Denki Kabushiki Kaisha | High-frequency amplifier |
| US6750720B1 (en) | 2000-10-12 | 2004-06-15 | Mitsubishi Denki Kabushiki Kaisha | High-frequency amplifier |
| WO2009016716A1 (ja) * | 2007-07-30 | 2009-02-05 | Fujitsu Limited | 増幅回路 |
| US7928803B2 (en) | 2007-07-30 | 2011-04-19 | Fujitsu Limited | Amplifying circuit |
| JP5035341B2 (ja) * | 2007-07-30 | 2012-09-26 | 富士通株式会社 | 増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3098451B2 (ja) | 2000-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0144647B1 (en) | Differential amplifier | |
| JP3532782B2 (ja) | 信号入力回路及びこれを用いた可変利得増幅器 | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| US11418159B2 (en) | Differential signal offset adjustment circuit and differential system | |
| JP3098451B2 (ja) | 増幅回路 | |
| JP4718016B2 (ja) | 改良型演算増幅器出力段 | |
| JP4221123B2 (ja) | レギュレータ回路 | |
| JP3318161B2 (ja) | 低電圧動作型増幅装置、および、それを用いた光ピックアップ | |
| JP2779388B2 (ja) | 定電圧発生回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3906711B2 (ja) | プッシュプル出力回路およびオペアンプ | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JP3736077B2 (ja) | 電圧比較回路 | |
| JP3349334B2 (ja) | 差動増幅器 | |
| JPH03284004A (ja) | エミッタフォロア回路 | |
| JP2897522B2 (ja) | カレントミラー回路 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPH04329707A (ja) | 利得切換増幅器 | |
| JP3143153B2 (ja) | 増幅回路 | |
| JP3158449B2 (ja) | 電圧検出回路 | |
| JPS6167310A (ja) | Ａｇｃ増幅回路 | |
| JPS6133006A (ja) | Ａｇｃ回路 | |
| US6320466B1 (en) | Amplifier circuit | |
| JPH10190376A (ja) | 増幅回路 | |
| JPH1188148A (ja) | Ｅｃｌ論理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000725 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |