JP3115612B2 - 増幅回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、動作モードと非動作
モードを選択して使用する増幅回路に関し、特に動作時
と非動作時のＤＣオフセット差の改善を図ったものに関
するものである。

【０００２】

【従来の技術】図２は動作モードと非動作モードを選択
して使用する従来の増幅回路の例を示す図である。図に
おいて、１，２は差動入力端子、３は初段増幅器、４，
５は線路、６は出力段増幅器、７，８は出力端子、９は
スイッチ、１０は端子である。

【０００３】次に動作について説明する。差動入力端子
１，２は初段増幅器３の入力へ接続され、初段増幅器３
の差動出力は線路４，５を介し出力段増幅器６へ入力さ
れ、出力段増幅器６の差動出力は出力端子７，８へ接続
される。端子１０は初段増幅器の動作をＯＮ／ＯＦＦす
るための制御入力端子で、初段増幅器３の動作をＯＮ／
ＯＦＦする回路９へ接続される。

【０００４】増幅器は制御端子１０で動作モードと非動
作モードが選択され、動作モードのときは入力端子１，
２からの信号が増幅され、出力端子７，８に出力され
る。非動作モード時には初段増幅器３の動作がＯＦＦと
なり、出力端子７，８には入力端子１，２からの信号は
出力されない。ただし出力段増幅器６は非動作モードで
も動作しているため、出力端子７，８のＤＣ出力レベル
は動作モードと非動作モードで同じ値を取る構成となっ
ている。

【０００５】

【発明が解決しようとする課題】従来の増幅回路は以上
のように構成されているので、動作モード時には増幅器
の利得は最大となり、非動作モード時には小さくなる。
このため、動作モード時の端子７，８の出力間ＤＣオフ
セットは利得が大きいため大きく、非動作モード時の出
力間ＤＣオフセットは小さい、というように動作モード
時と非動作モード時で出力間ＤＣオフセットが大きく変
化するという問題点があった。

【０００６】この発明は上記のような問題点を解消する
ためになされたもので、動作モードと非動作モードでの
出力間ＤＣオフセットの差を小さくできる増幅回路を得
ることを目的とする。

【０００７】

【課題を解決するための手段】この発明に係る増幅回路
は、動作モードと非動作モードとを選択して使用する増
幅回路において、互いに直列に接続され、最終段が常時
動作状態にあり、最終段以外が動作モードと非動作モー
ドとに応じて動作状態と非動作状態とになる，入力信号
を増幅する複数段の増幅器と、該増幅器の最終段の出力
のＤＣオフセットを検出するオフセット検出回路と、上
記オフセット検出回路の検出信号を保持する時定数回路
と、上記増幅器の動作モードと非動作モードに応じてオ
ンあるいはオフされ、動作モード時の，上記最終段の増
幅器の入力信号が存在する状態において上記オフセット
検出回路の出力を上記時定数回路に伝達し、かつ上記時
定数回路の出力信号を上記最終段の増幅器のオフセット
制御入力に帰還するスイッチ回路とを設けたものであ
る。

【０００８】

【作用】この発明は、上記のように構成することによ
り、動作モード時に帰還をかけるようにしたので、出力
間ＤＣオフセットが小さくなり、非動作モード時には増
幅器の利得が小さく、かつ帰還ループも断たれているた
め出力間ＤＣオフセットは小さくなる。また、非動作モ
ードから動作モードへの切り換え時には、非動作モード
に入る直前の帰還信号の保持された値から帰還ループが
スタートするため、出力間ＤＣオフセットは小さい値か
らスタートする。このため、増幅器を非動作から動作へ
切り換えたときの出力間ＤＣオフセットの差は小さくな
る。

【０００９】

【実施例】図１はこの発明の一実施例による増幅回路の
ブロック構成を示す図であり、図において、１，２は差
動入力端子、３は初段増幅器、４，５は線路、６は出力
段増幅器、７，８は出力端子、９，１２，１４はスイッ
チ、１０は端子、１１はオフセット検出アンプ、１３は
時定数決定用コンデンサである。

【００１０】次に動作について説明する。差動入力端子
１，２は初段増幅器３の入力に接続され、初段増幅器３
の差動出力は線路４，５を介し出力段増幅器６へ入力さ
れ、出力段増幅器６の差動出力は出力端子７，８へ接続
される。この差動出力はオフセット検出アンプ１１へ入
力され、検出アンプ１１の出力はスイッチ１２を介し、
一端が接地された時定数決定用コンデンサ１３の他端に
接続される。スイッチ１２と時定数決定用コンデンサ１
３の接続点はスイッチ１４を介し、出力段増幅器６へ帰
還される。初段増幅器３はスイッチ９へ接続され、スイ
ッチ９で動作，非動作の制御を行う。端子１０はスイッ
チ９，１２，１４の制御信号入力端子である。

【００１１】スイッチ９，１２，１４がＯＮのときは、
出力端子７，８のＤＣオフセットが０となるように出力
段増幅器６へ帰還がかかる。スイッチ９，１２，１４が
ＯＦＦの時には初段増幅器３が非動作となり、かつ出力
段増幅器６へのオフセットの帰還信号も加えられなくな
る。このときは出力段増幅器６で発生するオフセットの
みが出力端子７，８へ出力される。但し、このときのオ
フセットは、通常出力段増幅器６の利得が小さいため小
さな値となる。このとき時定数決定用コンデンサ１３に
はスイッチ９，１２，１４がＯＦＦする直前の帰還信号
が保持された状態となっている。

【００１２】次にスイッチ９，１２，１４がＯＦＦから
ＯＮにするときは、スイッチがＯＮした瞬間に、時定数
決定用コンデンサ１３に保持された帰還信号が出力段増
幅器６へ加えられるため、出力のＤＣオフセットは０に
近い状態からスタートする。

【００１３】図３は本発明の一実施例の各ブロックの内
部構成を示す図であり、図１と同一番号の部分は同一の
機能を有するものである。図において、入力端子１，２
は入力段差動トランジスタ１６，１７のベースにそれぞ
れ入力され、トランジスタ１６，１７のエミッタは接続
され定電流源２６を介し接地される。

【００１４】定電流源２６は端子１０でＯＮ／ＯＦＦの
制御がされる。トランジスタ１６，１７のコレクタはそ
れぞれ抵抗１８，１９を介し電源１５に接続される。ト
ランジスタ１６，１７のコレクタはそれぞれトランジス
タ２０，２１のベースに接続される。トランジスタ２０
のエミッタはダイオード２２，２３を介し定電流源２７
へ接続される。同様にトランジスタ２１のエミッタはダ
イオード２４，２５を介し定電流源２８へ接続される。
トランジスタ２０，２１のコレクタは電源１５へ接続さ
れる。ダイオード２３，２５のカソードは線路４，５を
介し出力段増幅器６の差動入力トランジスタ２９，３０
へ接続される。トランジスタ２９，３０のエミッタはそ
れぞれ抵抗３１，３２を介し接続され、その接点は定電
流源３３へ接続される。トランジスタ２９，３０のコレ
クタはそれぞれ抵抗３４，３５を介し電源１５へ接続さ
れる。トランジスタ２９，３０のコレクタはそれぞれト
ランジスタ３６，３７のベースへ接続され、トランジス
タ３６，３７のエミッタはそれぞれ定電流源３８，３９
へ接続される。トランジスタ３６，３７のコレクタは電
源１５へ接続される。

【００１５】トランジスタ３６，３７のエミッタはそれ
ぞれ出力端子７，８へ接続される。出力端子７，８はそ
れぞれオフセット検出回路１１の差動入力トランジスタ
４０，４１のベースへ接続される。トランジスタ４０，
４１のエミッタは共通に接続され、その接点は定電流源
４８を介し接地される。定電流源４８は制御端子１０に
よりＯＮ／ＯＦＦ制御される。トランジスタ４０のコレ
クタは、電源１５に接続されたＰＮＰカレントミラート
ランジスタ４２，４３を介し、ＧＮＤに接続されたＮＰ
Ｎカレントミラートランジスタ４６，４７のトランジス
タ４６のベース・コレクタの接続点に接続される。トラ
ンジスタ４１のコレクタは電源１５に接続されたＰＮＰ
カレントミラートランジスタ４４，４５を介しカレント
ミラートランジスタ４７のコレクタに接続される。トラ
ンジスタ４７のコレクタは時定数決定用コンデンサ１３
を介し接地され、かつトランジスタ５２のベースへ接続
される。トランジスタ５１のベースには基準電源４９が
加えられる。トランジスタ５１，５２のエミッタは共通
に接続され、定電流源５０を介し接地される。定電流源
５０は制御端子１０によりＯＮ／ＯＦＦ制御される。ト
ランジスタ５１，５２のコレクタはそれぞれトランジス
タ２９，３０のコレクタに接続される。

【００１６】ブロック３は初段増幅器、ブロック６は出
力段増幅器を示す。出力端子７，８はオフセット検出ア
ンプ１１へ加えられる。その出力は時定数決定用コンデ
ンサ１３と出力段増幅器６のオフセット制御トランジス
タ５１，５２の５２側のベースへ接続されている。ここ
で定電流源２６，４８，５０がＯＮのときは初段増幅器
３が動作し、増幅器全体の利得は最大となっている。こ
のとき出力７，８は検出器１１を介し、出力段増幅器６
へフィードバックされているため出力７，８間のオフセ
ットは０に近くなるよう制御される。このとき時定数決
定用コンデンサ１３の値は、ＤＣ成分のみ帰還される時
定数となるよう設定され、出力７，８の信号成分は帰還
されない。

【００１７】次に定電流源２６，４８，５０がＯＦＦの
ときは初段増幅器３がＯＦＦとなり、出力段増幅器６の
入力線４，５間の電位差はほぼ０となる。このとき出力
７，８に生じるＤＣオフセットは出力段増幅器６により
生ずるオフセット分のみとなる。このときのオフセット
電圧は出力段増幅器６のゲインのみにより決まるため、
初段増幅器３が動作しているときに比べ非常に小さい。
またこのとき定電流源４８，５０がＯＦＦしていること
により、オフセットの帰還は断たれ、かつ時定数決定用
コンデンサ１３には定電流源４８がＯＮしていたときの
制御電圧が保持された状態となる。また、このときのコ
ンデンサ１３の制御電圧は定電流源５０がＯＦＦしてい
るため、出力段増幅器６には影響しない。このため出力
７，８には出力段増幅器６のオープンループで生ずる小
さなオフセットのみが発生する。

【００１８】次に定電流源２６，４８，５０が再度ＯＮ
したときは、時定数決定用コンデンサ１３に保持された
制御電圧がオフセット制御トランジスタ５１，５２を介
し出力段増幅器６へ加わるため、ＯＮ直後のオフセット
はフィードバックがかかった小さな値よりスタートす
る。このため増幅動作のＯＮ／ＯＦＦによる出力オフセ
ットはともに小さな値となり、その差を小さくできる。

【００１９】なお、本実施例では増幅器を２段構成とし
たが、３段以上の構成でもよく、このときオフセットを
小さくする帰還は出力段増幅器にかけ、増幅器のＯＮ／
ＯＦＦ制御は初段増幅器〜出力段増幅器の前段増幅器ま
でで行うことになる。

【００２０】また、上記実施例では、入出力が差動の増
幅器について説明したが、通常の増幅器であってもよ
く、上記実施例と同様の効果を奏する。

【００２１】

【発明の効果】以上のように、この発明に係る増幅回路
によれば、動作モードと非動作モードとを選択して使用
する増幅回路において、互いに直列に接続され、最終段
が常時動作状態にあり、最終段以外が動作モードと非動
作モードとに応じて動作状態と非動作状態とになる，入
力信号を増幅する複数段の増幅器と、該増幅器の最終段
の出力のＤＣオフセットを検出するオフセット検出回路
と、上記増幅器の信号帯域に比し十分長い時定数を有
し、上記オフセット検出回路の検出信号を保持する時定
数回路と、上記増幅器の動作モードと非動作モードに応
じてオンあるいはオフされ、動作モード時の，上記最終
段の増幅器の入力信号が存在する状態において上記オフ
セット検出回路の出力を上記時定数回路に伝達し、かつ
上記時定数回路の出力信号を上記最終段の増幅器のオフ
セット制御入力に帰還するスイッチ回路とを備えたの
で、動作モード時には、帰還をかけることにより出力間
ＤＣオフセットを小さくでき、かつ非動作モード時に
は、帰還ループが断たれているので、出力間ＤＣオフセ
ットを小さくでき、非動作モードから動作モードへの切
り換え時には、非動作モードに入る直前の帰還信号の保
持された値から帰還ループがスタートするようにしたの
で、出力間ＤＣオフセットは小さい値からスタートし、
切り換え時の出力ＤＣオフセット差を小さくでき、その
過渡特性を改善できる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例による増幅回路の基本ブロッ
ク図である。

【図２】従来の増幅回路の例を示す図である。

【図３】本発明の一実施例の内部構成を示す図である。

【符号の説明】 １ 差動入力端子 ２ 差動入力端子 ３ 初段増幅器 ４ 線路 ５ 線路 ６ 出力段増幅器 ７ 出力端子 ８ 出力端子 ９ スイッチ １０ 端子 １１ オフセット検出アンプ １２ スイッチ １３ 時定数決定用コンデンサ １４ スイッチ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 動作モードと非動作モードとを選択して
   使用する増幅回路において、互いに直列に接続され、最終段が常時動作状態にあり、
   最終段以外が動作モードと非動作モードとに応じて動作
   状態と非動作状態とになる， 入力信号を増幅する複数段
   の増幅器と、 該増幅器の最終段の出力のＤＣオフセットを検出するオ
   フセット検出回路と、 上記増幅器の信号帯域に比し十分長い時定数を有し、上
   記オフセット検出回路の検出信号を保持する時定数回路
   と、 上記増幅器の動作モードと非動作モードに応じてオンあ
   るいはオフされ、動作モード時の，上記最終段の増幅器
   の入力信号が存在する状態において上記オフセット検出
   回路の出力を上記時定数回路に伝達し、かつ上記時定数
   回路の出力信号を上記最終段の増幅器のオフセット制御
   入力に帰還するスイッチ回路とを備えたことを特徴とす
   る増幅回路。