JP3423200B2 - 増幅器 - Google Patents
増幅器Info
- Publication number
- JP3423200B2 JP3423200B2 JP26605697A JP26605697A JP3423200B2 JP 3423200 B2 JP3423200 B2 JP 3423200B2 JP 26605697 A JP26605697 A JP 26605697A JP 26605697 A JP26605697 A JP 26605697A JP 3423200 B2 JP3423200 B2 JP 3423200B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- differential amplifier
- amplifier circuit
- transistor
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、主に低周波増幅の
ためのゼロバイアスタイプの差動増幅回路を利用した増
幅器、例えば集積型の音響用ＢＴＬ増幅器に使用される
ものである。
ためのゼロバイアスタイプの差動増幅回路を利用した増
幅器、例えば集積型の音響用ＢＴＬ増幅器に使用される
ものである。
【０００２】
【従来の技術】図３は従来の増幅器の構成を示してい
る。負荷ＲLをＢＴＬ駆動するための従来の増幅器は、
差動増幅回路１、バイアス源回路２、スタンバイスイッ
チ回路３、リップルフィルタ回路４、電力増幅回路５を
備えている。
る。負荷ＲLをＢＴＬ駆動するための従来の増幅器は、
差動増幅回路１、バイアス源回路２、スタンバイスイッ
チ回路３、リップルフィルタ回路４、電力増幅回路５を
備えている。
【０００３】差動増幅回路１は、入力端子ＩＮから供給
される入力信号を増幅し、非反転出力（＋ＯＵＴ）／反
転出力（−ＯＵＴ）の各出力を得る電流帰還タイプの差
動増幅回路であり、この回路１の入力部は、入力端子Ｉ
Ｎとグランドとの間に信号源抵抗Ｒｇが接続され、また
トランジスタＱ１０のベースがこの入力端子ＩＮに直接
接続されゼロバイアスタイプとなっている。
される入力信号を増幅し、非反転出力（＋ＯＵＴ）／反
転出力（−ＯＵＴ）の各出力を得る電流帰還タイプの差
動増幅回路であり、この回路１の入力部は、入力端子Ｉ
Ｎとグランドとの間に信号源抵抗Ｒｇが接続され、また
トランジスタＱ１０のベースがこの入力端子ＩＮに直接
接続されゼロバイアスタイプとなっている。
【０００４】差動増幅回路１の非反転／反転出力部に
は、電力増幅回路５の２つの増幅回路がそれぞれ接続さ
れている。電力増幅回路５は電源ＶCC1を動作電源とし
ており、差動増幅回路１からの非反転／反転出力（±Ｏ
ＵＴ）を電力増幅して±ＯＵＴ端子から出力し、負荷Ｒ
LをＢＴＬ駆動する。
は、電力増幅回路５の２つの増幅回路がそれぞれ接続さ
れている。電力増幅回路５は電源ＶCC1を動作電源とし
ており、差動増幅回路１からの非反転／反転出力（±Ｏ
ＵＴ）を電力増幅して±ＯＵＴ端子から出力し、負荷Ｒ
LをＢＴＬ駆動する。
【０００５】バイアス源回路２は、差動増幅回路１にバ
イアス電流を供給して差動増幅回路１を動作させるため
の回路であり、スタンバイスイッチ回路３は、差動増幅
回路１及びバイアス源回路２の電源ＶCC2をＯＮ／ＯＦ
Ｆ制御している。更にリップルフィルタ回路４は、電源
リップルを減衰させるためにスタンバイスイッチ回路３
とバイアス源回路２との間に設けられている。
イアス電流を供給して差動増幅回路１を動作させるため
の回路であり、スタンバイスイッチ回路３は、差動増幅
回路１及びバイアス源回路２の電源ＶCC2をＯＮ／ＯＦ
Ｆ制御している。更にリップルフィルタ回路４は、電源
リップルを減衰させるためにスタンバイスイッチ回路３
とバイアス源回路２との間に設けられている。
【０００６】差動増幅回路１は、トランジスタＱ８〜Ｑ
１５等からなる差動部と、この差動部に定電流を供給す
るためのカレントミラー回路１２を備える。また、差動
増幅回路１内の符号１０は、リファレンスバッファであ
り、電源ＶCC2を抵抗Ｒ１７及びＲ１８で分圧して得た
電圧を入力とし、抵抗Ｒ１５を介して非反転出力（＋Ｏ
ＵＴ）に、抵抗Ｒ１６を介して反転出力（−ＯＵＴ）に
基準電圧を供給している。なお、リファレンスバッファ
１０に代えて単に基準電圧電源を配置することもでき
る。
１５等からなる差動部と、この差動部に定電流を供給す
るためのカレントミラー回路１２を備える。また、差動
増幅回路１内の符号１０は、リファレンスバッファであ
り、電源ＶCC2を抵抗Ｒ１７及びＲ１８で分圧して得た
電圧を入力とし、抵抗Ｒ１５を介して非反転出力（＋Ｏ
ＵＴ）に、抵抗Ｒ１６を介して反転出力（−ＯＵＴ）に
基準電圧を供給している。なお、リファレンスバッファ
１０に代えて単に基準電圧電源を配置することもでき
る。
【０００７】カレントミラー回路１２の入力側トランジ
スタＱ１は、そのコレクタ・ベースがバイアス源回路２
のトランジスタＱ３２のコレクタに接続されており、各
出力側トランジスタＱ２〜Ｑ７は、バイアス源回路２の
トランジスタＱ３２の流すバイアス電流に応じた定電流
を電源ＶCC2からそれぞれ抵抗Ｒ２〜Ｒ７を介して流
す。
スタＱ１は、そのコレクタ・ベースがバイアス源回路２
のトランジスタＱ３２のコレクタに接続されており、各
出力側トランジスタＱ２〜Ｑ７は、バイアス源回路２の
トランジスタＱ３２の流すバイアス電流に応じた定電流
を電源ＶCC2からそれぞれ抵抗Ｒ２〜Ｒ７を介して流
す。
【０００８】カレントミラー回路１２の出力側トランジ
スタＱ３及びＱ４にはそれぞれ差動部のトランジスタＱ
８、Ｑ９のエミッタが接続されており、これらのトラン
ジスタＱ８及びＱ９のエミッタは、電流帰還として機能
する抵抗Ｒ８で互いに接続されている。
スタＱ３及びＱ４にはそれぞれ差動部のトランジスタＱ
８、Ｑ９のエミッタが接続されており、これらのトラン
ジスタＱ８及びＱ９のエミッタは、電流帰還として機能
する抵抗Ｒ８で互いに接続されている。
【０００９】カレントミラー回路１２の出力側トランジ
スタＱ２のコレクタ側には、グランドとの間に、順方向
のダイオードＤ１、Ｄ２及び入力端子ＩＮにそのベース
が接続されたトランジスタＱ１０のエミッタ、コレクタ
がこの順に接続されて配置されている。そして、上記差
動回路の一方のトランジスタＱ８のベースは、ダイオー
ドＤ１と出力側トランジスタＱ２のコレクタ側との間に
接続されている。
スタＱ２のコレクタ側には、グランドとの間に、順方向
のダイオードＤ１、Ｄ２及び入力端子ＩＮにそのベース
が接続されたトランジスタＱ１０のエミッタ、コレクタ
がこの順に接続されて配置されている。そして、上記差
動回路の一方のトランジスタＱ８のベースは、ダイオー
ドＤ１と出力側トランジスタＱ２のコレクタ側との間に
接続されている。
【００１０】また、カレントミラー回路１２の出力側ト
ランジスタＱ５のコレクタ側には上記差動回路の一方を
成すトランジスタＱ９のベースが接続されると共に、グ
ランドとの間に、順方向のダイオードＤ３、Ｄ４及びベ
ースが抵抗Ｒ１４を介してグランドに接続されたトラン
ジスタＱ１５のエミッタ、コレクタがこの順に接続され
て配置されている。
ランジスタＱ５のコレクタ側には上記差動回路の一方を
成すトランジスタＱ９のベースが接続されると共に、グ
ランドとの間に、順方向のダイオードＤ３、Ｄ４及びベ
ースが抵抗Ｒ１４を介してグランドに接続されたトラン
ジスタＱ１５のエミッタ、コレクタがこの順に接続され
て配置されている。
【００１１】差動接続されたトランジスタＱ８とトラン
ジスタＱ９の内、トランジスタＱ８のコレクタ側には、
カレントミラー回路１３の入力側トランジスタＱ１１の
コレクタ・ベースが接続されている。このカレントミラ
ー回路１３の出力側トランジスタＱ１２のコレクタ側
は、カレントミラー回路１２の出力側トランジスタＱ６
のコレクタ及び差動増幅回路１の非反転出力部に接続さ
れている。また、トランジスタＱ９のコレクタ側には、
カレントミラー回路１４の入力側トランジスタＱ１３が
接続され、このカレントミラー回路１４の出力側トラン
ジスタＱ１４は、カレントミラー回路１２の出力側トラ
ンジスタＱ７のコレクタ及び差動増幅回路１の反転出力
部に接続されている。
ジスタＱ９の内、トランジスタＱ８のコレクタ側には、
カレントミラー回路１３の入力側トランジスタＱ１１の
コレクタ・ベースが接続されている。このカレントミラ
ー回路１３の出力側トランジスタＱ１２のコレクタ側
は、カレントミラー回路１２の出力側トランジスタＱ６
のコレクタ及び差動増幅回路１の非反転出力部に接続さ
れている。また、トランジスタＱ９のコレクタ側には、
カレントミラー回路１４の入力側トランジスタＱ１３が
接続され、このカレントミラー回路１４の出力側トラン
ジスタＱ１４は、カレントミラー回路１２の出力側トラ
ンジスタＱ７のコレクタ及び差動増幅回路１の反転出力
部に接続されている。
【００１２】このような差動増幅回路１において、バイ
アス源回路２が通常動作している状態では、カレントミ
ラー回路１２の各出力側トランジスタＱ２〜Ｑ７が定電
流を流し出している。ここで、入力端子ＩＮに入力信号
としてオーディオ信号が供給され、例えば、オーディオ
信号の電圧レベルが増加すると、トランジスタＱ１０の
エミッタ−コレクタ間電流が減少し、トランジスタＱ８
のコレクタ電流が減少する。更に、これに応じて、カレ
ントミラー回路１３の入力側トランジスタＱ１１が、抵
抗Ｒ１０を介してグランドに流し出す電流量が減少し、
対応して出力側トランジスタＱ１２が抵抗Ｒ１１を介し
てグランドに流し出す電流量も減少する。このトランジ
スタＱ１２のコレクタ側には、カレントミラー回路１２
の出力側トランジスタＱ６から定電流が供給されてい
る。よって、カレントミラー回路１３の流す定電流の減
少により、差動増幅回路１の非反転出力（＋ＯＵＴ）が
上昇する。
アス源回路２が通常動作している状態では、カレントミ
ラー回路１２の各出力側トランジスタＱ２〜Ｑ７が定電
流を流し出している。ここで、入力端子ＩＮに入力信号
としてオーディオ信号が供給され、例えば、オーディオ
信号の電圧レベルが増加すると、トランジスタＱ１０の
エミッタ−コレクタ間電流が減少し、トランジスタＱ８
のコレクタ電流が減少する。更に、これに応じて、カレ
ントミラー回路１３の入力側トランジスタＱ１１が、抵
抗Ｒ１０を介してグランドに流し出す電流量が減少し、
対応して出力側トランジスタＱ１２が抵抗Ｒ１１を介し
てグランドに流し出す電流量も減少する。このトランジ
スタＱ１２のコレクタ側には、カレントミラー回路１２
の出力側トランジスタＱ６から定電流が供給されてい
る。よって、カレントミラー回路１３の流す定電流の減
少により、差動増幅回路１の非反転出力（＋ＯＵＴ）が
上昇する。
【００１３】また、トランジスタＱ８のコレクタ電流の
減少に伴って、トランジスタＱ９のコレクタ電流が増加
し、カレントミラー回路１４の流す定電流が増加する。
このため、差動増幅回路１の反転出力（−ＯＵＴ）は、
非反転出力（＋ＯＵＴ）とは反対に低下する。このよう
にして、差動増幅回路１の非反転／反転出力部には、入
力信号に応じた互いに逆位相の非反転出力（＋ＯＵ
Ｔ）、反転出力（−ＯＵＴ）が得られ、これが電力増幅
回路５でそれぞれ電力増幅され、負荷ＲLがＢＴＬ駆動
されることとなる。
減少に伴って、トランジスタＱ９のコレクタ電流が増加
し、カレントミラー回路１４の流す定電流が増加する。
このため、差動増幅回路１の反転出力（−ＯＵＴ）は、
非反転出力（＋ＯＵＴ）とは反対に低下する。このよう
にして、差動増幅回路１の非反転／反転出力部には、入
力信号に応じた互いに逆位相の非反転出力（＋ＯＵ
Ｔ）、反転出力（−ＯＵＴ）が得られ、これが電力増幅
回路５でそれぞれ電力増幅され、負荷ＲLがＢＴＬ駆動
されることとなる。
【００１４】以上のような増幅器において、その立ち上
げ時に、まず、スタンバイスイッチ（ＳＴＢＹ）１１を
ＯＮにすると、スタンバイスイッチ回路３を構成するト
ランジスタＱ４１がＯＮし、更にトランジスタＱ４２も
ＯＮとなる。そのため、リップルフィルタ回路４のトラ
ンジスタＱ４３のベース電位は、抵抗Ｒ４５、コンデン
サＣRFによって決まる時定数に従って上昇する。同時に
トランジスタＱ４３のエミッタ電位ＶCC2は、トランジ
スタＱ４３のベース電位−ＶBEの電位であり、ベース電
位の上昇に伴って上昇する。このような抵抗Ｒ４５、コ
ンデンサＣRFの時定数によって上昇するトランジスタＱ
４３のエミッタ電圧は、差動増幅回路１及びバイアス源
回路２の電源電圧ＶCC2となっているため、トランジス
タＱ４３のエミッタ電圧の上昇に伴い、差動増幅回路
１、バイアス源回路２とも、回路がゆるやかにＯＮ状態
へ移行する。
げ時に、まず、スタンバイスイッチ（ＳＴＢＹ）１１を
ＯＮにすると、スタンバイスイッチ回路３を構成するト
ランジスタＱ４１がＯＮし、更にトランジスタＱ４２も
ＯＮとなる。そのため、リップルフィルタ回路４のトラ
ンジスタＱ４３のベース電位は、抵抗Ｒ４５、コンデン
サＣRFによって決まる時定数に従って上昇する。同時に
トランジスタＱ４３のエミッタ電位ＶCC2は、トランジ
スタＱ４３のベース電位−ＶBEの電位であり、ベース電
位の上昇に伴って上昇する。このような抵抗Ｒ４５、コ
ンデンサＣRFの時定数によって上昇するトランジスタＱ
４３のエミッタ電圧は、差動増幅回路１及びバイアス源
回路２の電源電圧ＶCC2となっているため、トランジス
タＱ４３のエミッタ電圧の上昇に伴い、差動増幅回路
１、バイアス源回路２とも、回路がゆるやかにＯＮ状態
へ移行する。
【００１５】ここで、差動増幅回路１およびバイアス源
回路２の回路動作閾値電圧は、以下のようになる。ま
ず、差動増幅回路１では、上述のような回路構成となっ
ていることから、その回路動作閾値電圧は、次式（１）
のようになる。
回路２の回路動作閾値電圧は、以下のようになる。ま
ず、差動増幅回路１では、上述のような回路構成となっ
ていることから、その回路動作閾値電圧は、次式（１）
のようになる。
【００１６】
【数１】
ＶBEQ10 ＋ＶFD2 ＋ＶFD1 ＋ＶBEQ8＋ＶCEsatQ3 ＋ＶR3
ＶBE＝ＶF とすれば、 ４・ＶBE＋ＶCEsatQ3 ＋ＶR3 ・・・（１）
なお、（１）式中、ＶBEQ10、ＶBEQ8はトランジスタＱ
１０、Ｑ８の各ベース−エミッタ間電圧、ＶFD2、ＶFD1
はダイオードの順方向電圧、ＶCEsatQ3は、トランジス
タＱ３のコレクタ−エミッタ間飽和電圧、ＶR3は、抵抗
Ｒ３による電圧降下分であり、ＶBEとＶFとは共に順方
向電圧としてほぼ等しい。また、バイアス源回路２で
は、電源ＶCC2とグランドとの間に抵抗Ｒ３１、ダイオ
ードＤ３１、Ｄ３２がこの順に接続されており、抵抗Ｒ
３１とダイオードＤ３１との間に、トランジスタＱ３２
のベースが接続されている。従って、バイアス源回路２
の回路動作閾値電圧は、ＶFD32、ＶFD31をそれぞれダイ
オードＤ３２、Ｄ３１の順方向電圧とすると、［ＶFD32
＋ＶFD31］となる。
１０、Ｑ８の各ベース−エミッタ間電圧、ＶFD2、ＶFD1
はダイオードの順方向電圧、ＶCEsatQ3は、トランジス
タＱ３のコレクタ−エミッタ間飽和電圧、ＶR3は、抵抗
Ｒ３による電圧降下分であり、ＶBEとＶFとは共に順方
向電圧としてほぼ等しい。また、バイアス源回路２で
は、電源ＶCC2とグランドとの間に抵抗Ｒ３１、ダイオ
ードＤ３１、Ｄ３２がこの順に接続されており、抵抗Ｒ
３１とダイオードＤ３１との間に、トランジスタＱ３２
のベースが接続されている。従って、バイアス源回路２
の回路動作閾値電圧は、ＶFD32、ＶFD31をそれぞれダイ
オードＤ３２、Ｄ３１の順方向電圧とすると、［ＶFD32
＋ＶFD31］となる。
【００１７】以上の電圧値から明らかなように、電源Ｏ
Ｎ時の差動増幅回路１及びバイアス源回路２の動作タイ
ミングは、まずバイアス源回路２が先にその回路動作を
開始し、差動増幅回路１へバイアス電流を供給する。そ
して、遅れて差動増幅回路１の差動部が動作を開始する
ことになる。
Ｎ時の差動増幅回路１及びバイアス源回路２の動作タイ
ミングは、まずバイアス源回路２が先にその回路動作を
開始し、差動増幅回路１へバイアス電流を供給する。そ
して、遅れて差動増幅回路１の差動部が動作を開始する
ことになる。
【００１８】このときの差動増幅回路１の非反転／反転
出力（±ＯＵＴ）の各出力電圧の変化を考えてみる。図
４は、このような増幅器のＯＮ時、ＯＦＦ時における各
部の電圧変化を示している。まず、バイアス源回路２が
動作開始したところで、差動増幅回路１のカレントミラ
ー回路１２を構成するトランジスタＱ１〜Ｑ７がＯＮと
なるが、差動部のトランジスタＱ８〜Ｑ１５はまだＯＦ
Ｆ状態である。そのため、この時点で、差動増幅回路１
の各非反転／反転出力は、カレントミラー回路１２の出
力側トランジスタＱ６、Ｑ７から電流供給を受けること
により、リップルフィルタ回路４のＱ４３のエミッタ電
圧（ＶCC2）付近へ上昇することになる。
出力（±ＯＵＴ）の各出力電圧の変化を考えてみる。図
４は、このような増幅器のＯＮ時、ＯＦＦ時における各
部の電圧変化を示している。まず、バイアス源回路２が
動作開始したところで、差動増幅回路１のカレントミラ
ー回路１２を構成するトランジスタＱ１〜Ｑ７がＯＮと
なるが、差動部のトランジスタＱ８〜Ｑ１５はまだＯＦ
Ｆ状態である。そのため、この時点で、差動増幅回路１
の各非反転／反転出力は、カレントミラー回路１２の出
力側トランジスタＱ６、Ｑ７から電流供給を受けること
により、リップルフィルタ回路４のＱ４３のエミッタ電
圧（ＶCC2）付近へ上昇することになる。
【００１９】その後、ＶCC2ラインの電位上昇ととも
に、差動増幅回路１の差動部のトランジスタＱ８〜Ｑ１
５が動作状態になると、トランジスタＱ６とＱ１２、ト
ランジスタＱ７とＱ１４との電流をそれぞれ等しく設定
しておくことにより、差動増幅回路１の各非反転／反転
出力部における出力電圧は、およそＶCC2／２を維持し
ながら、ＶCC2の上昇に同期した動きとなる。
に、差動増幅回路１の差動部のトランジスタＱ８〜Ｑ１
５が動作状態になると、トランジスタＱ６とＱ１２、ト
ランジスタＱ７とＱ１４との電流をそれぞれ等しく設定
しておくことにより、差動増幅回路１の各非反転／反転
出力部における出力電圧は、およそＶCC2／２を維持し
ながら、ＶCC2の上昇に同期した動きとなる。
【００２０】また、増幅器において、その電源ＯＦＦ時
においては、上記ＯＮ動作の場合と逆動作となり、まず
差動増幅回路１が先にＯＦＦし、それからバイアス源回
路２がＯＦＦすることになる。
においては、上記ＯＮ動作の場合と逆動作となり、まず
差動増幅回路１が先にＯＦＦし、それからバイアス源回
路２がＯＦＦすることになる。
【００２１】
【発明が解決しようとする課題】しかしながら、図４に
示すように、差動増幅回路１とバイアス源回路２の回路
動作閾値電圧に差がある場合、差動増幅回路１の非反転
／反転出力（±ＯＵＴ）には電源ＯＮ／ＯＦＦの過渡時
に「ハネ上がり」が発生することになる。差動増幅回路
１の非反転／反転出力（±ＯＵＴ）は、それぞれ電力増
幅回路５へ直結されており、この電力増幅回路５でさら
に増幅されるために、電力増幅回路５の出力である負荷
ＲL端での電圧変化はより大きく急なものになる。
示すように、差動増幅回路１とバイアス源回路２の回路
動作閾値電圧に差がある場合、差動増幅回路１の非反転
／反転出力（±ＯＵＴ）には電源ＯＮ／ＯＦＦの過渡時
に「ハネ上がり」が発生することになる。差動増幅回路
１の非反転／反転出力（±ＯＵＴ）は、それぞれ電力増
幅回路５へ直結されており、この電力増幅回路５でさら
に増幅されるために、電力増幅回路５の出力である負荷
ＲL端での電圧変化はより大きく急なものになる。
【００２２】そして、そのときに、回路構成素子のバラ
ツキ等により、非反転／反転出力又は負荷ＲLのいずれ
か一方でもその電位変化にズレが生ずると、これによっ
て不快なポップ音が発生することになる。
ツキ等により、非反転／反転出力又は負荷ＲLのいずれ
か一方でもその電位変化にズレが生ずると、これによっ
て不快なポップ音が発生することになる。
【００２３】このようなポップ音の原因となるバイアス
源回路２と差動増幅回路１との動作電圧のずれを解消す
るための構成として、バイアス源回路２を図５に示すよ
うな回路構成とすることが考えられる。この構成は、Ｖ
CC2ラインとグランドとの間に分割抵抗ＲD１、ＲD２を
設け、トランジスタＱ３２のベース電位を調整して、バ
イアス源回路２の回路動作閾値電圧を差動増幅回路１と
同じく設定する。分割抵抗等を利用して差動増幅回路１
とバイアス源回路２が同時にＯＮ／ＯＦＦするように調
整すれば、図４に示すようなハネ上がりを、ある程度、
抑制することができる。
源回路２と差動増幅回路１との動作電圧のずれを解消す
るための構成として、バイアス源回路２を図５に示すよ
うな回路構成とすることが考えられる。この構成は、Ｖ
CC2ラインとグランドとの間に分割抵抗ＲD１、ＲD２を
設け、トランジスタＱ３２のベース電位を調整して、バ
イアス源回路２の回路動作閾値電圧を差動増幅回路１と
同じく設定する。分割抵抗等を利用して差動増幅回路１
とバイアス源回路２が同時にＯＮ／ＯＦＦするように調
整すれば、図４に示すようなハネ上がりを、ある程度、
抑制することができる。
【００２４】しかし、抵抗のバラツキや、特に温度変化
による差動増幅回路１とバイアス源回路２のＶBE変化に
よる動作点のズレの影響は大きい。従って、図５のよう
な構成では、動作条件が変化した場合に、常に差動増幅
回路１とバイアス源回路２を同時にＯＮ／ＯＦＦさせる
ことは困難であり、図５のような構成を採用してもポッ
プ音の発生を確実に防ぐことはできない。
による差動増幅回路１とバイアス源回路２のＶBE変化に
よる動作点のズレの影響は大きい。従って、図５のよう
な構成では、動作条件が変化した場合に、常に差動増幅
回路１とバイアス源回路２を同時にＯＮ／ＯＦＦさせる
ことは困難であり、図５のような構成を採用してもポッ
プ音の発生を確実に防ぐことはできない。
【００２５】上記課題を解決するために、この発明は、
より確実にポップ音の発生を防止することの可能な増幅
器を提供することを目的とする。
より確実にポップ音の発生を防止することの可能な増幅
器を提供することを目的とする。
【００２６】
【課題を解決するための手段】上記目的を達成するため
にこの発明は、以下のような特徴を有する。
にこの発明は、以下のような特徴を有する。
【００２７】この発明では、非反転及び反転出力を備え
た差動部と、前記差動部に定電流を供給する定電流部と
を有する差動増幅回路と、前記差動増幅回路の定電流部
の動作タイミングと、前記差動増幅回路の差動部の動作
タイミングとを一致させるための動作点調整用回路と、
を備える。
た差動部と、前記差動部に定電流を供給する定電流部と
を有する差動増幅回路と、前記差動増幅回路の定電流部
の動作タイミングと、前記差動増幅回路の差動部の動作
タイミングとを一致させるための動作点調整用回路と、
を備える。
【００２８】また、前記差動増幅回路の回路動作閾値電
圧を決定する回路素子による合計の順方向電圧と、前記
動作点調整用回路の回路動作閾値電圧を決定する回路素
子による合計の順方向電圧と、を等しく設定する。或い
は、前記差動増幅回路の前記回路動作閾値電圧を決定す
るトランジスタの構成数又はダイオードの構成数、若し
くはトランジスタ及びダイオードの合計の構成数と、前
記動作点調整用回路の前記回路動作閾値電圧を決定する
トランジスタの構成数又はダイオードの構成数、若しく
はトランジスタ及びダイオードの合計の構成数と、を等
しく設定する。
圧を決定する回路素子による合計の順方向電圧と、前記
動作点調整用回路の回路動作閾値電圧を決定する回路素
子による合計の順方向電圧と、を等しく設定する。或い
は、前記差動増幅回路の前記回路動作閾値電圧を決定す
るトランジスタの構成数又はダイオードの構成数、若し
くはトランジスタ及びダイオードの合計の構成数と、前
記動作点調整用回路の前記回路動作閾値電圧を決定する
トランジスタの構成数又はダイオードの構成数、若しく
はトランジスタ及びダイオードの合計の構成数と、を等
しく設定する。
【００２９】本発明では、上述のようにして、上記動作
点調整用回路の回路動作閾値電圧が、前記差動増幅回路
の回路動作閾値電圧と等しい回路動作閾値電圧に設定さ
れている。
点調整用回路の回路動作閾値電圧が、前記差動増幅回路
の回路動作閾値電圧と等しい回路動作閾値電圧に設定さ
れている。
【００３０】このように、差動増幅回路の回路動作閾値
電圧に対応するように、動作点調整回路を構成すれば、
温度変化による両回路の動作点変化についても同一にす
ることが可能となり、温度変化に対する安定性も高める
ことが可能である。
電圧に対応するように、動作点調整回路を構成すれば、
温度変化による両回路の動作点変化についても同一にす
ることが可能となり、温度変化に対する安定性も高める
ことが可能である。
【００３１】更に、この発明では、前記差動増幅回路の
前記定電流部にバイアス電流を供給して前記差動増幅回
路を動作させるためのバイアス源回路を有し、前記動作
点調整用回路は、前記バイアス源回路から前記差動増幅
回路の定電流部へのバイアス電流供給経路中に設けられ
ていることを特徴とする。
前記定電流部にバイアス電流を供給して前記差動増幅回
路を動作させるためのバイアス源回路を有し、前記動作
点調整用回路は、前記バイアス源回路から前記差動増幅
回路の定電流部へのバイアス電流供給経路中に設けられ
ていることを特徴とする。
【００３２】このような動作点調整回路を設ければ、電
源ＯＮ／ＯＦＦの過渡時に、差動増幅回路の定電流部と
差動部とをほぼ同時にオンオフさせることができ、過渡
時に差動増幅回路の非反転／反転出力がはね上がること
を防止できる。従って、例えば音響用増幅器に用いる場
合には、電源ＯＮ／ＯＦＦ時における不快なポップ音の
発生を確実に防止することができる。
源ＯＮ／ＯＦＦの過渡時に、差動増幅回路の定電流部と
差動部とをほぼ同時にオンオフさせることができ、過渡
時に差動増幅回路の非反転／反転出力がはね上がること
を防止できる。従って、例えば音響用増幅器に用いる場
合には、電源ＯＮ／ＯＦＦ時における不快なポップ音の
発生を確実に防止することができる。
【００３３】
【発明の実施の形態】以下、図面を用いてこの発明の好
適な実施の形態（以下実施形態という）について説明す
る。
適な実施の形態（以下実施形態という）について説明す
る。
【００３４】図１は、この実施形態に係る増幅器の構成
例を示している。なお、既に説明した図３に示す構成と
同様な部分には同一符号を付して説明を省略する。
例を示している。なお、既に説明した図３に示す構成と
同様な部分には同一符号を付して説明を省略する。
【００３５】この実施形態に係る増幅器では、差動増幅
回路１と、この差動増幅回路１にバイアス電流を供給し
て差動増幅回路１を動作させるバイアス源回路２と、の
間に動作点調整回路６を設け、増幅器のＯＮ／ＯＦＦ時
における差動増幅回路１とバイアス源回路２の動作タイ
ミングのずれによるポップ音の発生を防止している。
回路１と、この差動増幅回路１にバイアス電流を供給し
て差動増幅回路１を動作させるバイアス源回路２と、の
間に動作点調整回路６を設け、増幅器のＯＮ／ＯＦＦ時
における差動増幅回路１とバイアス源回路２の動作タイ
ミングのずれによるポップ音の発生を防止している。
【００３６】この動作点調整回路６は、その回路動作閾
値電圧が、差動増幅回路１と同一となるように、つま
り、差動増幅回路１のカレントミラー回路１２の動作タ
イミングが差動増幅回路１の差動部の動作タイミングと
一致するように構成されている。
値電圧が、差動増幅回路１と同一となるように、つま
り、差動増幅回路１のカレントミラー回路１２の動作タ
イミングが差動増幅回路１の差動部の動作タイミングと
一致するように構成されている。
【００３７】動作点調整回路６は、ＶCC2ラインにそれ
ぞれ抵抗Ｒ５１、Ｒ５２、Ｒ５３を介して接続されたト
ランジスタＱ５１、Ｑ５２、Ｑ５３よりなるカレントミ
ラー回路１８を備える。このカレントミラー回路１８の
入力側トランジスタＱ５１のコレクタ・ベースは、バイ
アス源回路２のトランジスタＱ３２のコレクタに接続さ
れており、このトランジスタＱ３２の流すバイアス電流
に応じた電流を出力側トランジスタＱ５２及びＱ５３か
ら流し出している。
ぞれ抵抗Ｒ５１、Ｒ５２、Ｒ５３を介して接続されたト
ランジスタＱ５１、Ｑ５２、Ｑ５３よりなるカレントミ
ラー回路１８を備える。このカレントミラー回路１８の
入力側トランジスタＱ５１のコレクタ・ベースは、バイ
アス源回路２のトランジスタＱ３２のコレクタに接続さ
れており、このトランジスタＱ３２の流すバイアス電流
に応じた電流を出力側トランジスタＱ５２及びＱ５３か
ら流し出している。
【００３８】カレントミラー回路１８の出力側トランジ
スタＱ５２のコレクタ側には、グランドとの間にダイオ
ードＤ５１、Ｄ５２、Ｄ５３がこの順に設けられてお
り、ダイオードＤ５１と出力側トランジスタＱ５２のコ
レクタとの間にトランジスタＱ５４のベースが接続され
ている。
スタＱ５２のコレクタ側には、グランドとの間にダイオ
ードＤ５１、Ｄ５２、Ｄ５３がこの順に設けられてお
り、ダイオードＤ５１と出力側トランジスタＱ５２のコ
レクタとの間にトランジスタＱ５４のベースが接続され
ている。
【００３９】トランジスタＱ５４は、そのエミッタが調
整用の抵抗Ｒ５４を介してカレントミラー回路１８の出
力側トランジスタＱ５３のコレクタ側に接続されてい
る。また、このトランジスタＱ５４のコレクタ側には、
トランジスタＱ５５、Ｑ５６よりなるカレントミラー回
路１９が設けられている。トランジスタＱ５６のコレク
タ側は差動増幅回路１のカレントミラー回路１２の入力
側トランジスタＱ１に接続されている。従って、カレン
トミラー回路１９の出力側トランジスタＱ５６は、トラ
ンジスタＱ５４の流す電流に応じた電流を流し、これに
応じて差動増幅回路１のカレントミラー回路１２が定電
流を流す。
整用の抵抗Ｒ５４を介してカレントミラー回路１８の出
力側トランジスタＱ５３のコレクタ側に接続されてい
る。また、このトランジスタＱ５４のコレクタ側には、
トランジスタＱ５５、Ｑ５６よりなるカレントミラー回
路１９が設けられている。トランジスタＱ５６のコレク
タ側は差動増幅回路１のカレントミラー回路１２の入力
側トランジスタＱ１に接続されている。従って、カレン
トミラー回路１９の出力側トランジスタＱ５６は、トラ
ンジスタＱ５４の流す電流に応じた電流を流し、これに
応じて差動増幅回路１のカレントミラー回路１２が定電
流を流す。
【００４０】以上のような構成において、動作点調整回
路６のダイオードＤ５３は、差動増幅回路１のトランジ
スタＱ１０に対応し、ダイオードＤ５１及びＤ５２は、
差動増幅回路１のダイオードＤ２、Ｄ１に対応する。ま
た動作点調整回路６のトランジスタＱ５４は差動増幅回
路１のトランジスタＱ８に、トランジスタＱ５３と抵抗
Ｒ５３が、差動増幅回路１のトランジスタＱ３、抵抗Ｒ
３に対応している。また、動作点調整回路６の抵抗Ｒ５
４は動作点の更なる調整に用いている。
路６のダイオードＤ５３は、差動増幅回路１のトランジ
スタＱ１０に対応し、ダイオードＤ５１及びＤ５２は、
差動増幅回路１のダイオードＤ２、Ｄ１に対応する。ま
た動作点調整回路６のトランジスタＱ５４は差動増幅回
路１のトランジスタＱ８に、トランジスタＱ５３と抵抗
Ｒ５３が、差動増幅回路１のトランジスタＱ３、抵抗Ｒ
３に対応している。また、動作点調整回路６の抵抗Ｒ５
４は動作点の更なる調整に用いている。
【００４１】動作点調整回路６の回路動作閾値電圧は、
次式（２）のようになる。
次式（２）のようになる。
【００４２】
【数２】
ＶFD3 ＋ＶFD52 ＋ＶFD51 ＋ＶBEQ54 ＋ＶR54 ＋ＶCEsatQ53＋ＶR53＋ＶR54
ＶBE＝ＶF とすれば、４ＶBE＋ＶCEsatQ53＋ＶR54 ＋ＶR53 ・・・（２）
なお、（２）式中、ＶBEQ54はトランジスタＱ５４の各
ベース−エミッタ間電圧、ＶFD53、ＶFD52、ＶFD51はダ
イオードの順方向電圧、ＶCEsatQ53は、トランジスタＱ
３のコレクタ−エミッタ間飽和電圧、ＶR53、ＶR54は、
それぞれ抵抗Ｒ５３、Ｒ５４による電圧降下分であり、
ＶBEとＶFとは共に順方向電圧としてほぼ等しい。差動
増幅回路１の回路動作閾値電圧と、その順方向電位の合
計値についてほぼ同様な値となることがわかる（上記
（１）式参照）。
ベース−エミッタ間電圧、ＶFD53、ＶFD52、ＶFD51はダ
イオードの順方向電圧、ＶCEsatQ53は、トランジスタＱ
３のコレクタ−エミッタ間飽和電圧、ＶR53、ＶR54は、
それぞれ抵抗Ｒ５３、Ｒ５４による電圧降下分であり、
ＶBEとＶFとは共に順方向電圧としてほぼ等しい。差動
増幅回路１の回路動作閾値電圧と、その順方向電位の合
計値についてほぼ同様な値となることがわかる（上記
（１）式参照）。
【００４３】この実施形態の増幅器においてバイアス源
回路２の回路動作閾値電圧は、従来同様、［ＶFD32＋Ｖ
FD31］と最も低いので、電源ＯＮ時には、差動増幅回路
１よりも先にＯＮし、ＯＦＦ時には、差動増幅回路１よ
りも後にＯＦＦする。しかし、差動増幅回路１と動作点
調整回路６の回路動作閾値電圧がそろっている。よっ
て、図２に示すように、電源ＯＮ／ＯＦＦの過渡時に
は、差動増幅回路１及び動作点調整回路６が同時にＯＮ
／ＯＦＦし、差動増幅回路１の非反転／反転出力（±Ｏ
ＵＴ）電位は、リップルフィルタ回路４の動作によるＶ
CC2ラインのなめらかな変化に追従してなめらかに変化
する。つまり、図２からも明らかなように、非反転／反
転出力（±ＯＵＴ）電位のハネ上がりはなく、ポップ音
の発生をより確実に防止することができる。
回路２の回路動作閾値電圧は、従来同様、［ＶFD32＋Ｖ
FD31］と最も低いので、電源ＯＮ時には、差動増幅回路
１よりも先にＯＮし、ＯＦＦ時には、差動増幅回路１よ
りも後にＯＦＦする。しかし、差動増幅回路１と動作点
調整回路６の回路動作閾値電圧がそろっている。よっ
て、図２に示すように、電源ＯＮ／ＯＦＦの過渡時に
は、差動増幅回路１及び動作点調整回路６が同時にＯＮ
／ＯＦＦし、差動増幅回路１の非反転／反転出力（±Ｏ
ＵＴ）電位は、リップルフィルタ回路４の動作によるＶ
CC2ラインのなめらかな変化に追従してなめらかに変化
する。つまり、図２からも明らかなように、非反転／反
転出力（±ＯＵＴ）電位のハネ上がりはなく、ポップ音
の発生をより確実に防止することができる。
【００４４】更に、上記（１）式、（２）式からも明ら
かなように、温度依存性を有する順方向電位相当のＶBE
（ＶBE＝ＶFとした場合のＶFも含む）は、差動増幅回路
１と動作点調整回路６において、共に４ＶBE存在してお
り、このＶBEは、温度変化に対して同じ変化となる。従
って、温度変化により差動増幅回路１と動作点調整回路
６の動作点がずれてしまうことも防止されている。
かなように、温度依存性を有する順方向電位相当のＶBE
（ＶBE＝ＶFとした場合のＶFも含む）は、差動増幅回路
１と動作点調整回路６において、共に４ＶBE存在してお
り、このＶBEは、温度変化に対して同じ変化となる。従
って、温度変化により差動増幅回路１と動作点調整回路
６の動作点がずれてしまうことも防止されている。
【００４５】なお、以上、図１に示すような構成の差動
増幅回路１に対して、動作点調整回路６のＶBEと動作点
を一致させるように構成した場合を例にとって説明して
いるが、差動増幅回路１と動作点調整回路６とでＶBE及
び動作点を一致させることができれば、他の回路構成も
適用可能である。
増幅回路１に対して、動作点調整回路６のＶBEと動作点
を一致させるように構成した場合を例にとって説明して
いるが、差動増幅回路１と動作点調整回路６とでＶBE及
び動作点を一致させることができれば、他の回路構成も
適用可能である。
【００４６】また、この実施形態のように動作点調整回
路６を備える増幅器に、更にミュート機能を付加する場
合には、動作点調整回路６の差動増幅回路１へのバイア
ス電流供給経路に、例えば図１に示すようなミュート回
路１６を接続すればよい。
路６を備える増幅器に、更にミュート機能を付加する場
合には、動作点調整回路６の差動増幅回路１へのバイア
ス電流供給経路に、例えば図１に示すようなミュート回
路１６を接続すればよい。
【００４７】図１に示す構成例では、動作点調整回路６
のトランジスタＱ５４のエミッタ側にミュート回路１６
のスイッチング用トランジスタＱ６０のコレクタを接続
している。ミュート回路１６では、外部から印加される
ミュート制御信号に抵抗Ｒ６３とコンデンサＣ６３によ
って時定数を与え、トランジスタＱ６０のベースに印加
している。ミュート制御信号に応じてトランジスタＱ６
０がＯＮ動作すると、動作点調整回路６のトランジスタ
Ｑ５４への電流供給が絶たれ、ミュートが実行される。
ミュート解除時には、反対にトランジスタＱ６０がＯＦ
Ｆ制御されて、ミュート回路１６が動作点調整回路６か
ら切り離されることとなる。ミュート動作の実行によ
り、差動増幅回路１及び動作点調整回路６がオン又はオ
フした際、差動増幅回路１と動作点調整回路６との動作
点が一致するため、ミュート動作が行われてもポップ音
の発生を防止することができる。
のトランジスタＱ５４のエミッタ側にミュート回路１６
のスイッチング用トランジスタＱ６０のコレクタを接続
している。ミュート回路１６では、外部から印加される
ミュート制御信号に抵抗Ｒ６３とコンデンサＣ６３によ
って時定数を与え、トランジスタＱ６０のベースに印加
している。ミュート制御信号に応じてトランジスタＱ６
０がＯＮ動作すると、動作点調整回路６のトランジスタ
Ｑ５４への電流供給が絶たれ、ミュートが実行される。
ミュート解除時には、反対にトランジスタＱ６０がＯＦ
Ｆ制御されて、ミュート回路１６が動作点調整回路６か
ら切り離されることとなる。ミュート動作の実行によ
り、差動増幅回路１及び動作点調整回路６がオン又はオ
フした際、差動増幅回路１と動作点調整回路６との動作
点が一致するため、ミュート動作が行われてもポップ音
の発生を防止することができる。
【００４８】
【発明の効果】以上の説明のように、本発明によれば、
差動増幅回路及び動作点調整回路の回路動作閾値電圧を
一致させる等により、電源ＯＮ／ＯＦＦの過渡時におい
て、差動増幅回路と動作点調整回路の動作タイミングを
一致させることができる。従って、差動増幅回路の非反
転、反転出力電圧が、電源ＯＮ／ＯＦＦの過渡期にハネ
上がることなく、電源ラインの変化に追従してなめらか
に変化させることが可能となる。このため、音響用増幅
器として用いる場合、電源ＯＮ／ＯＦＦの過渡期におい
て、極めて低いポップ音レベルを実現することができ
る。
差動増幅回路及び動作点調整回路の回路動作閾値電圧を
一致させる等により、電源ＯＮ／ＯＦＦの過渡時におい
て、差動増幅回路と動作点調整回路の動作タイミングを
一致させることができる。従って、差動増幅回路の非反
転、反転出力電圧が、電源ＯＮ／ＯＦＦの過渡期にハネ
上がることなく、電源ラインの変化に追従してなめらか
に変化させることが可能となる。このため、音響用増幅
器として用いる場合、電源ＯＮ／ＯＦＦの過渡期におい
て、極めて低いポップ音レベルを実現することができ
る。
【００４９】また、差動増幅回路と動作点調整回路の回
路動作閾値電圧を決定する順方向電位の合計数などを、
この２つの回路で一致させておくので、温度変化に対す
る２つの回路の動作点の変化を同じとすることができ、
温度変化による両回路の動作点のズレによる不具合を防
止することが可能である。
路動作閾値電圧を決定する順方向電位の合計数などを、
この２つの回路で一致させておくので、温度変化に対す
る２つの回路の動作点の変化を同じとすることができ、
温度変化による両回路の動作点のズレによる不具合を防
止することが可能である。
【図１】 本発明の実施形態に係る音響増幅器の概略構
成を示す図である。
成を示す図である。
【図２】 本発明の実施形態に係る音響増幅器のＶCC2
ライン及び差動増幅回路１の非反転／反転出力の電源Ｏ
Ｎ／ＯＦＦ時における過渡時直流電圧変化を示す図であ
る。
ライン及び差動増幅回路１の非反転／反転出力の電源Ｏ
Ｎ／ＯＦＦ時における過渡時直流電圧変化を示す図であ
る。
【図３】 従来の音響増幅器の概略構成を示す図であ
る。
る。
【図４】 従来の音響増幅器のＶCC2ライン及び差動増
幅回路１の±各出力の電源ＯＮ／ＯＦＦ時における過渡
時直流電圧変化を示す図である。
幅回路１の±各出力の電源ＯＮ／ＯＦＦ時における過渡
時直流電圧変化を示す図である。
【図５】 従来の音響増幅器におけるバイアス源回路の
他の構成例を示す図である。
他の構成例を示す図である。
１ 差動増幅回路、２ バイアス源回路、３ スタンバ
イスイッチ回路、４リップルフィルタ回路、５ 電力増
幅回路、６ 動作点調整回路、１０ リファレンスバッ
ファ、１１ スタンバイスイッチ、１２，１３，１４，
１８，１９カレントミラー回路、１６ ミュート回路。
イスイッチ回路、４リップルフィルタ回路、５ 電力増
幅回路、６ 動作点調整回路、１０ リファレンスバッ
ファ、１１ スタンバイスイッチ、１２，１３，１４，
１８，１９カレントミラー回路、１６ ミュート回路。
Claims (3)
- 【請求項１】 非反転及び反転出力を備えた差動部と、
前記差動部に定電流を供給する定電流部とを有する差動
増幅回路と、 前記差動増幅回路の定電流部の動作タイミングと、前記
差動増幅回路の差動部の動作タイミングとを一致させる
ための動作点調整用回路と、 を備え、 前記差動増幅回路の回路動作閾値電圧を決定するトラン
ジスタの構成数又はダイオードの構成数、若しくはトラ
ンジスタ及びダイオードの合計の構成数と、 前記動作点調整用回路の回路動作閾値電圧を決定するト
ランジスタの合計数又はダイオードの合計数、若しくは
トランジスタ及びダイオードの合計の構成数とは、等し
く設定され、 該動作点調整用回路の前記回路動作閾値電圧が、前記差
動増幅回路の前記回路動作閾値電圧と等しい電圧に設定
されている ことを特徴とする増幅器。 - 【請求項２】 請求項１に記載の増幅器において、 更に、前記差動増幅回路の前記定電流部にバイアス電流
を供給して前記差動増幅回路を動作させるためのバイア
ス源回路を有し、 前記動作点調整用回路は、前記バイアス源回路から前記
差動増幅回路の定電流部へのバイアス電流供給経路中に
設けられていることを特徴とする増幅器。 - 【請求項３】 請求項１又は請求項２に記載の増幅器に
おいて、 前記差動増幅回路の前記回路動作閾値電圧を決定する回
路素子による合計の順方向電圧と、前記動作点調整用回
路の前記回路動作閾値電圧を決定する回路素子による合
計の順方向電圧と、が等しく設定されていることを特徴
とする増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26605697A JP3423200B2 (ja) | 1997-09-30 | 1997-09-30 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26605697A JP3423200B2 (ja) | 1997-09-30 | 1997-09-30 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11112239A JPH11112239A (ja) | 1999-04-23 |
| JP3423200B2 true JP3423200B2 (ja) | 2003-07-07 |
Family
ID=17425776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26605697A Expired - Fee Related JP3423200B2 (ja) | 1997-09-30 | 1997-09-30 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3423200B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3664990B2 (ja) * | 2001-04-25 | 2005-06-29 | 株式会社東芝 | 高周波回路及び通信システム |
-
1997
- 1997-09-30 JP JP26605697A patent/JP3423200B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11112239A (ja) | 1999-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5522818B2 (ja) | 増幅回路 | |
| US5442320A (en) | Mirror and bias circuit for class AB output stage with large swing and output drive | |
| KR100269007B1 (ko) | 증폭회로 | |
| US7113041B2 (en) | Operational amplifier | |
| KR987001154A (ko) | 증폭기 | |
| JP3423200B2 (ja) | 増幅器 | |
| JPH1197774A (ja) | 出力回路装置 | |
| JPH09107245A (ja) | 単一出力二供給ｄ級アンプ | |
| US6417733B1 (en) | High output voltage swing class AB operational amplifier output stage | |
| KR100634662B1 (ko) | 파워 드라이브 회로 | |
| JP3253573B2 (ja) | Ｂｔｌ増幅回路 | |
| JP2001284969A (ja) | 電力増幅器 | |
| JP3664224B2 (ja) | パワードライブ回路 | |
| JP2002232239A (ja) | 演算増幅器 | |
| JP3442872B2 (ja) | Ｂｔｌ出力回路 | |
| JP3733188B2 (ja) | パワーアンプ | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS6123851Y2 (ja) | ||
| JPH0212049B2 (ja) | ||
| JP4654609B2 (ja) | 負荷駆動回路 | |
| JP2001237676A (ja) | ヒステリシスコンパレータ | |
| JP2002026663A (ja) | オーディオアンプのバイアス回路 | |
| JP3150002B2 (ja) | 出力回路 | |
| JPS6218979Y2 (ja) | ||
| JPH079449Y2 (ja) | 増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |