JP5762231B2 - 演算増幅器 - Google Patents

Description

本発明は、演算増幅器に係り、特に、出力電流の出力制限機能の改善等を図ったものに関する。

演算増幅器の出力回路は、出力段から大電流を出力する能力を備えることで、低抵抗の負荷を駆動可能とすることが理想とされる。しかし一方で、大電流を出力することは、ＩＣ自体の発熱を招き、最悪時には焼損に至ることも懸念されるため、出力電流の最大値を制限する必要もある。
例えば、図９には、特許文献１等に開示されているような、ＡＢ級出力段を有する一般的な演算増幅器の回路構成例が示されており、以下、同図を参照しつつ、その出力ソース電流の最大値について説明する。

まず、この演算増幅器は、差動増幅回路とＡＢ級出力回路に大別されて構成されたものとなっている。
差動増幅回路は、電圧増幅回路Ａ１とカレントミラー回路１０２Ａとから構成されており、カレントミラー回路１０２Ａは、ｐｎｐ型トランジスタＱ１、及び、Ｑ２を有して構成されたものとなっている。
そして、電圧増幅回路Ａ１の出力は、プリドライバ部としてのｐｎｐ型トランジスタＱ３により電流変換されて、次段のＡＢ級出力回路を駆動するようになっている。
ＡＢ級出力回路は、ｐｎｐ型トランジスタＱ８とｎｐｎ型トランジスタＱ９を有してなるＡＢ級出力段と、２つのアイドリング電流回路１０４ａ，１０４ｂとから構成されたものとなっている。

ｎｐｎ型トランジスタＱ４，Ｑ５、及び、ダイオードＤ１を用いて構成されたアイドリング電流回路１０４ａは、ｎｐｎ型トランジスタＱ９のアイドリング電流を決定する回路であり、ｐｎｐ型トランジスタＱ６，Ｑ７、及び、ダイオードＤ２を用いて構成されたアイドリング電流回路１０４ｂは、ｐｎｐ型トランジスタＱ８のアイドリング電流を決定する回路となっている。
なお、定電流源ＣＳ２，ＣＳ４の電流値は、出力段のトランジスタＱ８，Ｑ９のアイドリング電流が等しくなるように設定され、また、定電流源ＣＳ１の電流値は、トランジスタＱ３に流れる電流と、トランジスタＱ５，Ｑ６を通して定電流源ＣＳ３に流れ込む電流値の合計となるように設定されるものとなっている。

次に、かかる構成において、演算増幅器から出力ソース電流Ｉｏｕｔが出力される際の回路動作を説明する。
出力ソース電流Ｉｏｕｔは、トランジスタＱ８のコレクタ電流として流れる。この際、トランジスタＱ８のベースからは、ベース電流ＩｂＱ８が流れ出す。
このベース電流ＩｂＱ８は、トランジスタＱ３のコレクタ電流に加算され、トランジスタＱ３のべースからは、コレクタ電流の増加に応じてベース電流ＩｂＱ３が流出することとなる。
このベース電流ＩｂＱ３は、電圧増幅器Ａ１に流れ込むが、電圧増幅器Ａ１のトランジスタＱ３に接続されたノードは、演算増幅器の電圧利得を高めるために高出力インピーダンスとなっているため、電圧増幅器Ａ１に流れ込む電流の大きさが常に一定に保とうとされる。

そのため、ベース電流ＩｂＱ３の増加分は、トランジスタＱ１のコレクタ電流ＩｃＱ１の減少分として相殺される。そして、コレクタ電流ＩｃＱ１を減少させるため、トランジスタＱ２のコレクタ電流ＩｃＱ２も減少する。
すなわち、ベース電流ＩｂＱ３の増加分がコレクタ電流ＩｃＱ２の減少分となり、出力ソース電流Ｉｏｕｔを増加させるようになっている。
したがって、出力ソース電流Ｉｏｕｔの出力能力、すなわち、出力ソース電流の最大値Ｉｏｕｔ(max)は、コレクタ電流ＩｃＱ２の減少を、どの程度許容できるかに依存するものとなる。このコレクタ電流ＩｃＱ２の減少を許容できる大きさを、ＩｃＱ２(dec)と定義し、ＩｃＱ２(dec)は下記する式１により表される。

ＩｃＱ２(dec)＝ＩｃＱ１−ＩｂＱ３＝ＩｃＱ２−ＩｂＱ３・・・式１

ただし、上述の式１においては、式の簡素化のため、トランジスタＱ１，Ｑ２で構成されたカレントミラー回路は理想的なものであり、コレクタ電流ＩｃＱ２は、コレクタ電流ＩｃＱ１に完全にコピーさせると仮定してある。
したがって、出力ソース電流の最大値Ｉｏｕｔ(max)は、下記する式２のように定義することができる。

Ｉｏｕｔ(max)＝Ｈｆｅ(Ｑ８)×｛Ｈｆｅ(Ｑ３)＋１｝×ＩｃＱ２(dec)＝Ｈｆｅ(Ｑ８)×｛Ｈｆｅ(Ｑ３)＋１｝×（ＩｃＱ２−ＩｂＱ３）・・・式２

ここで、Ｈｆｅ(Ｑ８)は、トランジスタＱ８の電流増幅率、Ｈｆｅ(Ｑ３)は、トランジスタＱ３の電流増幅率である。
この式２より出力ソース電流の最大値は、電流増幅率Ｈｆｅ(Ｑ３)、Ｈｆｅ(Ｑ８)、コレクタ電流ＩｃＱ２、ベース電流ＩｂＱ３により決定されることが理解できる。したがって、出力ソース電流の最大値Ｉｏｕｔ(max)を制限するには、上述のパラメータを調整する必要がある。

しかしながら、電流増幅率Ｈｆｅ(Ｑ３)、Ｈｆｅ(Ｑ８)は、半導体製造プロセスに依存するため、素子単体の増幅率を回路設計の段階で調整することはできない。また、コレクタ電流ＩｃＱ２は、回路設計により調整可能であるが、出力ソース電流の最大値を調整するためにコレクタ電流ＩｃＱ２を調整すれば、演算増幅器の消費電流等の諸特性が最適化できない場合がある。

一方、ベース電流ＩｂＱ３は出力ソース電流の大きさに依存する変数であるため、調整不可能な要素である。
したがって、出力ソース電流の最大値を所望の値に制限するためには、何らの過電流保護回路を追加する必要がある。
このような過電流保護回路としては、例えば、特許文献２等に開示された回路構成のものなどがある。

特開２００８−２１９６１７号公報（第５−８頁、図１−図４） 特開２０１０−１６７０８号公報（第５−１０頁、図１−図１０）

しかしながら、例えば、特許文献２に示された過電流保護回路にあっては、動回路内に設けられた抵抗器の抵抗値を調整することで出力ソース電流の最大値Ｉｏｕｔ(max)を任意に調整できるものの、この過電流保護回路から演算増幅器の一部のトランジスタに対して定常的にコレクタ電流を流すこととなるため、消費電流が増加するという問題がある。
また、上述の特許文献２に示された過電流保護回路は、最小でもトランジスタ３素子、抵抗１素子を必要とし、演算増幅器全体としての回路規模が大きくなり、小型化の要請に反するという問題もある。

本発明は、上記実状に鑑みてなされたもので、従来に比してより少ない追加素子数で、消費電流を増加させることなく、出力電流の最大値を、回路定数の調整によって、他の諸特性に影響を及ぼすことなく設定可能な演算増幅器を提供するものである。

入力信号に対して差動増幅を行う差動増幅回路と、前記差動増幅回路の出力を電圧・電流変換して出力するプリドライバ回路と、前記プリドライバ回路の出力により駆動される出力段とを有してなる演算増幅器であって、
前記プリドライバ回路を構成するプリドライバ用トランジスタのベース電流の増加を抑圧し、出力電流の過電流保護を可能とした過電流保護回路が設けられ、
前記過電流保護回路は、過電流保護回路用トランジスタと、第１の抵抗器とを有してなる一方、
前記差動増幅回路は、２つの出力端子間に差動出力が得られるよう構成されてなる電圧増幅器と、前記電圧増幅器の２つの出力端子に電流供給を可能とした電流供給回路とを有してなり、
前記電圧増幅器の一方の出力端子には、前記プリドライバ用トランジスタのベースが接続される一方、前記電圧増幅器の他方の出力端子には、前記過電流保護回路用トランジスタのコレクタが接続され、
前記過電流保護回路用トランジスタのエミッタは、前記過電流保護回路用トランジスタがｎｐｎ型トランジスタの場合には負電源電圧が、前記過電流保護回路用トランジスタがｐｎｐ型トランジスタの場合には正電源電圧が、それぞれ印加可能とされ、前記過電流保護回路用トランジスタのベースは、前記プリドライバ用トランジスタのコレクタに接続されると共に、前記第１の抵抗器を介して、前記過電流保護回路用トランジスタがｎｐｎ型トランジスタの場合には負電源電圧が、前記過電流保護回路用トランジスタがｐｎｐ型トランジスタの場合には正電源電圧が、それぞれ印加可能とされ、
前記電流供給回路は、第１及び第２のトランジスタを有し、前記第１及び第２のトランジスタは、相互にベースが接続されると共に、その接続点と前記第２のトランジスタのコレクタが接続され、前記第２のトランジスタは、ダイオード接続状態とされ、前記第１及び第２のトランジスタのエミッタには、前記第１及び第２のトランジスタがｐｎｐ型トランジスタの場合には正電源電圧が、前記第１及び第２のトランジスタがｎｐｎ型トランジスタの場合には負電源電圧が、それぞれ印加可能とされ、前記第１のトランジスタのコレクタは、前記電圧増幅器の一方の出力端子に、前記第２のトランジスタのコレクタは、前記電圧増幅器の他方の出力端子に、それぞれ接続されてなり、前記プリドライバ用トランジスタのベース電流の増加分を、前記第１のトランジスタのコレクタ電流の減少分で相殺し、前記プリドライバ用トランジスタから前記電圧増幅器に流れ込む電流を一定値に保持可能としてなるものである。

本発明によれば、従来に比してより少ない追加素子数で、回路全体の消費電流を増加させることなく出力電流の最大値を、回路定数の調整により、他の諸特性に影響を及ぼすことなく所望の値に制限することができるという効果を奏するものである。

本発明の実施の形態における演算増幅器の第１の構成例を示す回路図である。 本発明の実施の形態における演算増幅器の第２の構成例を示す回路図である。 本発明の実施の形態における演算増幅器の第３の構成例を示す回路図である。 図１乃至図３に示された本発明の実施の形態における演算増幅器の出力電流と出力電圧の特性例を示す特性線図である。 本発明の実施の形態における演算増幅器の第４の構成例を示す回路図である。 本発明の実施の形態における演算増幅器の第５の構成例を示す回路図である。 本発明の実施の形態における演算増幅器の第６の構成例を示す回路図である。 図５乃至図７に示された本発明の実施の形態における演算増幅器の出力電流と出力電圧の特性例を示す特性線図である。 従来の演算増幅器の回路構成例を示す回路図である。

以下、本発明の実施の形態について、図１乃至図８を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
以下説明する演算増幅器の第１乃至第６の構成例の内、第１乃至第３の構成例は、特に、出力ソース電流の最大値の調整に適するものであり、第４乃至第６の構成例は、特に、出力シンク電流の最大値の調整に適するものである。
最初に、本発明の実施の形態における演算増幅器の第１の構成例について、図１を参照しつつ説明する。
最初に、この第１の構成例における演算増幅器の回路構成について説明する。
この第１の実施例における演算増幅器は、差動増幅回路１０１と、プリドライバ回路１０３と、過電流保護回路１０４と、アイドリング電流供給回路１０５と、プッシュプル出力段１０６とに大別されて構成されたものとなっている。

差動増幅回路１０１は、電圧増幅器（図１においては「Ａ１」と表記）１５と電流供給回路１０２とを有してなり、電圧増幅器１５は、その非反転入力端子ＩＮ＋と反転入力端子ＩＮ−に、外部から印加された信号の差分に応じた電圧信号が、２つの出力端子間に出力されるよう構成されたものとなっている。
そして、電圧増幅器１５の出力端子には、次述するように電流供給回路１０２による電流供給がなされるようになっている。

電流供給回路１０２は、ｐｎｐ型の第１及び第２のトランジスタ（図１においては、それぞれ「Ｑ１」、「Ｑ２」と表記）１，２を有して構成されており、本発明の実施の形態においては、第１及び第２のトランジスタ１，２は、カレントミラー回路を構成したものとなっている。
すなわち、第１及び第２のトランジスタ１，２は、相互にベースが接続されると共に、その接続点と第２のトランジスタ２のコレクタが接続されており、第２のトランジスタ２は、いわゆるダイオード接続されたものとなっている。

そして、第１及び第２のトランジスタ１，２のエミッタには、正電源電圧端子４１を介して外部から電源電圧Ｖｃｃが印加されるようになっている一方、第１のトランジスタ１のコレクタは、電圧増幅器１５の一方の出力端子に、第２のトランジスタ２のコレクタは、電圧増幅器１５の他方の出力端子に、それぞれ接続されている。

プリドライバ回路１０３は、プリドライバ用トランジスタとしてのｐｎｐ型の第３のトランジスタ３を用いてなり、電圧増幅器１５の出力電圧を電流変換してプッシュプル出力段１０６を駆動するようになっている。
かかるプリドライバ回路１０３において、第３のトランジスタ３のベースは、電圧増幅器１５の一方の出力端子が接続されて、電圧増幅器１５の出力電圧が印加されるようになっている。

また、第３のトランジスタ３のエミッタと正電源電圧端子４１の間には、第１の定電流（図１においては「ＣＳ１」と表記）２１が直列接続されて設けられると共に、エミッタは、プッシュプル出力段１０６を構成するｎｐｎ型の第８のトランジスタ（図１においては「Ｑ８」と表記）８のベースに接続される一方、第３のトランジスタ３のコレクタは、次述する過電流保護回路１０４を構成するｎｐｎ型の第１０のトランジスタ（図１においては「Ｑ１０」と表記）１０のベース、及び、第１の抵抗器（図１においては「Ｒ１」と表記）３１の一端に接続されている。

過電流保護回路１０４は、第１０のトランジスタ（過電流保護回路用トランジスタ）１０と第１の抵抗器３１とを有してなり、後述するように出力ソース電流の最大値Ｉｏｕｔ(max)を制限するよう構成されたものとなっている。
すなわち、第１０のトランジスタ１０のコレクタは、第２のトランジスタ２のコレクタと共に、電圧増幅器１５の他方の出力端子に接続される一方、エミッタは負電源電圧端子４２に接続され、負電源電圧が印加可能とされている。なお、本発明の実施の形態において、負電源電圧はグランド電位となっている。
一方、第１０のトランジスタ１０のベースは、第１の抵抗器３１を介して負電源電圧端子４２に接続されている。

アイドリング電流供給回路１０５は、第８及び第９のトランジスタ８，９のアイドリング電流の供給を可能とするもので、ｎｐｎ型の第４及び第５のトランジスタ（図１においては、それぞれ「Ｑ４」、「Ｑ５」と表記）４，５と第１のダイオード（図１においては「Ｄ１」と表記）１６により第９のトランジスタ（図１においては「Ｑ９」と表記）９のアイドリング電流を決定する回路が、また、ｐｎｐ型の第６及び第７のトランジスタ（図１においては、それぞれ「Ｑ６」、「Ｑ７」と表記）６，７と第２のダイオード（図１においては「Ｄ２」と表記）１７により第８のトランジスタ８のアイドリング電流を決定する回路が、それぞれ構成されたものとなっている。

まず、第４及び第５のトランジスタ４，５は、相互にベースが接続されると共に、その接続点と第４のトランジスタ４のコレクタが接続されており、第４のトランジスタ４は、いわゆるダイオード接続されたものとなっている。さらに、第４のトランジスタ４のコレクタと正電源電圧端子４１の間には、第２の定電流源（図１においては「ＣＳ２」と表記）２２が直列接続されて設けられている。
また、第５のトランジスタ５のコレクタは、第８のトランジスタ８のベースに接続されたものとなっている。

一方、第４のトランジスタ４のエミッタは、第１のダイオード１６のアノードに接続され、この第１のダイオード１６のカソードは、負電源電圧端子４２に接続されている。
また、第５のトランジスタ５のエミッタは、第９のトランジスタ９のベースに接続されると共に、エミッタと負電源電圧端子４２との間には、第３の定電流源（図１においては「ＣＳ３」と表記）２３が直列接続されて設けられたものとなっている。

次に、第６及び第７のトランジスタ６，７は、相互にベースが接続されると共に、その接続点と第７のトランジスタ７のコレクタが接続されており、第７のトランジスタ７は、いわゆるダイオード接続されたものとなっている。さらに、第７のトランジスタ７のエミッタには、第２のダイオード１７のカソードが接続されており、この第２のダイオード１７のアノードは、正電源電圧端子４１に接続されている。
また、第６のトランジスタ６のエミッタは、第８のトランジスタ８のベースに接続されている。

さらに、第６のトランジスタ６のコレクタは、第９のトランジスタ９のベースに接続される一方、第７のトランジスタ７のコレクタと負電源電圧端子４２との間には、第４の定電流源（図１においては「ＣＳ４」と表記）２４が直列接続されて設けられたものとなっている。

プッシュプル出力段１０６は、ｐｎｐ型の第８のトランジスタ８とｎｐｎ型の第９のトランジスタ９とから構成されており、ＡＢ級出力段となっている。すなわち、第８及び第９のトランジスタ８，９は、コレクタが相互に接続されると共に、出力端子４３に接続されている。
また、第８のトランジスタ８のエミッタは、正電源電圧端子４１に、第９のトランジスタ９のエミッタは、負電源電圧端子４２に、それぞれ接続されている。

かかる構成において、第２の定電流源２２の出力電流値と第４の定電流源２４の出力電流値は、第８及び第９のトランジスタ８，９のアイドリング電流が等しくなるように設定されている。
また、第１の定電流源２１の出力電流は、第３のトランジスタ３に流れる電流と、第５及び第６のトランジスタ５，６を介して第３の定電流源２３に流れる電流の合計となるように設定されている。

次に、かかる構成において、出力ソース電流Ｉｏｕｔが出力される際の回路動作について説明する。
出力ソース電流Ｉｏｕｔは、第８のトランジスタ８のコレクタ電流として流れるもので、この際、ベースからはベース電流ＩｂＱ８が流れ出す。
このベース電流ＩｂＱ８は、第３のトランジスタ３のコレクタ電流に加算され、第３のトランジスタ３のベースからは、そのコレクタ電流の増加に応じてベース電流ＩｂＱ３が流れ出し、電圧増幅器１５に流れ込む。

ここで、第３のトランジスタ３に接続される電圧増幅器１５のノードは、演算増幅器の電圧利得を高めるために高出力インピーダンスとなっている。したがって、電圧増幅器１５に流れ込む電流の大きさは、常に一定値に保持せしめられることとなる。そのため、ベース電流ＩｂＱ３の増加分は、第１のとランジスタ１のコレクタ電流ＩｃＱ１の減少分として相殺される。
そして、コレクタ電流ＩｃＱ１を減少させるために、第２のトランジスタ２のコレクタ電流ＩｃＱ２も減少する。

一方、第３のトランジスタ３のコレクタ電流ＩｃＱ３は、第１の抵抗器３１に流れ、そこで電圧降下を生じるが、この電圧降下が０．６Ｖ程度に達すると、第１０のトランジスタ１０からコレクタ電流ＩｃＱ１が流れ出す。
ここで、出力ソース電流の最大値Ｉｏｕｔ(max)は、従来同様、第２のとランジスタ２のコレクタ電流ＩｃＱ２の減少をどの程度許容できるかに依存する。
そこで、コレクタ電流ＩｃＱ２の減少を許容できる大きさをＩｃＱ２(dec)と定義すると、その値は、下記する式３により表される。

ＩｃＱ２(dec)＝ＩｃＱ１−ＩｂＱ３−ＩｃＱ１０＝ＩｃＱ２−｛Ｉｓ×ｅｘｐ(ＩｃＱ３×Ｒ１／Ｖｔ)｝・・・式３

ここで、Ｉｓは、第１０のトランジスタ１０の逆方向飽和電流、Ｖｔは熱電位である。また、第３のトランジスタ３のコレクタ電流ＩｃＱ３は第１の定電流源２１より流れる電流ＩＣＳ１、第３の定電流源２３より流れる電流ＩＣＳ３を用いて、下記する式４のように表される。

ＩｃＱ３＝ＩＣＳ１−ＩＣＳ３＋ＩｂＱ８−ＩｂＱ３＝ＩＣＳ１−ＩＣＳ３＋Ｉｏｕｔ／Ｈｆｅ(Ｑ８)−ＩｂＱ３・・・式４

したがって、出力ソース電流の最大値Ｉｏｕｔ(max)は、下記する式５のように表される。

Ｉｏｕｔ(max)＝Ｈｆｅ(Ｑ８)×｛Ｈｆｅ(Ｑ３)＋１｝×ＩｃＱ２(dec)＝Ｈｆｅ(Ｑ８)×｛Ｈｆｅ(Ｑ３)＋１｝×（ＩｃＱ２−ＩｂＱ３−ＩｃＱ１０）＝Ｈｆｅ(Ｑ８)×｛Ｈｆｅ(Ｑ３)＋１｝×［ＩｃＱ２−ＩｂＱ３−Ｉｓ×ｅｘｐ｛(ＩＣＳ１−ＩＣＳ３＋Ｉｏｕｔ／Ｈｆｅ(Ｑ８))−ＩｂＱ３）×Ｒ１／Ｖｔ｝］・・・式５

ここで、Ｈｆｅ(Ｑ８)は第８のトランジスタ８の電流増幅率、Ｈｆｅ(Ｑ３)は第３のトランジスタ３の電流増幅率である。また、式５の右辺のＩｏｕｔは、出力ソース電流であるが、出力ソース電流が最大値となった場合は、Ｉｏｕｔ＝Ｉｏｕｔ(max)となる。
したがって、式５は、下記する式６に書き換えることができる。

Ｉｏｕｔ(max)＝Ｈｆｅ(Ｑ８)×｛Ｈｆｅ(Ｑ３)＋１｝×［ＩｃＱ２−ＩｂＱ３−Ｉｓ×ｅｘｐ｛(ＩＣＳ１−ＩＣＳ３＋Ｉｏｕｔ(max)／Ｈｆｅ(Ｑ８)−ＩｂＱ３）×Ｒ１／Ｖｔ｝］・・・式６

式６は超越方程式であるため、Ｉｏｕｔ(max)は数値解のみ得ることができる。したがって、式６により、第１の抵抗器３１の抵抗値を調整することで、出力ソース電流の最大値Ｉｏｕｔ(max)を任意に調整可能であることが理解できる。
図４には、本発明の実施の形態における演算増幅器において、出力ソース電流の最大値Ｉｏｕｔ(max)を調整した際の出力電圧の変化特性例が示されており、以下、同図について説明する。

同図において、点線の特性線は、従来回路（図９参照）のもので、実線の特性線は、本発明の実施の形態における演算増幅器のものである。
同図によれば、従来回路の場合、出力電流が６０ｍＡ以上流れるのに対して、本発明の実施の形態における演算増幅器では、第１の抵抗器３１を調整することで、出力ソース電流の最大値Ｉｏｕｔ(max)を４０ｍＡ程度に調整可能であることが理解できる。

また、先に示した式３、式４より、第１０のトランジスタ１０のコレクタ電流ＩｃＱ１０は、出力ソース電流Ｉｏｕｔが特定の値まで増加した際に流れることが理解できる。すなわち、出力ソース電流Ｉｏｕｔが特定の値以下では、コレクタ電流ＩｃＱ１０は流れない。したがって、出力ソース電流Ｉｏｕｔが小さい状態では従来と異なり、消費電流が増加することはない。
このように、本発明の実施の形態における演算増幅器においては、過電流保護回路１０４が、従来と異なり、より少ない素子数（２素子）で、消費電流の増加を招くことなく、出力ソース電流の最大値Ｉｏｕｔ(max)の調整が可能となっている。

次に、第２の構成例について、図２を参照しつつ説明する。
なお、図１に示された構成例における構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第２の構成例は、第１の構成例における過電流保護回路１０４において、コンデンサ（図２においては「Ｃ１」と表記）３３を追加し、新たに過電流保護回路１０４Ａとしたものである。

すなわち、コンデンサ３３は、その一端が第２のトランジスタ２のコレクタと第１０のトランジスタ１０のコレクタの相互の接続点に接続されると共に、電圧増幅器１５の他方の出力端に接続される一方、他端は、第１０のトランジスタ１０のベースと第３のトランジスタ３のコレクタとの相互の接続点に接続されたものとなっている。
かかるコンデンサ３３の追加により、出力ソース電流の最大値Ｉｏｕｔ(max)の高周波成分の除去が可能となっている。

コンデンサ３３の追加による第１０のトランジスタ１０の遮断周波数ｆｔは、第１０のトランジスタ１０のトランスコンダクタンスｇｍＱ１０を用いて、下記する式７により求められる。

ｆｔ＝ｇｍＱ１０／２πＣ１・・・式７

なお、ここで、Ｃ１はコンデンサ３３の容量である。
しかして、第１０のトランジスタ１０は、式７で表された遮断周波数ｆｔ以上の周波数を有する信号に対して減衰特性を示すこととなる。
第１０のトランジスタ１０は、先に式３に表されたように、コレクタ電流ＩｃＱ１０が出力ソース電流の最大値Ｉｏｕｔ(max)に寄与するものとなっている。したがって、コンデンサ３３の追加により、出力ソース電流の最大値Ｉｏｕｔ(max)におけるコレクタ電流ＩｃＱ１０起因の高周波成分の除去が可能となっている。
なお、直流解析の結果は、先に第１の構成例において説明した図４に示された特性と基本的に同様であるので、ここでの再度の詳細な説明は省略する。

次に、第３の構成例について、図３を参照しつつ説明する。
なお、図１、又は、図２に示された構成例における構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第３の構成例は、第１の構成例における過電流保護回路１０４において、コンデンサ（図３においては「Ｃ１」と表記）３３、及び、第２の抵抗器（図３においては「Ｒ２」と表記）３２を追加し、新たに過電流保護回路１０４Ｂとしたものである。

すなわち、第２の抵抗器３２は、第１０のトランジスタ１０のエミッタと負電源電圧端子４２との間に設けられたものとなっている。
なお、コンデンサ３３は、図２に示された第２の構成例と同様に接続されて設けられたものとなっている。
かかる構成においては、第２の抵抗器３２を設けることで、コンデンサ３３の容量が小さくても、出力ソース電流の最大値Ｉｏｕｔ(max)の高周波成分の除去が可能となっている。
一方、コンデンサ３３の容量を小さくすることは、演算増幅器の周波数特性への影響を軽減するという新たなメリットを生ずる。

次に、この第３の構成例における遮断周波数ｆｔを導出する。
まず、第１０のトランジスタ１０と第２の抵抗器３２とからなるトランスコンダクタンスＧｍは、近似的に下記する式８により与えられる。

Ｇｍ≒ｇｍＱ１０／（１＋ｇｍＱ１０×Ｒ２）・・・式８

したがって、式８を用いて、第１０のトランジスタ１０の遮断周波数ｆｔは、下記する式９により表される。

ｆｔ＝Ｇｍ／２πＣ１＝ｇｍＱ１０／｛２πＣ１（１＋ｇｍＱ１０×Ｒ２）｝・・・式９

ここで、Ｒ２は、第２の抵抗器３２の抵抗値である。
このように、第２の抵抗器３２を追加することで、遮断周波数ｆｔは、第２の構成例で示した式７で求められる遮断周波数に比べ、１／（１＋ｇｍＱ１０×Ｒ２）倍に低下する。したがって、この第３の構成例では、特定の遮断周波数を得るために必要とされるコンデンサ３３の容量値を、第２の構成例に比して小さくすることが可能となる。
なお、直流解析の結果は、先に第１の構成例において説明した図４に示された特性と基本的に同様であるので、ここでの再度の詳細な説明は省略する。

次に、特に、出力シンク電流の最大値の調整に適する第４乃至第６の構成例について、図５乃至図８を参照しつつ説明する。
最初に、第４の構成例について、図５を参照しつつ説明する。
なお、図１に示された第１の構成例と同一の構成要素には、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第４の構成例は、図１に示された第１の構成例の回路を、出力シンク電流の最大値の調整に適する回路とするため、以下説明するように、一部のトランジスタの種類を変更し、それに伴う回路接続を変更した点が第１の構成例と異なるものであり、かかる点を除けば、基本的には第１の構成例と同一の構成を有するものである。

以下、具体的に説明すれば、まず、電流供給回路１０２の第１及び第２のトランジスタ１ａ，２ａは、ｎｐｎ型トランジスタが用いられ、各々のエミッタは共に負電源電圧端子４２に接続されたものとなっている。
また、プリドライバ用トランジスタとしての第３のトランジスタ３ａには、ｎｐｎ型トランジスタが用いられ、そのエミッタは第９のトランジスタ９のベースに接続されると共に、第１の定電流源２１を介して負電源電圧端子４２に接続されている。
一方、第３のトランジスタ３ａのコレクタは、第１０のトランジスタ１０ａのベースに接続されると共に、第１の抵抗器３１を介して正電源電圧端子４１に接続されている。

また、過電流保護回路１０４において、第１０のトランジスタ１０ａには、ｐｎｐ型トランジスタが用いられ、そのエミッタは正電源電圧端子４１に接続されたものとなっている。
また、第８のトランジスタ８のベースは、第５のトランジスタ５のコレクタに接続されると共に、第３の定電流源２３を介して正電源電圧端子４１に接続されたものとなっている。

かかる構成とすることにより、出力シンク電流の最大値Ｉｏｕｔ(max)の調整が可能となる。
以下、その出力シンク電流の最大値Ｉｏｕｔ(max)の調整機能について説明する。
出力シンク電流の最大値Ｉｏｕｔ(max)は、第１の構成例において示した式６におけるＨｆｅ(Ｑ８)をＨｆｅ(Ｑ９)に書き換えることで、下記する式１０により表される。

Ｉｏｕｔ(max)＝Ｈｆｅ(Ｑ９)×｛Ｈｆｅ(Ｑ３)＋１｝×［ＩｃＱ２−ＩｂＱ３−Ｉｓ×ｅｘｐ｛(ＩＣＳ１−ＩＣＳ３＋Ｉｏｕｔ(max)／Ｈｆｅ(Ｑ９)−ＩｂＱ３）×Ｒ１／Ｖｔ｝］・・・式１０

かかる式１０は、超越方程式であるため、Ｉｏｕｔ(max)は数値解のみ得ることができる。式１０により、第１の抵抗器３１の抵抗値を調整することで、出力シンク電流の最大値Ｉｏｕｔ(max)を任意に調整可能であることが理解できる。
図８には、かかる構成において、出力シンク電流の最大値Ｉｏｕｔ(max)を調整した際の出力電圧の変化特性例が示されており、以下、同図について説明する。
同図において、点線の特性線は、従来回路（図９参照）のもので、実線の特性線は、第４の構成例の演算増幅器のものである。

同図によれば、従来回路の場合、出力電流が７０ｍＡ以上流れるのに対して、本発明の実施の形態における演算増幅器では、第１の抵抗器３１を調整することで、出力シンク電流の最大値Ｉｏｕｔ(max)を４０ｍＡ程度に調整可能であることが理解できる。

次に、第５の構成例について、図６を参照しつつ説明する。
なお、図５に示された第４の構成例と同一の構成要素には、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第５の構成例は、第４の構成例における過電流保護回路１０４において、コンデンサ（図６においては「Ｃ１」と表記）３３を追加し、新たに過電流保護回路１０４Ａとしたものである。

すなわち、コンデンサ３３は、その一端が第２のトランジスタ２ａのコレクタと第１０のトランジスタ１０ａのコレクタの相互の接続点に接続されると共に、電圧増幅器１５の他方の出力端に接続される一方、他端は、第１０のトランジスタ１０ａのベースと第３のトランジスタ３ａのコレクタとの相互の接続点に接続されたものとなっている。
かかるコンデンサ３３の追加により、出力シンク電流の最大値Ｉｏｕｔ(max)の高周波成分を、先に示された式７で表される遮断周波数で除去することができるものとなっている。
なお、直流解析の結果は、先に第４の構成例において説明した図８に示された特性と基本的に同様であるので、ここでの再度の詳細な説明は省略する。

次に、第６の構成例について、図７を参照しつつ説明する。
なお、図５、図６に示された第４、第５の構成例と同一の構成要素には、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第６の構成例は、第４の構成例における過電流保護回路１０４において、コンデンサ（図７においては「Ｃ１」と表記）３３、及び、第２の抵抗器（図７においては「Ｒ２」と表記）３２を追加し、新たに過電流保護回路１０４Ｂとしたものである。

すなわち、第２の抵抗器３２は、第１０のトランジスタ１０ａのエミッタと正電源電圧端子４１との間に設けられたものとなっている。
なお、コンデンサ３３は、図６に示された第５の構成例と同様に接続されて設けられたものとなっている。
かかる構成においては、第２の抵抗器３２を設けることで、コンデンサ３３の容量が小さくても、出力シンク電流の最大値Ｉｏｕｔ(max)の高周波成分を、先に示された式７で表される遮断周波数で除去することができるものとなっている。一方、コンデンサ３３の容量を小さくすることは、演算増幅器の周波数特性への影響を軽減するという新たなメリットを生ずる。
なお、直流解析の結果は、先に第４の構成例において説明した図８に示された特性と基本的に同様であるので、ここでの再度の詳細な説明は省略する。
っている。

出力電流の制限が必要とされる演算増幅器に適用できる。

１０…第１０のトランジスタ
３１…第１の抵抗器
３２…第２の抵抗器
３３…コンデンサ
１０１…差動増幅回路
１０３…プリドライバ回路
１０４…過電流保護回路
１０５…アイドリング電流供給回路
１０６…プッシュプル出力段

Claims (3)

1. 入力信号に対して差動増幅を行う差動増幅回路と、前記差動増幅回路の出力を電圧・電流変換して出力するプリドライバ回路と、前記プリドライバ回路の出力により駆動される出力段とを有してなる演算増幅器であって、
   前記プリドライバ回路を構成するプリドライバ用トランジスタのベース電流の増加を抑圧し、出力電流の過電流保護を可能とした過電流保護回路が設けられ、
   前記過電流保護回路は、過電流保護回路用トランジスタと、第１の抵抗器とを有してなる一方、
   前記差動増幅回路は、２つの出力端子間に差動出力が得られるよう構成されてなる電圧増幅器と、前記電圧増幅器の２つの出力端子に電流供給を可能とした電流供給回路とを有してなり、
   前記電圧増幅器の一方の出力端子には、前記プリドライバ用トランジスタのベースが接続される一方、前記電圧増幅器の他方の出力端子には、前記過電流保護回路用トランジスタのコレクタが接続され、
   前記過電流保護回路用トランジスタのエミッタは、前記過電流保護回路用トランジスタがｎｐｎ型トランジスタの場合には負電源電圧が、前記過電流保護回路用トランジスタがｐｎｐ型トランジスタの場合には正電源電圧が、それぞれ印加可能とされ、前記過電流保護回路用トランジスタのベースは、前記プリドライバ用トランジスタのコレクタに接続されると共に、前記第１の抵抗器を介して、前記過電流保護回路用トランジスタがｎｐｎ型トランジスタの場合には負電源電圧が、前記過電流保護回路用トランジスタがｐｎｐ型トランジスタの場合には正電源電圧が、それぞれ印加可能とされ、
   前記電流供給回路は、第１及び第２のトランジスタを有し、前記第１及び第２のトランジスタは、相互にベースが接続されると共に、その接続点と前記第２のトランジスタのコレクタが接続され、前記第２のトランジスタは、ダイオード接続状態とされ、前記第１及び第２のトランジスタのエミッタには、前記第１及び第２のトランジスタがｐｎｐ型トランジスタの場合には正電源電圧が、前記第１及び第２のトランジスタがｎｐｎ型トランジスタの場合には負電源電圧が、それぞれ印加可能とされ、前記第１のトランジスタのコレクタは、前記電圧増幅器の一方の出力端子に、前記第２のトランジスタのコレクタは、前記電圧増幅器の他方の出力端子に、それぞれ接続されてなり、前記プリドライバ用トランジスタのベース電流の増加分を、前記第１のトランジスタのコレクタ電流の減少分で相殺し、前記プリドライバ用トランジスタから前記電圧増幅器に流れ込む電流を一定値に保持可能としたことを特徴とする演算増幅器。
2. 前記過電流保護回路用トランジスタのコレクタと前記プリドライバ用トランジスタのコレクタとの間にコンデンサが接続されてなることを特徴とする請求項１記載の演算増幅器。
3. 前記過電流保護回路用トランジスタのエミッタに、第２の抵抗器を介して、前記過電流保護回路用トランジスタがｎｐｎ型トランジスタの場合には負電源電圧が、前記過電流保護回路用トランジスタがｐｎｐ型トランジスタの場合には正電源電圧が、それぞれ印加可能としてなることを特徴とする請求項２記載の演算増幅器。

Images