JP2003115729A

JP2003115729A - Ａｂ級アンプ

Info

Publication number: JP2003115729A
Application number: JP2001306888A
Authority: JP
Inventors: Masayuki Yoshizawa; 正幸吉澤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-10-02
Filing date: 2001-10-02
Publication date: 2003-04-18

Abstract

(57)【要約】【課題】音質を重視したＡ級アンプにより、ヘッドフ
ォンから適量の音声出力するには、ヘッドフォンアンプ
の出力トランジスタを相当の大きさのものに成るが、そ
れを通常のＭＯＳ・ＩＣの内部に一体形成する事は出来
なかった。【解決手段】第１の電源（ＶＤＤ）と第２の電源（Ｖ
ＳＳ）が供給され、それら両電源の中間電位のグランド
ラインを持ち、入力信号（Ｖ１）を増幅する差動アンプ
（２０）と、信号を出力するＡＢ級プッシュプルアンプ
（３０）と、前記差動アンプ（２０）と前記ＡＢ級プッ
シュプルアンプ（３０）との間にインターフェース回路
（４０）を介在させ、前記入力信号（Ｖ１）に対する逆
位相の電圧（Ｖ２）（Ｖ３）を発生し、これらにより前
記ＡＢ級プッシュプルアンプ（３０）にアイドル電流
（Ｉ_ＢＩＡＳ）を流すためのバイアスを賦与しなが
ら、前記差動アンプ（２０）の出力を前記ＡＢ級プッシ
ュプルアンプ（３０）へと媒介伝送する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、小型軽量かつ低消
費電力であることを要求されている、携帯オーディオ機
器のヘッドフォンアンプ等に用いて好適なＡＢ級アンプ
に関する。

【０００２】

【従来の技術】周知のＡＢ級アンプはＡ級とＢ級それぞ
れの長所を兼ね備え、それぞれの短所を最小にし、性能
と効率の両方を兼ね備えるようにしたアンプであり、主
にオーディオ機器に用いられている。ここでいうＡ級と
Ｂ級それぞれの長所と短所は以下の通りである。まず、
Ａ級アンプは全ての出力トランジスタに対して、最大出
力電流よりも大きなバイアス電流が常に流れており、電
力を浪費するものの、最も歪みが少なく、オーディオ機
器に用いた場合には、高忠実度を発揮できる。また、Ｂ
級アンプの出力段は、ゼロアイドルバイアス電流で構成
されており、微小入力信号の際には、ほとんど電力を消
費しないので電力効率はよいが、歪みが大きい欠点があ
る。

【０００３】図６はＢ級プッシュプル回路の原理図であ
り、同図（ａ）はその回路図、同図（ｂ）はそのコレク
タ電流波形図、同図（ｃ）は合成出力波形図である。図
６（ａ）に示す、電源+Ｂ，-Ｂに、トランジスタ（以
下、「Ｔｒ」と略す）Ｔｒ１１とＴｒ１２のそれぞれの
コレクタが接続され、それぞれのエミッタで直列に接続
された増幅用のＴｒ１１，Ｔｒ１２は、それらのエミッ
タによる直列接続点を出力端子ＯＵＴとし、またそれら
のベースを共通に接続して入力端子ＩＮとし、その入力
端子ＩＮに入力信号が入力される。

【０００４】そして、図６（ｂ）に示すように、前記入
力信号のうち、ゼロ電位を境に正側の信号のみに対応し
て増幅するＴｒ１１のコレクタ電流Ｉ_Ｃ１、負側の信号
のみに対応して増幅するＴｒ１２のコレクタ電流Ｉ_Ｃ２
と、正負に分担して増幅し、出力端子ＯＵＴで図６
（ｃ）に示す合成出力波形図が出力することにより、ア
ンプとしての機能を構成している。

【０００５】ここで、電源+Ｂ，-Ｂとの間に、直列に介
装されたＴｒ１１，Ｔｒ１２は、同時にＯＮする事は無
く、少なくとも片方のトランジスタは常にＯＦＦであ
り、Ｔｒ１１のコレクタ電流Ｉ_Ｃ１及びＴｒ１２のコレ
クタ電流Ｉ_Ｃ２は、それらの大半が出力端子ＯＵＴから
出力電流として出力されるので、電力の無駄が少ない。

【０００６】しかし、図６（ａ）に示すＢ級プッシュプ
ル回路では、同図（ｃ）で破線に囲って示すクロスオー
バ歪Ｈが発生する欠点があった。これは、出力中点での
波形の継ぎ目にＶ_ＢＥ−Ｉ_Ｃによる指数関数的特性によ
るノンリニアな部分が存在するためである。したがっ
て、クロスオーバ歪Ｈを除去して、Ｈｉ−Ｆｉオーディ
オ対応するために、無信号時にも少しだけアイドル電流
Ｉ_ＢＩＡＳ（図７参照）を流して、ノンリニアな部分を
Ａ級動作させている。

【０００７】図７はＡＢ級プッシュプル回路の原理図で
あり、同図（ａ）はその動作説明用の回路図、同図
（ｂ）はその具体的な回路図、同図（ｃ）はコレクタ電
流波形図、同図（ｄ）は合成出力の波形図である。図７
（ａ）（ｂ）に示す、電源+Ｂ，-Ｂに、Ｔｒ１１，Ｔｒ
１２のそれぞれのコレクタが接続され、それぞれのエミ
ッタで直列に接続された増幅用のＴｒ１１，Ｔｒ１２
は、それらのエミッタによる直列接続点を出力端子ＯＵ
Ｔとし、また、ＮＰＮトランジスタであるＴｒ１１のベ
ースに正のバイアス電圧Ｖ_ＢＩＡＳ、ＰＮＰトランジス
タであるＴｒ１２のベースに負のバイアス電圧Ｖ
_ＢＩＡＳが印加され、無信号時にも少しだけアイドル電
流を流して、ノンリニアな部分をＡ級動作させている。
なお、正負のバイアス電圧Ｖ_ＢＩＡＳは、その絶対値が
均等である。

【０００８】図７（ｂ）は、電源+Ｂ，-Ｂの間に、抵抗
Ｒ１、ダイオードＤ１，Ｄ２及び抵抗Ｒ２が直列に介装
され、抵抗Ｒ１とダイオードＤ１の接続点はトランジス
タＴｒ１１のベースに、ダイオードＤ１とＤ２の接続点
は入力端子ＩＮに接続され、Ｄ２と抵抗Ｒ２の接続点は
トランジスタＴｒ１２のベースに接続され、常時所定の
微少電流が流れ、ダイオードＤ１，Ｄ２にはそれぞれ約
０．６Ｖずつの順方向の電圧降下があり、入力端子ＩＮ
の入力信号に対し、正方向にも負方向にも約０．６Ｖを
常時加勢する方向の電圧が足され、無信号時のゼロバイ
アスを避け、無信号時にも少しだけアイドル電流Ｉ
_ＢＩＡＳを流して、ノンリニアな部分をＡ級動作させて
いる。

【０００９】図７（ｃ）コレクタ電流波形図に示すよう
に、例えば正弦波（図解の都合により１波形のみ）の入
力信号に対して、ゼロ入力時にも正方向と負方向にそれ
ぞれ約０．６Ｖを常時加勢する方向の電圧が足され、無
信号時のアイドル電流Ｉ_ＢＩ _ＡＳが電源+Ｂ，-Ｂとの間
に、直列に介装されたＴｒ１１，Ｔｒ１２を常時、流れ
てＡ級動作させている。また、Ａ級動作とＢ級動作の区
切りはアイドル電流Ｉ_ＢＩＡＳの２倍、すなわち図７
（ｃ）破線で示す２Ｉ_ＢＩＡＳ程度のところとされてい
るが、その詳細な説明は省略する。

【００１０】ここでアイドル電流Ｉ_ＢＩＡＳは、トラン
ジスタＴｒ１１，Ｔｒ１２がそれぞれ均等値の抵抗を持
ちながらも同時ＯＮのため、グランド電位の出力端子Ｏ
ＵＴからは出力電流Ｉ_ＯＵＴとして出力されず、そのア
イドル電流Ｉ_ＢＩＡＳは無駄な電力の浪費であり、有害
な発熱となる。しかし、図６（ｃ）に示したＢ級プッシ
ュプル回路では発生していたクロスオーバ歪Ｈは、図７
（ｄ）に示す合成出力の波形図のように、きれいに除去
された正弦波（図解の都合により１波形のみ）が出力端
子ＯＵＴから出力電流として出力される。

【００１１】このように、ＡＢ級アンプはＢ級アンプと
違い、入力信号が無い時にも僅かなアイドル電流Ｉ
_ＢＩＡＳがプラス電源+Ｂ側からマイナス電源-Ｂ側に直
接流れるので、Ｂ級アンプに比べると僅かにパワー消費
量が増加する。しかし、この増加もＡ級アンプに比べる
と僅かで済む。

【００１２】また、アイドル電流Ｉ_ＢＩＡＳによりクロ
スオーバ歪Ｈなどの非直線性の歪みをほとんど全て補正
するので、Ｂ級アンプに比べると歪みは格段に少ない。
そして、ＡＢ級アンプは大きい信号においてＢ級アンプ
のように動作し、小さな信号ではＡ級アンプのように動
作するので、ＡＢ級アンプと呼ばれている。

【００１３】

【発明が解決しようとする課題】音質を重視した場合、
従来例で説明したＢ級アンプはクロスオーバ歪Ｈがある
ので、低消費電力対応になるとしても、音響製品には不
適当である。また、Ｈｉ−Ｆｉオーディオ用に低歪率の
Ａ級アンプでヘッドフォンアンプを構成し、インピーダ
ンス３２Ω程度のヘッドフォンを出力負荷に接続し、こ
の出力負荷に対応してヘッドフォンから適量の音声出力
するには、ヘッドフォンアンプの出力トランジスタを相
当の大きさのものにする必要がある。そのような大きな
出力トランジスタを、通常のＭＯＳ・ＩＣの内部に一体
形成し、小型軽量にまとめて製品にする事は出来なかっ
た。

【００１４】本発明はかかる、課題を解決するために、
携帯オーディオ機器のヘッドフォンアンプ等をＭＯＳト
ランジスタを含めた一体形成のＩＣ等による小型軽量か
つ最小限の部品点数により、更なる低消費電力対応の、
Ｈｉ−Ｆｉオーディオ用ＡＢ級アンプを構成し、それを
安価に提供することを目的としている。

【００１５】

【課題を解決するための手段】前記目的を達成するため
に、請求項１に係る発明は、第１の電源（ＶＤＤ）と第
２の電源（ＶＳＳ）が供給され、それら両電源の中間電
位のグランドラインを持ち、入力信号（Ｖ１）を増幅す
る差動アンプ（２０）と、信号を出力するＡＢ級プッシ
ュプルアンプ（３０）と、前記差動アンプ（２０）と前
記ＡＢ級プッシュプルアンプ（３０）との間に介在し、
前記入力信号（Ｖ１）に対する逆位相の電圧（Ｖ２）
（Ｖ３）を発生し、その電圧（Ｖ２）（Ｖ３）により、
前記ＡＢ級プッシュプルアンプ（３０）を微小入力信号
時にのみＡ級動作させるアイドル電流（Ｉ_ＢＩＡＳ）
用のバイアスを賦与（図７参照）しながら、前記差動ア
ンプ（２０）の出力を媒介伝送するためのインターフェ
ース回路（４０）と、を備えた。

【００１６】又、請求項２に係る発明は、前記差動アン
プ（２０）は、共通のソース端子が前記第１の電源（Ｖ
ＤＤ）に接続された第１導電（Ｐ）型の第１、第２のＭ
ＯＳトランジスタ（１）（２）と、これら第１、第２の
ＭＯＳトランジスタ（１）（２）にそれぞれのドレイン
（Ｄ）で直列接続された第２導電（Ｎ）型の第３、第４
のＭＯＳトランジスタ（３）（４）と、前記第１、第２
のＭＯＳトランジスタ（１）（２）の共通のゲート
（Ｇ）が前記第３のＭＯＳトランジスタ（３）のドレイ
ン（Ｄ）に接続され、前記第３のＭＯＳトランジスタ
（３）のゲート（Ｇ）と、前記第４のＭＯＳトランジス
タ（４）のゲート（Ｇ）により、２端子でなる前記差動
アンプ（２０）への入力端子（ＩＮ）（２２）をなし、
前記第３、第４のＭＯＳトランジスタ（３）（４）の共
通の基板電位部（Ｂ）は前記第２の電源（ＶＳＳ）に接
続され、かつこれら第３、第４のＭＯＳトランジスタ
（３）（４）の共通のソース（Ｓ）と前記第２の電源
（ＶＳＳ）との間に介装された第２導電（Ｎ）型の第５
のＭＯＳトランジスタ（５）による電流源回路とで構成
され、前記第５のＭＯＳトランジスタ（５）のゲート
（Ｇ）には適宜レベル設定されたバイアス電圧（ＢＩＡ
Ｓ）が入力され、基板電位部（Ｂ）は前記第２の電源
（ＶＳＳ）に接続され、前記第２のＭＯＳトランジスタ
（２）のドレイン（Ｄ）が接続された出力端子（２１）
から前記差動アンプ（２０）の出力信号を出力し、前記
ＡＢ級プッシュプルアンプ（３０）は、ソース（Ｓ）が
前記第１の電源（ＶＤＤ）に接続された第１導電（Ｐ）
型の第６のＭＯＳトランジスタ（６）と、ソース（Ｓ）
が前記第２の電源（ＶＳＳ）に接続された第２導電
（Ｎ）型の第７のＭＯＳトランジスタ（７）が、それぞ
れのドレイン（Ｄ）により直列接続され、その直列接続
点を出力端子（ＯＵＴ）とし、前記インターフェース回
路（４０）はソース（Ｓ）が前記第１の電源（ＶＤＤ）
に接続されドレイン（Ｄ）が抵抗（Ｒ１）を介装して前
記第２の電源（ＶＳＳ）に接続された第１導電（Ｐ）型
の第８のＭＯＳ（８）トランジスタと、ドレイン（Ｄ）
が前記第１の電源（ＶＤＤ）に接続された第２導電
（Ｎ）型の第９のＭＯＳトランジスタ（９）のソース
（Ｓ）と、ソース（Ｓ）が前記第２の電源（ＶＳＳ）に
接続された第２導電（Ｎ）型の第１０のＭＯＳトランジ
スタ（１０）ドレイン（Ｄ）が直列接続され、その直列
接続点を前記第７のＭＯＳトランジスタ（７）のゲート
（Ｇ）に接続し、前記第８のＭＯＳトランジスタ（８）
のドレイン（Ｄ）と、前記第９のＭＯＳトランジスタ
（９）のゲート（Ｇ）と、前記第６のＭＯＳトランジス
タ（６）のゲート（Ｇ）を接続した。

【００１７】このようにしたので、ＭＯＳトランジスタ
を含めた一体形成のＩＣ等による小型軽量かつ最小限の
部品点数により、携帯オーディオ機器に好適な、低消費
電力対応のＨｉ−Ｆｉヘッドフォンアンプ等を構成で
き、しかもこれを安価に提供できる。

【００１８】

【発明の実施の形態】以下、図面に沿って、本発明によ
る実施の一形態について説明する。図１は本発明の第１
の実施形態を示す、ＭＯＳトランジスタによるＡＢ級ア
ンプの回路図であり、正の電源ＶＤＤと負の電源ＶＳＳ
が供給され、それら正負両極性の電源の中間電位のグラ
ンドラインを持ち、ヘッドフォンステレオ用の入力信号
の電圧Ｖ１を増幅する差動アンプ２０と、３２Ωのヘッ
ドフォンＲ２を駆動するに足りるレベルの電圧Ｖ４の信
号を出力するＡＢ級プッシュプルアンプ３０により構成
されている。

【００１９】また、差動アンプ２０と前記ＡＢ級プッシ
ュプルアンプ３０との間に介在し、前記入力信号の電圧
Ｖ１に対する逆位相の電圧Ｖ２，Ｖ３（図５も参照）を
発生し、図７（ｃ）に示すアイドル電流Ｉ_ＢＩＡＳを流
すことにより、ＡＢ級プッシュプルアンプ３０を微小入
力信号時にのみＡ級動作させるアイドル電流Ｉ_ＢＩＡ _Ｓ
用のバイアスを賦与しながら差動アンプ２０の出力を出
力端子２１から、電圧Ｖ２，Ｖ３の測定点まで、信号伝
送するためのインターフェース回路４０を備えた。な
お、出力端子２１と、電圧Ｖ２，Ｖ３の測定点は、回路
の動作や作用を説明する便宜上、「端子」や「測定点」
を設けているが、本発明の要旨や実施には必須のもので
はない。

【００２０】そして、前記差動アンプ２０は、ソースＳ
が正の電源ＶＤＤに共通接続された第１導電（Ｐ）型の
ＭＯＳトランジスタ（以下、「Ｐ・ＭＯＳ・Ｔｒ」と略
す）１，２と、これらＰ・ＭＯＳ・Ｔｒ１，２に、それ
ぞれのドレインＤで直列接続した第２導電（Ｎ）型のＭ
ＯＳトランジスタ（以下、「Ｎ・ＭＯＳ・Ｔｒ」と略
す）３，４がある。また、Ｐ・ＭＯＳ・Ｔｒ１，２の共
通のゲートＧがＮ・ＭＯＳ・Ｔｒ３のドレインＤに接続
され、そのＮ・ＭＯＳ・Ｔｒ３のゲートＧと、Ｎ・ＭＯ
Ｓ・Ｔｒ４のゲートＧにより、２端子でなる差動アンプ
２０への入力端子ＩＮ及び、負帰還入力端子２２をな
し、その負帰還入力端子２２は、ＡＢ級プッシュプルア
ンプ３０の出力端子ＯＵＴに接続され、負帰還増幅回路
を形成している。この差動アンプ２０を、プラスとマイ
ナスの入力端子及び出力端子を持つオペアンプになぞら
えれば、差動アンプ２０の一方の入力端子ＩＮがプラス
の入力端子で、他方の負帰還入力端子２２がマイナスの
入力端子であり、出力端子２１はその通りと考えられ
る。

【００２１】また、Ｎ・ＭＯＳ・Ｔｒ３，４の共通の基
板電位部Ｂは負の電源ＶＳＳに接続されている。そし
て、これらＮ・ＭＯＳ・Ｔｒ３，４の共通ソースＳと負
の電源ＶＳＳとの間に介装されたＮ・ＭＯＳ・Ｔｒ５に
よる電流源回路があり、Ｎ・ＭＯＳ・Ｔｒ５のゲートＧ
は適宜にレベル設定されたバイアス電圧ＢＩＡＳが入力
され、Ｎ・ＭＯＳ・Ｔｒ５の基板電位部Ｂは負の電源Ｖ
ＳＳに接続されている。

【００２２】そして、ＡＢ級プッシュプルアンプ３０
は、ソースＳが正の電源ＶＤＤに接続されたＰ・ＭＯＳ
・Ｔｒ６と、ソースＳが負の電源ＶＳＳに接続されたＮ
・ＭＯＳ・Ｔｒ７が、それぞれのドレインＤにより直列
接続され、その直列接続点を出力端子ＯＵＴとし、３２
ΩのヘッドフォンＲ２を駆動するに足りるレベルの電圧
Ｖ４の信号を出力する。

【００２３】また、インターフェース回路４０は、ソー
スＳが正の電源ＶＤＤに接続され、ドレインＤが抵抗Ｒ
１を介装して負の電源ＶＳＳに接続されたＰ・ＭＯＳ・
Ｔｒ８があり、そのゲートＧに差動アンプ２０の出力端
子２１から得られる出力信号を入力して反転増幅するよ
うにＰ・ＭＯＳ・Ｔｒ８のドレインＤから出力し、その
出力信号を電圧Ｖ２の（説明の便宜上の）測定点、すな
わちＰ・ＭＯＳ・Ｔｒ６のゲートＧまで媒介伝送してい
る。

【００２４】このことは、Ｐ・ＭＯＳ・Ｔｒ８のドレイ
ンＤに反転バッファ出力である電圧Ｖ２があり、それを
Ｐ・ＭＯＳ・Ｔｒ６のゲートＧに入力しているのであ
る。この電圧Ｖ２は正の電源ＶＤＤに対して、少なくと
も約０．６Ｖ位は低くなるように設定されており、その
バイアス賦与により、Ｐ・ＭＯＳ・Ｔｒ６に、微小入力
時のみアイドル電流Ｉ_ＢＩＡＳ（図７参照）を流し、Ａ
Ｂ級プッシュプルアンプ３０をＡＢ級動作させている。
なお、ＡＢ級プッシュプルアンプの動作原理に関して
は、図６と図７に沿って説明済みなので、更なる説明は
省略する。

【００２５】図５に示すように、電圧Ｖ２の波形及び位
相を保ちながら、この電圧Ｖ２を約１．２Ｖ程度高くレ
ベルシフトした電圧Ｖ３を得られるように設定されたバ
ッファ・アンプ回路がある。すなわち、ドレインＤが正
の電源ＶＤＤに接続された、Ｎ・ＭＯＳ・Ｔｒ９のソー
スＳと、ソースＳが負の電源ＶＳＳに接続されたＮ・Ｍ
ＯＳ・Ｔｒ１０のドレインＤが直列接続され、その直列
接続点を測定すると前述の条件の電圧Ｖ３が得られ、こ
の電圧Ｖ３をＮ・ＭＯＳ・Ｔｒ７のゲートＧに入力して
いる。

【００２６】この電圧Ｖ３は負の電源ＶＳＳに対して、
少なくとも約０．６Ｖ位は高くなるように設定されてお
り、そのバイアス賦与により、Ｐ・ＭＯＳ・Ｔｒ７に微
小入力時のみアイドル電流Ｉ_ＢＩＡＳ（図７参照）を流
し、ＡＢ級プッシュプルアンプ３０をＡＢ級動作させて
いる。なお、図１中のＣ１，Ｃ２，Ｃ３は発振よる障害
を除去する目的のコンデンサである。

【００２７】図２は、第２の実施形態を示す、ＭＯＳト
ランジスタによるＡＢ級アンプの回路図である。これ
は、図１に示した第１の実施形態で用いたＭＯＳ・Ｔｒ
のＰ型とＮ型を入れ替えて、電源の正負を反転させて構
成した回路である。すなわち、図１のものでは第１の電
源を正の電源ＶＤＤで、第２の電源を負の電源ＶＳＳと
し、第１導電型をＰ・ＭＯＳ・Ｔｒとし、第２導電型を
Ｎ・ＭＯＳ・Ｔｒとしていたところを、図２のものでは
第１の電源を負の電源ＶＳＳ、第２の電源を正の電源Ｖ
ＤＤをとし、第１導電型をＮ・ＭＯＳ・Ｔｒとし、第２
導電型をＰ・ＭＯＳ・Ｔｒとしたものである。図２に示
したように、各トランジスタの極性と電流の方向を反転
させた回路であっても、動作原理は略同一である。した
がって、更なる説明は省略する。

【００２８】図３は第３の実施形態を示す、ＭＯＳトラ
ンジスタによるＡＢ級アンプの回路図である。これは、
図１中のＲ１をＮ・ＭＯＳ・Ｔｒ４１に置き換えたもの
である。このＮ・ＭＯＳ・Ｔｒ４１には、Ｎ・ＭＯＳ・
Ｔｒ５，１０のゲートと同じバイアス電圧が賦与され
る。これら３つのＮ・ＭＯＳ・Ｔｒ５，４１，１０はこ
のＡＢ級アンプのアイドル電流Ｉ_ＢＩＡＳ（図７参照）
の設定範囲を、必要に応じてよりダイナミックに変化さ
せる事が出来るので、製品の応用範囲も広げられる。

【００２９】図４は図３に示した第３の実施形態で用い
たＭＯＳ・ＴｒのＰ型とＮ型を入れ替えて、電源の正負
の反転させて構成した回路である。そして、図３中のＮ
・ＭＯＳ・Ｔｒ４１を図４に示すＰ・ＭＯＳ・Ｔｒ４２
に置き換えたものである。ここで、各トランジスタの極
性と電流の方向を反転する要領は、前述したように、図
１に示した第１実施形態に対する、図２示した第２実施
形態の変化態様と同様であり、その説明は省略する。

【００３０】図５は要部の電圧波形図であり、電圧Ｖ
１，Ｖ４は図１に示したＡＢ級アンプの入力信号及び出
力信号である。なお、それらの関係は、電圧Ｖ１がＨｉ
−Ｆｉオーディオ用ＡＢ級アンプにより増幅された結果
が、出力の電圧Ｖ４であるので、当然に電圧スケールは
違うものの、同一波形、同一位相であるため、１本の正
弦波の図でまとめている。また、電圧Ｖ２，Ｖ３はそれ
ぞれＡＢ級プッシュプルアンプ３０を微小入力信号時に
のみＡ級動作させるアイドル電流Ｉ_ＢＩＡＳ（図７参
照）用のバイアスを賦与しながら差動アンプ２０の出力
を出力端子２１から、電圧Ｖ２，Ｖ３の測定点まで、信
号伝送するためのインターフェース回路４０の機能を示
すものである。

【００３１】

【発明の効果】本発明は、以上説明したように構成した
ので、ＭＯＳトランジスタを含めた一体形成のＩＣ等に
よる小型軽量かつ最小限の部品点数により、携帯オーデ
ィオ機器に好適な、低消費電力対応のＨｉ−Ｆｉヘッド
フォンアンプ等を構成でき、しかもこれを安価に提供で
きる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示す、ＭＯＳトラ
ンジスタによるＡＢ級アンプの回路図である。

【図２】第２の実施形態を示す、ＭＯＳトランジスタ
によるＡＢ級アンプの回路図である。

【図３】第３の実施形態を示す、ＭＯＳトランジスタ
によるＡＢ級アンプの回路図である。

【図４】第４の実施形態を示す、ＭＯＳトランジスタ
によるＡＢ級アンプの回路図である。

【図５】要部の電圧波形図である。

【図６】従来のＢ級プッシュプル回路の原理図であ
り、（ａ）はその回路図、（ｂ）はそのコレクタ電流波
形図、（ｃ）は合成出力波形図である。

【図７】従来のＡＢ級プッシュプル回路の原理図であ
り、（ａ）はその動作説明用の回路図、（ｂ）はその具
体的な回路図、（ｃ）はコレクタ電流波形図、（ｄ）は
合成出力の波形図である。

【符号の説明】

１〜１０ＭＯＳ・ＴｒＢ基板電位部ＤドレインＧゲートＳソース１１，１２Ｔｒ２０差動アンプ２１出力端子２２，ＩＮ入力端子３０ＡＢ級プッシュプルアンプ４０インターフェース回路ＢＩＡＳバイアス電圧Ｄ１，Ｄ２ダイオードＨクロスオーバ歪Ｉ_Ｃ１，Ｉ_Ｃ２コレクタ電流ＯＵＴ出力端子Ｒ１抵抗Ｖ１入力信号の電圧Ｖ２，Ｖ３入力信号Ｖ１に対して逆位相の電圧Ｖ４出力信号の電圧ＶＤＤ，+Ｂ正の電源ＶＳＳ，-Ｂ負の電源

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5J091 AA02 AA18 AA41 AA63 CA36 CA92 FA04 FA08 HA10 HA17 HA19 HA25 HA29 KA02 KA09 KA12 KA63 MA08 MA24 SA05 TA06 UW09 5J092 AA02 AA18 AA41 AA63 CA36 CA92 FA04 HA08 HA10 HA17 HA19 HA25 HA29 KA02 KA09 KA12 KA63 MA08 MA24 SA05 TA06 VL06 VL08 5J500 AA02 AA18 AA41 AA63 AC36 AC92 AF04 AF08 AH08 AH10 AH17 AH19 AH25 AH29 AK02 AK09 AK12 AK63 AM08 AM24 AS05 AT06 LV06 LV08 WU09

Claims

【特許請求の範囲】

【請求項１】第１の電源（ＶＤＤ）と第２の電源（Ｖ
ＳＳ）が供給され、それら両電源の中間電位のグランド
ラインを持ち、入力信号（Ｖ１）を増幅する差動アンプ
（２０）と、信号を出力するＡＢ級プッシュプルアンプ
（３０）と、前記差動アンプ（２０）と前記ＡＢ級プッ
シュプルアンプ（３０）との間に介在し、前記入力信号
（Ｖ１）に対する逆位相の電圧（Ｖ２）（Ｖ３）を発生
し、その電圧（Ｖ２）（Ｖ３）により、前記ＡＢ級プッ
シュプルアンプ（３０）を微小入力信号時にのみＡ級動
作させるアイドル電流（Ｉ_ＢＩＡＳ）用のバイアスを賦
与しながら、前記差動アンプ（２０）の出力を媒介伝送
するためのインターフェース回路（４０）と、を備えた
ことを特徴とするＡＢ級アンプ。
【請求項２】前記差動アンプ（２０）は、共通のソー
ス（Ｓ）が前記第１の電源（ＶＤＤ）に接続された第１
導電（Ｐ）型の第１、第２のＭＯＳトランジスタ（１）
（２）と、これら第１、第２のＭＯＳトランジスタ
（１）（２）にそれぞれのドレイン（Ｄ）で直列接続さ
れた第２導電（Ｎ）型の第３、第４のＭＯＳトランジス
タ（３）（４）と、前記第１、第２のＭＯＳトランジス
タ（１）（２）の共通のゲート（Ｇ）が前記第３のＭＯ
Ｓトランジスタ（３）のドレイン（Ｄ）に接続され、前
記第３のＭＯＳトランジスタ（３）のゲート（Ｇ）と、
前記第４のＭＯＳトランジスタ（４）のゲート（Ｇ）に
より、２端子でなる前記差動アンプ（２０）への入力端
子（ＩＮ）（２２）をなし、前記第３、第４のＭＯＳト
ランジスタ（３）（４）の共通の基板電位部（Ｂ）は前
記第２の電源（ＶＳＳ）に接続され、かつこれら第３、
第４のＭＯＳトランジスタ（３）（４）の共通のソース
（Ｓ）と前記第２の電源（ＶＳＳ）との間に介装された
第２導電（Ｎ）型の第５のＭＯＳトランジスタ（５）に
よる電流源回路とで構成され、前記第５のＭＯＳトラン
ジスタ（５）のゲート（Ｇ）には適宜レベル設定された
バイアス電圧（ＢＩＡＳ）が入力され、基板電位部
（Ｂ）は前記第２の電源（ＶＳＳ）に接続され、前記第
２のＭＯＳトランジスタ（２）のドレイン（Ｄ）が接続
された出力端子（２１）から前記差動アンプ（２０）の
出力信号を出力し、前記ＡＢ級プッシュプルアンプ（３
０）は、ソース（Ｓ）が前記第１の電源（ＶＤＤ）に接
続された第１導電（Ｐ）型の第６のＭＯＳトランジスタ
（６）と、ソース（Ｓ）が前記第２の電源（ＶＳＳ）に
接続された第２導電（Ｎ）型の第７のＭＯＳトランジス
タ（７）が、それぞれのドレイン（Ｄ）により直列接続
され、その直列接続点を出力端子（ＯＵＴ）とし、前記
インターフェース回路（４０）はソース（Ｓ）が前記第
１の電源（ＶＤＤ）に接続されドレイン（Ｄ）が抵抗
（Ｒ１）を介装して前記第２の電源（ＶＳＳ）に接続さ
れた第１導電（Ｐ）型の第８のＭＯＳ（８）トランジス
タと、ドレイン（Ｄ）が前記第１の電源（ＶＤＤ）に接
続された第２導電（Ｎ）型の第９のＭＯＳトランジスタ
（９）のソース（Ｓ）と、ソース（Ｓ）が前記第２の電
源（ＶＳＳ）に接続された第２導電（Ｎ）型の第１０の
ＭＯＳトランジスタ（１０）のドレイン（Ｄ）が直列接
続され、その直列接続点を前記第７のＭＯＳトランジス
タ（７）のゲート（Ｇ）に接続し、前記第８のＭＯＳト
ランジスタ（８）のドレイン（Ｄ）と、前記第９のＭＯ
Ｓトランジスタ（９）のゲート（Ｇ）と、前記第６のＭ
ＯＳトランジスタ（６）のゲート（Ｇ）を接続したこと
を特徴とする請求項１に記載のＡＢ級アンプ。