JP5060890B2 - 半導体装置 - Google Patents

Description

本発明は、入力される信号を増幅するローノイズ、高利得の差動増幅器に関し、特に出力端子に発生するオフセット電圧をキャンセルする電流補償回路を備えた半導体回路に関する。

差動増幅回路は、非反転入力端子に印加される入力電圧と非反転入力端子に印加される入力電圧の差を、出力端子と反転入力端子との間に接続される帰還抵抗の抵抗値によって決定する増幅率で増幅して出力するものである。差動増幅回路では、理論上、非反転入力端子に入力する電圧と反転入力端子に入力する電圧とが等しいとき、出力端子の電圧ＶOUTは０Ｖとなる。しかしながら、出力端子の電圧ＶOUTが０Ｖとならない場合がある。

そのため、差動増幅回路の出力端子に発生するオフセット電圧をキャンセルするため、種々の技術が開示されている。例えば、ローノイズかつ高利得の差動増幅器を構成するときは、反転入力端子はＤＣカットコンデンサを介して接地することで入力ＤＣ電圧を高く設定し、非反転端子に電流補償回路（ベース電流補償回路）を接続して、ベース電流によるオフセット電圧を低減している（例えば、特許文献１）。

図３は従来のこの種の半導体装置の回路図である。信号源１１から入力した入力信号は、交流成分を取り出す入力カップリングコンデンサＣ２を介して、入力端子Ｖｉｎに入力する。入力端子ＶｉｎとＧＮＤとの間には、入力信号のバイアスを決めるバイアス回路（抵抗Ｒ８および電圧源Ｖ２）と、電流補償回路１５が並列に接続されている。また入力端子Ｖｉｎは、差動増幅器Ａ３の非反転入力端子に接続され、その出力端子Ｖｏｕｔは帰還用の抵抗Ｒ１を介して反転入力端子に接続するとともに、抵抗Ｒ２およびＤＣカットコンデンサＣ３を介してＧＮＤに接続している。

電流補償回路１５の具体例を図４に示す。図４に示す電流補償回路１５は、差動増幅器Ａ３の入力段トランジスタがｐｎｐトランジスタで構成されている場合の例である。この電流補償回路１５は、電流補償の対象となる差動増幅器Ａ３の入力段トランジスタのベース電流と同じ電流を流す電流源Ｉ３と、カレントミラー回路を構成するｎｐｎトランジスタＴｒ３、Ｔｒ４で構成されており、電流源Ｉ３の一端をｎｐｎトランジスタＴｒ３のコレクタおよびベース、およびｎｐｎトランジスタＴｒ４のベースに接続し、ｎｐｎトランジスタＴｒ４のコレクタを差動増幅器Ａ３の非反転入力端子（ｐｎｐトランジスタのベース）に接続する構成となっている。

このような構造の半導体装置では、無信号時には、ＤＣカットコンデンサＣ３により抵抗Ｒ１、Ｒ２には直流電流が流れず、出力端子Ｖｏｕｔの電圧と入力端子Ｖｉｎの電圧は同じとなる。出力端子Ｖｏｕｔの電圧をＶｃｃ／２とすると、入力端子Ｖｉｎの電圧がＶｃｃ／２となるので、電圧源Ｖ２の電圧をＶｃｃ／２に設定する。電流補償回路１５のｎｐｎトランジスタＴｒ４のコレクタは、差動増幅器Ａ３の非反転入力端子に接続されているので、電流補償回路１５のｎｐｎトランジスタＴｒ４には、電流源Ｉ３と同じ電流である差動増幅器Ａ３の非反転入力端子から流出してくるベース電流がカレントミラー効果により流れ込み、抵抗Ｒ８には電流が流れず、オフセットは生じない構成となっている。
特開平１１−１３６０４３号公報

上記のような従来の電流補償回路は、ｎｐｎトランジスタＴｒ４のコレクタ電圧がトランジスタのサチュレーション電圧より低い電圧では使用できない。ここで、ＤＣカットコンデンサＣ３は省スペース、ローコスト化のため、削除するのが好ましい。しかし、差動増幅器Ａ３の反転入力端子のＤＣカットコンデンサＣ３をなくすと抵抗Ｒ１と抵抗Ｒ２に直流電流が流れ、入力端子Ｖｉｎの電圧は所望の出力電圧を利得（＝（Ｒ１＋Ｒ２）／Ｒ２）で割った電圧となる。ここで、高利得の差動増幅回路では、入力端子Ｖｉｎの電圧がサチュレーション電圧より低くなり、従来の電流補償回路が使用できないという問題があった。

本発明は、上記問題点を解消し、入力端子Ｖｉｎの電圧によらず、オフセットをキャンセルすることのできる電流補償回路を備えた半導体装置を提供することを目的とする。

上記目的を達成するために、入力端子に入力した信号を非反転入力端子に入力し、出力端子とＧＮＤとの間に第１の抵抗および第２の抵抗を接続すると共に該第１の抵抗と第２の抵抗の接続点を反転入力端子に接続し、増幅信号を出力端子に出力する第１の差動増幅器と、該第１の差動増幅器の出力端子に発生するオフセット電圧をキャンセルするため、前記非反転入力端子に前記オフセット電圧に応じた電流を供給する電流補償回路とを備えた半導体装置において、電圧源を非反転入力端子に接続し、出力端子をｎｐｎトランジスタあるいはｐｎｐトランジスタのベースに接続する第２の差動増幅器と、前記ｎｐｎトランジスタのエミッタあるいは前記ｐｎｐトランジスタのコレクタとＧＮＤとの間に接続された第３の抵抗と、前記第２の差動増幅器の反転入力端子と前記ｎｐｎトランジスタのエミッタあるいは前記ｐｎｐトランジスタのコレクタと前記第３の抵抗の接続点との間に接続された第４の抵抗と、前記ｎｐｎトランジスタのエミッタあるいは前記ｐｎｐトランジスタのコレクタと前記第１の差動増幅器の前記非反転入力端子との間に接続された第５の抵抗とを備え、前記第１の差動増幅器と前記第２の差動増幅器を同一構造とすると共に、前記第４の抵抗の抵抗値と前記第５の抵抗の抵抗値を等しくしたことを特徴とするものである。

本発明の半導体装置は、第１の差動増幅器と第２の差動増幅器を同一構成とすると共に、第４の抵抗の抵抗値と第５の抵抗の抵抗値を等しくすることで、第１の差動増幅器にオフセットを補償する電流を発生させることができ、第１の差動増幅器のオフセットをキャンセルすることができる。

本発明の半導体装置について図１、図２を用いて、詳細に説明する。

図１は本発明の第１の実施例の半導体装置の回路図である。図１に示すように、入力信号は、信号源１１からカップリングコンデンサ２を介し、入力端子Ｖｉｎを経由して差動増幅器Ａ１の非反転入力端子に入力する。入力信号は、差動増幅器Ａ１で増幅され、出力端子Ｖｏｕｔへ出力される。差動増幅器Ａ１の増幅率は、出力端子Ｖｏｕｔと反転入力端子との間に接続された抵抗Ｒ１の抵抗値と抵抗Ｒ２の抵抗値を調整することによって決定される。

本発明では、差動増幅器Ａ１の出力端子に発生するオフセットをキャンセルするため、差動増幅器Ａ１の非反転入力端子に、オフセット電圧に応じた電流を供給する電流補償回路を備えている。本発明の電流補償回路は、差動増幅器Ａ２と、差動増幅器Ａ２の出力端子に接続されるｎｐｎトランジスタＴｒ１と、ｎｐｎトランジスタＴｒ１のエミッタとＧＮＤとの間に接続された抵抗Ｒ３と、差動増幅器Ａ２の非反転入力端子に接続される電圧源Ｖ１と、差動増幅器Ａ２の反転入力端子とｎｐｎトランジスタＴｒ１のエミッタ間に接続される抵抗Ｒ４を備えている。なお、入力端子Ｖｉｎの電圧は、電圧源Ｖ１から差動増幅器Ａ２とｎｐｎトランジスタＴｒ１および抵抗Ｒ５を介して供給される。

本発明の電流補償回路は、以下のように動作する。出力段がｎｐｎトランジスタＴｒ１と抵抗Ｒ３とからなる差動増幅器Ａ２の反転入力端子の電流ｉｂは、抵抗Ｒ４により電圧に変換される。差動増幅器Ａ１と差動増幅器Ａ２の入力段をそれぞれｐｎｐトランジスタで構成した場合、差動増幅器Ａ２の電流（補償電流）ｉｂが抵抗Ｒ４に流れるため差動増幅器Ａ２の出力電圧（補償電圧）は（Ｖ１−ｉｂ×Ｒ４）となる。差動増幅器Ａ１と差動増幅器Ａ２は入力段が同じ構成であるから差動増幅器Ａ１の非反転入力端子の電流も差動増幅器Ａ２の電流ｉｂと同じになり、この電流ｉｂは抵抗Ｒ５へ流れるため、差動増幅器Ａ１の非反転入力端子の電圧は（Ｖ１−ｉｂ×Ｒ４＋ｉｂ×Ｒ５）となる。

本実施例では、補償の対象となる差動増幅器Ａ１の非反転入力端子の電圧は（Ｖ１−ｉｂ×Ｒ４＋ｉｂ×Ｒ５）となるから、抵抗Ｒ４とＲ５を等しくすることでベース電流によって発生するオフセットを精度よくキャンセルすることができる。さらに、差動増幅器Ａ２の出力段がｎｐｎトランジスタＴｒ１と抵抗Ｒ３で構成されているため、差動増幅器Ａ２の出力最低電圧はＧＮＤまで可能である。

図２は、本発明の第２の実施例の半導体装置の回路図である。上述の第１の実施例において差動増幅器Ａ１、差動増幅器Ａ２の出力段に接続されているｎｐｎトランジスタをｐｎｐトランジスタに変更し、エミッタを電源に、ベースを差動増幅器Ａ２の出力端子に、コレクタを抵抗Ｒ３とＲ４の接続点に接続したものである。また、差動増幅器Ａ２の反転入力端子を電圧源Ｖ１に、非反転入力端子を抵抗Ｒ４のもう一方の端子に接続している。このように構成することによって、第１の実施例同様、差動増幅器Ａ２の出力電圧範囲を大きくすることができる。

本発明の第１の実施例の回路図である。 本発明の第２の実施例の回路図である。 従来のベース電流補償回路の実施例を示す図である。 従来のベース電流補償回路の部分図を示す図である。

符号の説明

１１；信号源、１５；電流補償回路、Ａ１；第１の差動増幅器、Ａ２；第２の差動増幅器、Ａ３；差動増幅器、Ｃ２；入力カップリングコンデンサ、Ｃ３；ＤＣカットコンデンサ、Ｉ３；電流源、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５；抵抗、Ｔｒ１、Ｔｒ２；ｐｎｐトランジスタ、Ｔｒ３、Ｔｒ４；ｎｐｎトランジスタ、Ｖ１、Ｖ２；電圧源、Ｖｉｎ；入力端子、Ｖｏｕｔ；出力端子

Claims (1)

1. 入力端子に入力した信号を非反転入力端子に入力し、出力端子とＧＮＤとの間に第１の抵抗および第２の抵抗を接続すると共に該第１の抵抗と第２の抵抗の接続点を反転入力端子に接続し、増幅信号を出力端子に出力する第１の差動増幅器と、該第１の差動増幅器の出力端子に発生するオフセット電圧をキャンセルするため、前記非反転入力端子に前記オフセット電圧に応じた電流を供給する電流補償回路とを備えた半導体装置において、
   電圧源を非反転入力端子に接続し、出力端子をｎｐｎトランジスタあるいはｐｎｐトランジスタのベースに接続する第２の差動増幅器と、前記ｎｐｎトランジスタのエミッタあるいは前記ｐｎｐトランジスタのコレクタとＧＮＤとの間に接続された第３の抵抗と、前記第２の差動増幅器の反転入力端子と前記ｎｐｎトランジスタのエミッタあるいは前記ｐｎｐトランジスタのコレクタと前記第３の抵抗の接続点との間に接続された第４の抵抗と、前記ｎｐｎトランジスタのエミッタあるいは前記ｐｎｐトランジスタのコレクタと前記第１の差動増幅器の前記非反転入力端子との間に接続された第５の抵抗とを備え、
   前記第１の差動増幅器と前記第２の差動増幅器を同一構造とすると共に、前記第４の抵抗の抵抗値と前記第５の抵抗の抵抗値を等しくしたことを特徴とする半導体装置。

Images