JP5785437B2 - 安定化電圧電源回路 - Google Patents

Description

本発明は、安定化電圧電源回路に係り、特に、バイポーラトランジスタを用いた低飽和型安定化電圧電源回路における逆電流の抑圧等を図ったものに関する。

バイポーラトランジスタを用いた低飽和型の安定化電圧電源回路としては、例えば、図２に示された構成を有してなるものが良く知られている。
かかるバイポーラトランジスタ低飽和型安定化電圧電源回路は、出力電圧ＶoutをエラーアンプＡ１へ帰還させて、増幅段を構成するトランジスタＱ１Ａ、ドライバ段を構成するトランジスタＱ２Ａ、Ｑ４Ａを介して、パワートランジスタＱ３Ａをフィードバック制御して定電圧を得るよう構成されてなるものである。なお、この種の安定化電圧電源回路としては、例えば、特許文献１等に開示されたものがある。

かかる従来回路においては、入力電源電圧印加端子４２Ａに電流が流出する逆電流と称される現象が生ずることがある。
すなわち、回路起動の際、バイアス端子４１Ａに先にバイアス電圧ＶBIASを印加し、次いで、入力電圧ＶINを印加した場合には、出力電圧ＶOUTは、入力電圧ＶINに追従してゆき、出力電圧ＶOUTが予め定められた設定電圧に達すると定常状態となるのに対して、逆電流は、起動時に、入力電圧ＶINが上述の出力電圧ＶOUTの設定電圧よりも低い状態において、パワートランジスタＱ３Ａのベースからコレクタ電流が流れ込むことで、入力電源電圧印加端子４２Ａに電流が流出する現象である。

このような逆電流の発生原理について、図２を参照しつつ説明する。
図２に示された回路において、起動時に、入力電圧ＶINが上述の出力電圧ＶOUTの設定電圧よりも低い状態において、入力電圧ＶIN≒出力電圧ＶOUTとなり、エラーアンプＡ１の出力に接続されたトランジスタＱ１Ａのベース電位が上昇してオン状態となり、ドライバトランジスタＱ２Ａにベース電流が流れ、このドライバトランジスタＱ２Ａがオン状態となることで、パワートランジスタＱ３Ａのベース電流が制御される。

この時、パワートランジスタＱ３Ａのベース・コレクタ間電圧Ｖbcは、入力電圧ＶIN≒出力電圧ＶOUTの条件により、ベース・エミッタ間電圧Ｖbeと同一の電圧となり、ベース・コレクタ間、ベース・エミッタ間は、いずれも順方向電圧となるため、パワートランジスタＱ３Ａのベース電流は、エミッタとコレクタの双方に流れてしまう。そのため、コレクタに流れる電流が逆電流となり、入力電源電圧印加端子４２Ａに流れ込んでしまう。

このような逆電流を抑止する方策法としては、例えば、特許文献２等に開示された方法を採り得る。
すなわち、特許文献２に開示された方法は、図２に示された従来回路における入力電源電圧印加端子４２Ａに印加される電源電圧ＶINと、バイアス端子４１Ａに印加される電圧ＶBIASを、電源ＯＮ／ＯＦＦシーケンス回路を用いて、常にＶIN＞ＶBIASを保持するようにしたものである。

また、図３に示されたように、入力電源電圧印加端子４２ＡとパワートランジスタＱ３Ａのコレクタとの間に、逆電流防止ダイオードＤ１を設け、ＶIN＜出力電圧ＶOUTの設定電圧となる際に、起動する時、すなわち、ＶIN≒ＶOUTとなる時に、逆電流防止ダイオードＤ１により、入力電源電圧印加端子４２Ａに逆電流が流れ込むのを防止する方法もある。なお、この場合、逆電流防止ダイオードＤ１に代えて、抵抗器を用いても同様な作用、効果を得ることが可能である。

特開平６−３２４７５１号公報（第３−５頁、図１−図５） 特開平１０−６６２５９号公報（第３−６頁、図１−図３）

しかしながら、特許文献２に開示された電源ＯＮ／ＯＦＦシーケンス回路を用いた場合、確かにパワートランジスタＱ３Ａが破壊されることは防止できるが、電源ラインに挿入した電界効果トランジスタにより、入出力間電位差が増大し、低飽和動作の支障となるという問題がある。
また、電源ラインを制御するためには、耐電力の大きな素子が必要となるため、必然的に素子形状も大きくなり、ＩＣチップの面積が増大し、コストアップを招く等の新たな問題を招来する。

本発明は、上記実状に鑑みてなされたもので、比較的簡易な回路構成で、逆電流の発生を確実に防止することのできる低飽和型安定化電圧電源回路を提供するものである。
本発明の他の目的は、ＩＣ化におけるチップ面積の増大を招くことなく、逆電流の発生を確実に防止することのできる低飽和型安定化電圧電源回路を提供することにある。

上記本発明の目的を達成するため、本発明に係る安定化電圧電源回路は、
基準電圧と、出力電圧に応じたフィードバック電圧の差がエラーアンプにより検出され、前記エラーアンプの検出出力に応じてドライバを介して出力段を構成するバイポーラパワートランジスタの動作が制御されて出力電圧の安定化が図られるよう構成されてなる安定化電圧電源回路において、
前記バイポーラパワートランジスタのコレクタに外部から印加される入力電源電圧と、前記出力電圧の電位差を比較する比較器が設けられ、
前記比較器は、電圧検出器を有し、前記電圧検出器は電圧検出器用第１及び第２のＰＮＰ形トランジスタを有してなり、前記電圧検出器用第１のＰＮＰ形トランジスタのベースは、前記入力電源電圧が印加可能とされる一方、前記電圧検出器用第２のＰＮＰ形トランジスタのベースは、前記出力電圧が印加可能とされると共に、エミッタには、オフセット用抵抗器の一端が接続され、前記オフセット用抵抗器の他端は、前記電圧検出器用第１のＰＮＰ形トランジスタのエミッタと共に、第１の定電流源に接続され、
前記電圧検出器用第１のＰＮＰ形トランジスタのコレクタは、電圧検出器用第１の抵抗器を介して、前記電圧検出器用第２のＰＮＰ形トランジスタのコレクタは、電圧検出器用第２の抵抗器を介して、共にグランドに接続されると共に、
前記電圧検出器用第２のＰＮＰ形トランジスタのコレクタには、比較器用第１のＮＰＮ形トランジスタのエミッタが、前記電圧検出器用第１のＰＮＰ形トランジスタのコレクタには、比較器用第２のＮＰＮ形トランジスタのエミッタが、それぞれ接続され、
前記比較器用第１及び第２のＮＰＮ形トランジスタは、相互にベースが接続されると共に、前記比較器用第１のＮＰＮ形トランジスタのコレクタと接続され、前記比較器用第１のＮＰＮ形トランジスタのコレクタには、第２の定電流源が、前記比較器用第２のＮＰＮ形トランジスタのコレクタには、第３の定電流源が、それぞれ接続され、
前記比較器用第２のＮＰＮ形トランジスタのコレクタは、比較器用第３のＮＰＮ形トランジスタのベースに接続され、前記比較器用第３のＮＰＮ形トランジスタのコレクタは、前記エラーアンプの出力端子に接続される一方、エミッタは、グランドに接続されて、前記入力電源電圧と前記出力電圧の電位差に応じて、入力電源電圧＞前記出力電圧が保持されるように、前記バイポーラパワートランジスタのベース電流を制御可能としてなるものである。

本発明によれば、起動時に、入力電源電圧と出力電圧の電圧差に基づいて、パワートランジスタのベース電流を制御して入力電源電圧＞出力電圧が保持されるようにしたので、従来と異なり、安定化電圧電源回路の低飽和動作を保持しつつ、いわゆる逆電流の発生が確実に防止されるという効果を奏するものである。
また、比較的簡易な構成の比較器を用いて、従来と異なり、電源ラインを制御することなく逆電流の発生を防止することができるので、大きな素子を必要とすることがなく、そのため、ＩＣ化の際のチップ面積の大幅な増大を招くことなく、低コストでの実現が可能となる。

本発明の実施の形態における安定化電圧電源回路の回路構成例を示す回路図である。 従来の安定化電圧電源回路を示す回路図である。 図２に示された従来回路に逆電流防止を施した回路構成例を示す回路図である。

以下、本発明の実施の形態について、図１を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における安定化電圧電源回路の回路構成について、図１を参照しつつ説明する。
本発明の実施の形態における安定化電圧電源回路は、基準電圧Ｖrefと出力電圧に応じたフィードバック電圧との差を検出するエラーアンプ１０の出力に基づいて、出力段を構成するパワートランジスタ（図１においては「Ｑ３」と表記）３の動作を制御することで安定化された出力電圧が得られるよう構成されると共に、パワートランジスタ３のコレクタ電圧とエミッタ電圧とを比較して、その比較結果に応じてエラーアンプ１０の出力側の電圧を制御可能に構成された比較器１０１が設けられたものとなっている。

エラーアンプ１０は、例えば、演算増幅器を用いてなるもので、その非反転入力端子とグランドとの間には、基準電源１４が設けられ、非反転入力端子には基準電圧Ｖrefが印加されるようになっている。なお、基準電源１４は、外部からのバイアス電圧ＶBAISが供給されて、基準電圧Ｖref を出力するよう構成されたいわゆる定電圧回路などが用いられる。
このエラーアンプ１０の出力端子には、増幅段を構成する第１のトランジスタ（図１においては「Ｑ１」と表記）１のベースが接続されている。本発明の実施の形態において、第１のトランジスタ１には、ＮＰＮ形トランジスタが用いられている。
そして、第１のトランジスタ１のコレクタは、第１のバイアス端子４１ａに接続されており、外部から所定のバイアス電圧ＶBIASが印加されるようになっている一方、エミッタは、第４の抵抗器（図１においては「Ｒ４」と表記）２４を介してグランドに接続されている。また、先のエラーアンプ１０の出力端子と第１のトランジスタ１のベースとの接続点には、後述する比較器１０１の出力が印加されるようになっている。

さらに、第１のトランジスタ１のエミッタは、ドライバとしての第２のトランジスタ（図１においては「Ｑ２」と表記）２のベースに接続されている。
本発明の実施の形態において、第２のトランジスタ２には、ＮＰＮ形トランジスタが用いられている。
この第２のトランジスタ２のコレクタは、第１の抵抗器（図１においては「Ｒ１」と表記）２１を介して、第１のバイアス端子４１ａに接続されると共に、同じくドライバとしての第４のトランジスタ（図１においては「Ｑ４」と表記）４のベースに接続される一方、エミッタは、グランドに接続されたものとなっている。
本発明の実施の形態において、第４のトランジスタ４には、ＰＮＰ形トランジスタが用いられており、そのエミッタは、第１のバイアス端子４１ａに接続される一方、コレクタは、出力段を構成するパワートランジスタ３のベースに接続されている。

本発明の実施の形態において、パワートランジスタ３には、ＰＮＰ形トランジスタが用いられており、そのコレクタは、入力電源電圧印加端子４２に接続されており、外部から所定の入力電源電圧ＶINが印加されるようになっている一方、エミッタとグランドとの間には、エミッタ側から帰還抵抗器としての第２及び第３の抵抗器（図１においては、それぞれ「Ｒ２」、「Ｒ３」と表記）２２，２３が順に直列接続されて設けられている。

そして、第２及び第３の抵抗器２２，２３の相互の接続点は、先のエラーアンプ１０の反転入力端子に接続されており、出力電圧ＶOUTを第２及び第３の抵抗器２２，２３により抵抗分圧した電圧が、フィードバック電圧としてエラーアンプ１０の反転入力端子に印加されるようになっている。
また、パワートランジスタ３のエミッタとグランドとの間には、出力安定化用キャパシタ（図１においては「Ｃ１」と表記）３１が接続されると共に、エミッタは、出力端子４３に接続されている。

一方、比較器１０１は、電圧検出器５１と、カレントミラー回路５２とに大別されて構成されたものとなっている。
電圧検出器５１は、ＰＮＰ形の第５及び第６のトランジスタ（図１においては、それぞれ「Ｑ５」、「Ｑ６」と表記）５，６を中心に差動増幅を行うよう構成されたものとなっている。
すなわち、本発明の実施の形態において、第５のトランジスタ（電圧検出器用第１のＰＮＰ形トランジスタ）５のコレクタは、電圧検出器用第１の抵抗器としての第５の抵抗器（図１においては「Ｒ５」と表記）２５を介して、第６のトランジスタ（電圧検出器用第２のＰＮＰ形トランジスタ）６のコレクタは、電圧検出器用第２の抵抗器としての第６の抵抗器（図１においては「Ｒ６」と表記）２６を介して、共にグランドに接続されている。

また、第５のトランジスタ５のエミッタと第２のバイアス端子４１ｂとの間には、第１の定電流源１１が設けられると共に、この第１の定電流源１１と第５のトランジスタ５のエミッタとの接続点には、第６のトランジスタ６のエミッタが、オフセット用抵抗器としての第７の抵抗器（図１においては「Ｒ７」と表記）２７を介して接続されている。なお、第２のバイアス端子４１ｂには、第１のバイアス端子４１ａ同様、外部からバイアス電圧ＶBAISが印加されるようになっている。
そして、第５のトランジスタ５のベースは、パワートランジスタ３のコレクタ、換言すれば、入力電源電圧印加端子４２に接続される一方、第６のトランジスタ６のベースは、パワートランジスタ３のエミッタ、換言すれば、出力端子４３に接続されている。

一方、カレントミラー回路５２は、ＮＰＮ形の第７及び第８のトランジスタ（図１においては、それぞれ「Ｑ７」、「Ｑ８」と表記）７，８を中心に構成されたものとなっている。
すなわち、第７のトランジスタ（比較器用第１のＮＰＮ形トランジスタ）７と第８のトランジスタ（比較器用第２のＮＰＮ形トランジスタ）８は、ベースが相互に接続されると共に、第７のトランジスタ７のコレクタに接続され、第７のトランジスタ７のコレクタには、第２の定電流源１２が、第８のトランジスタ８のコレクタには、第３の定電流源１３が、それぞれ接続されている。

第２及び第３の定電流源１２，１３は、第１の定電流源１１と共に、第２のバイアス端子４１ｂを介して、外部からバイアス電圧ＶBAISが印加されて定電流出力動作を行うようになっている。
一方、第７のトランジスタ７のエミッタは、先の第６のトランジスタ６のコレクタに、第８のトランジスタ８のエミッタは、先の第５のトランジスタ５のコレクタに、それぞれ接続されている。

そして、第８のトランジスタ８のコレクタは、比較器１０１の出力段を構成するＰＮＰ形の第９のトランジスタ（図１においては「Ｑ９」と表記）９のベースに接続されている。
この第９のトランジスタ（比較器用第３のＮＰＮ形トランジスタ）９のコレクタは、エラーアンプ１０の出力端子と共に第１のトランジスタ１のベースに接続される一方、エミッタは、グランドに接続されている。

次に、かかる構成における回路動作について説明する。
まず、起動時に、入力電源電圧印加端子４２に印加された入力電源電圧ＶINが、出力電圧ＶOUTの予め設定された設定電圧ＶSを下回る状態において、入力電源電圧ＶINと出力電圧ＶOUTの電圧差が、比較器１０１において比較される。なお、ここで、設定電圧ＶSは、出力電圧ＶOUTの出力が安定した状態における電圧値である。
すなわち、電圧検出器５１の第５及び第６のトランジスタ５，６においては、第６のトランジスタ６のエミッタ側に設けられた第７の抵抗器２７により、第６のトランジスタ６にはこの第７の抵抗器２７における電圧降下の分、第５のトランジスタ５に対してオフセットが与えられた状態となっており、ＶIN＜ＶSの状態においては、第５のトランジスタ５がオン状態となる。
そのため、第８のトランジスタ８に電流が流れると共に、第９のトランジスタ９がオンとされる。

そして、第９のトランジスタ９がオンの状態にあっては、ＶIN≒ＶOUTであり、エラーアンプ１０の出力がオフ方向に制御されるため、第１のトランジスタ１の入力電流が制限される。すなわち、第１のトランジスタ１のベース電流が流れなくなり、それによって、エミッタ電流も同様に流れなくなる。
そのため、第２のトランジスタ２のベース電流が制限され、同時に第４のトランジスタ４ベース電流も制限されると共に、パワートランジスタ３のベース電流が制限される結果、出力電圧ＶOUTが、入力源源電圧ＶINに比べて第７の抵抗器２７により設定されたオフセット電圧以上とならないよう電圧上昇が抑圧され、ＶIN＞ＶOUTの状態に保たれることとなる。

このため、パワートランジスタ３のベース・コレクタ間電圧は、パワートランジスタ３のベース・エミッタ間電圧より、上述したオフセット電圧分低くなるため、オフセット電圧が十分な値に設定されていれば、パワートランジスタ３における、ベース・コレクタ間電流は遮断され、従来のような逆電流が流れる事が確実に防止される。

上述した比較器１０１の構成や、オフセット電圧の与え方は、あくまでも一例であり、上述の例に限定されるものではなく、上述したと同様の動作が得られるものであれば、他の回路構成やオフセット電圧の与え方であっても良い。
また、上述した本発明の実施の形態においては、比較器１０１の出力端子を第１のトランジスタ１のベースに接続したが、比較器１０１の出力端子の接続箇所は、これに限定されるものではなく、パワートランジスタ３のベース電流を制限できる箇所であれば、他の箇所でも良い。

起動時に入力電源電圧印加端子に電流が流れ出る逆電流の確実な発生防止と共にコストダウンが所望される安定化電圧電源回路に適用できる。

３…パワートランジスタ
１０…エラーアンプ
５１…電圧検出器
１０１…比較器

Claims (1)

1. 基準電圧と、出力電圧に応じたフィードバック電圧の差がエラーアンプにより検出され、前記エラーアンプの検出出力に応じてドライバを介して出力段を構成するバイポーラパワートランジスタの動作が制御されて出力電圧の安定化が図られるよう構成されてなる安定化電圧電源回路において、
   前記バイポーラパワートランジスタのコレクタに外部から印加される入力電源電圧と、前記出力電圧の電位差を比較する比較器が設けられ、
   前記比較器は、電圧検出器を有し、前記電圧検出器は電圧検出器用第１及び第２のＰＮＰ形トランジスタを有してなり、前記電圧検出器用第１のＰＮＰ形トランジスタのベースは、前記入力電源電圧が印加可能とされる一方、前記電圧検出器用第２のＰＮＰ形トランジスタのベースは、前記出力電圧が印加可能とされると共に、エミッタには、オフセット用抵抗器の一端が接続され、前記オフセット用抵抗器の他端は、前記電圧検出器用第１のＰＮＰ形トランジスタのエミッタと共に、第１の定電流源に接続され、
   前記電圧検出器用第１のＰＮＰ形トランジスタのコレクタは、電圧検出器用第１の抵抗器を介して、前記電圧検出器用第２のＰＮＰ形トランジスタのコレクタは、電圧検出器用第２の抵抗器を介して、共にグランドに接続されると共に、
   前記電圧検出器用第２のＰＮＰ形トランジスタのコレクタには、比較器用第１のＮＰＮ形トランジスタのエミッタが、前記電圧検出器用第１のＰＮＰ形トランジスタのコレクタには、比較器用第２のＮＰＮ形トランジスタのエミッタが、それぞれ接続され、
   前記比較器用第１及び第２のＮＰＮ形トランジスタは、相互にベースが接続されると共に、前記比較器用第１のＮＰＮ形トランジスタのコレクタと接続され、前記比較器用第１のＮＰＮ形トランジスタのコレクタには、第２の定電流源が、前記比較器用第２のＮＰＮ形トランジスタのコレクタには、第３の定電流源が、それぞれ接続され、
   前記比較器用第２のＮＰＮ形トランジスタのコレクタは、比較器用第３のＮＰＮ形トランジスタのベースに接続され、前記比較器用第３のＮＰＮ形トランジスタのコレクタは、前記エラーアンプの出力端子に接続される一方、エミッタは、グランドに接続されて、前記入力電源電圧と前記出力電圧の電位差に応じて、入力電源電圧＞前記出力電圧が保持されるように、前記バイポーラパワートランジスタのベース電流を制御可能としてなることを特徴とする安定化電圧電源回路。

Images