JP2008040696A - 電源回路及びこの電源回路を用いた電力増幅装置 - Google Patents

Abstract

【課題】出力トランジスタの電源電圧が低下した時にも、入力信号の電圧値を変更することなく、出力トランジスタの飽和を防止することができる電源回路及びこの電源回路を用いた電力増幅装置を提供する。
【解決手段】シリーズレギュレータにおいて、出力トランジスタ２０１の電源電圧Ｖｃｃが降下して出力電圧Ｖｏｕｔに近くなると、出力トランジスタ２０１の電圧利得を調整して出力電圧Ｖｏｕｔを低下させ、出力トランジスタ２０１の飽和を防止する。
【選択図】図１

Description

本発明は、電源回路及びこの電源回路を用いた電力増幅装置に関するものであり、特にシリーズレギュレータ構成の電源回路における出力トランジスタの飽和防止技術に関するものである。

従来から、各種電子機器への電源供給用の電源回路として、一般的に広く用いられているシリーズレギュレータ構成の電源回路について、その構成及び動作の概要を、図面を用いて以下に説明する。

まず、従来例１の電源回路について、その構成及び動作の概要を、図５を用いて以下に説明する。
図５は従来例１の電源回路の構成を示す回路図である。図５において、ＰＮＰ型の出力トランジスタＱ１は、エミッタに電源電圧Ｖｃｃが印加され、コレクタから負荷５０１に出力電圧Ｖｏｕｔを供給する。出力電圧Ｖｏｕｔは帰還抵抗Ｒ１とＲ２によって分圧され、帰還抵抗Ｒ１とＲ２の接続点電位が帰還電圧として増幅器Ａ１の非反転入力端子（＋）に入力される。増幅器Ａ１の反転入力端子（−）には入力信号電圧Ｖｉｎが印加され、増幅器Ａ１の出力は出力トランジスタＱ１のベースに接続される。

以上の構成において、増幅器Ａ１は入力信号電圧Ｖｉｎに対して反転増幅器として動作し、帰還電圧が入力信号電圧Ｖｉｎより上昇すると出力トランジスタＱ１からのベース電流を減らし、帰還電圧が入力信号電圧Ｖｉｎより低下すると出力トランジスタＱ１からのベース電流を増やす。

以上の動作に伴い、出力電圧Ｖｏｕｔは、帰還電圧が入力信号電圧Ｖｉｎに等しくなるように制御される。即ち、図５の電源回路においては、入力信号電圧Ｖｉｎを（１＋Ｒ１／Ｒ２）倍に変換して負荷５０１に出力する。入力信号電圧Ｖｉｎが一定の基準電圧であれば、負荷５０１に対して出力電圧Ｖｏｕｔとして一定電圧を供給する。

次に電源電圧Ｖｃｃが低下した場合、つまり電源電圧Ｖｃｃが出力電圧Ｖｏｕｔに近づくと、出力トランジスタＱ１のエミッタ−コレクタ間電圧が低下して飽和状態となる。このように出力トランジスタＱ１が飽和すると、そのＡＣ特性が劣化し、電源電圧Ｖｃｃや負荷電流の変化に対して出力電圧Ｖｏｕｔを安定化制御するための応答性を損なうといった問題がある。

このような出力トランジスタＱ１の飽和を防止するための従来回路（例えば、特許文献１を参照）を、従来例２の電源回路として、その構成及び動作の概要を、図６を用いて以下に説明する。

図６は従来例２の電源回路の構成を示す回路図である。図６において、ＰＮＰ型の出力トランジスタＱ１、帰還抵抗Ｒ１とＲ２および反転増幅器Ａ１の構成は図５の電源回路と同様である。異なるのは、入力信号電圧Ｖｉｎを乗数レジスタ６０１ａ及び修正ロジック６０１ｂにより乗算型ＤＡＣ６０１ｃにて定められた電圧に変換して出力するロジック回路６０１を設け、増幅器Ａ１の出力端子と出力トランジスタＱ１のベース間に電流モニタ６０３を設け、更に閾値コンパレータ６０２を設けて、電流モニタ６０３の情報によって乗算型ＤＡＣ６０１ｃの出力電圧を制御する構成である。

この構成により、出力トランジスタＱ１の飽和が防止されるが、以下にその動作について説明する。
負荷６０４の変動によって出力トランジスタＱ１のコレクタ電流が増大することによるベース電流の増大や、電源電圧Ｖｃｃの低下による出力トランジスタＱ１の飽和によるベース電流の増大を、電流モニタ６０３が検知する。電流モニタ６０３の検知電流が閾値を上回ると、閾値コンパレータ６０２の出力によって乗数レジスタ６０１ａ及び修正ロジック６０１ｂにより乗算型ＤＡＣ６０１ｃの出力電圧を下方修正する。入力信号電圧Ｖｉｎは一定であるが、増幅器Ａ１の入力電圧を低下させることによって、出力電圧Ｖｏｕｔを低下させるものである。

このようにして、出力トランジスタＱ１が駆動する負荷６０４の電流増大、及び出力トランジスタＱ１の電源電圧Ｖｃｃの低下による出力トランジスタＱ１の飽和を防止する。
特表２００４−５３７８７３号公報（第１図）

しかしながら、図５を用いて説明した従来例１の電源回路では、負荷５０１へ印加する出力電圧Ｖｏｕｔを一定にしているため、電源電圧Ｖｃｃが低下して負荷５０１へ印加する出力電圧Ｖｏｕｔに近づくと、出力トランジスタＱ１が飽和するという問題点がある。

このような出力トランジスタＱ１の飽和を防止するために図６を用いて説明した従来例２の電源回路では、電流モニタ６０３や閾値コンパレータ６０２や修正ロジック６０１ｂ等が必要であり、回路規模が増大する。さらに出力トランジスタＱ１のｈＦＥバラツキにより、個々に閾値の調整が必要になるという問題点があった。

本発明は、上記従来の問題点を解決するもので、出力トランジスタの電源電圧が低下した時にも、入力信号の電圧値を変更することなく、出力トランジスタの飽和を防止することができる電源回路及びこの電源回路を用いた電力増幅装置を提供する。

上記の課題を解決するために、本発明の請求項１に記載の電源回路は、直流の電源電圧が印加される電源端子と、負荷に出力電圧を供給する出力端子と、前記電源端子と前記出力端子との間に接続されるトランジスタと、入力信号が入力され、前記出力電圧を検出し、前記入力信号の電圧レベルに対して前記出力電圧が所定の電圧利得を有するように前記トランジスタのインピーダンスを調整する電圧制御手段と、前記電源電圧と前記出力電圧との電位差が所定値以下になると前記電圧利得を低下させる利得調整手段とを備えたことを特徴とする。

以上により、入力信号によって印加される入力電圧は一定に保ち、電源電圧の低下に応じて電圧利得を低下させ、出力電圧のレベルを下げることにより、出力トランジスタの飽和を防止することができる。

また、本発明の請求項２に記載の電源回路は、請求項１に記載の電源回路であって、前記電圧制御手段は、前記出力電圧を検出する帰還抵抗と、前記帰還抵抗が生成する帰還電圧と前記入力信号の電圧が入力されて前記トランジスタを駆動する増幅器とを備え、前記利得調整手段は、前記電源電圧と前記出力電圧の電位差を所定値と比較する電圧比較回路と、前記電圧比較回路の出力に応じた電流を前記帰還抵抗に流す電流源回路とを備えたことを特徴とする。

また、本発明の請求項３に記載の電源回路は、請求項２に記載の電源回路であって、前記トランジスタは、エミッタが前記電源端子側に接続されてコレクタが前記出力端子側に接続されるＰＮＰトランジスタ、またはＰチャンネルＭＯＳＦＥＴであり、前記増幅器は反転増幅器であることを特徴とする。

また、本発明の請求項４に記載の電源回路は、請求項２に記載の電源回路であって、前記トランジスタは、コレクタが前記電源端子側に接続されてエミッタが前記出力端子側に接続されるＮＰＮトランジスタ、またはＮチャンネルＭＯＳＦＥＴであり、前記増幅器は非反転増幅器であることを特徴とする。

以上により、電圧比較回路の出力に応じて電流源回路が帰還抵抗への電流値を調整することで電圧利得を調整し、出力電圧のレベルを下げて出力トランジスタの飽和を防止することができる。

また、本発明の請求項５に記載の電源回路は、請求項２に記載の電源回路であって、前記電圧比較回路は、前記電源電圧と前記出力電圧の電位差と比較される所定値を、外部からの信号に基づいて設定することを特徴とする。

以上により、出力トランジスタの飽和電圧のバラツキを吸収することができる。
また、本発明の請求項６に記載の電力増幅装置は、請求項１から請求項５のいずれかに記載の電源回路と、前記電源回路から電力が供給される電力増幅手段とからなることを特徴とする。

以上により、電源回路からの出力電圧レベルに応じて電力増幅手段からの出力電力が制御できるとともに、電源回路の出力トランジスタの飽和により生ずる遅延や過渡応答特性の劣化を防止することができる。

以上のように本発明の電源回路によれば、シリーズレギュレータにおいて、出力トランジスタの電源電圧が降下して出力電圧に近くなると、出力トランジスタの電圧利得を調整して出力電圧を低下させ、出力トランジスタの飽和を防止することができる。

これにより、シリーズレギュレータにおいて、出力トランジスタの電源電圧が低下して出力電圧に近くなった場合でも、入力信号の電圧値を変更することなく、出力トランジスタの飽和に伴って、入力信号がバースト動作状態にある場合に生ずる遅延や過渡応答を含むＡＣ特性の劣化を防止することができる。

また、本発明の電力増幅装置によれば、ＧＳＭ携帯電話機等に用いられており、入力信号に対してランピング制御を施すシステムにおいて、Ｓｐｅｃｔｒｕｍ特性を良好にすることができる。

以下、本発明の実施の形態を示す電源回路及びこの電源回路を用いた電力増幅装置について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１の電源回路を説明する。

図１は本実施の形態１の電源回路の全体構成を示す回路図である。本実施の形態１の電源回路は、図１に示すように、電圧制御手段２００、出力トランジスタ２０１及び利得調整手段２１０を備えている。

出力トランジスタ２０１はＰＮＰトランジスタであり、エミッタに電源電圧Ｖｃｃが印加され、コレクタから負荷３００に出力電圧Ｖｏｕｔを供給する。
電圧制御手段２００は、増幅器２０２と、帰還抵抗Ｒ１とＲ２とから構成される。帰還抵抗Ｒ１とＲ２は電源回路の出力電圧Ｖｏｕｔを分圧するように設けられる。増幅器２０２は、入力信号電圧Ｖｉｎが反転端子（−）に入力され、増幅器２０２の出力はＰＮＰトランジスタである出力トランジスタ２０１のベースに接続され、出力トランジスタ２０１を制御する。また、増幅器２０２の非反転端子（＋）は利得を決める帰還抵抗Ｒ１とＲ２の接続点（以後、この接続点の電位を帰還電圧と称する）へ接続される。

利得調整手段２１０は、電流源回路２１１と電圧比較回路２１２とから構成される。電流源回路２１１は、帰還抵抗Ｒ１とＲ２の接続点へ電流を流すように接続される。電圧比較回路２１２は、電源電圧Ｖｃｃと出力電圧Ｖｏｕｔの電位差を検出し、電流源回路２１１の電流値を調整する。

まず、電源電圧Ｖｃｃが出力電圧Ｖｏｕｔより充分高い通常動作について説明する。
増幅器２０２は入力信号電圧Ｖｉｎに対して反転増幅器として動作し、帰還電圧が入力信号電圧Ｖｉｎより上昇すると出力トランジスタ２０１からのベース電流を減らし、帰還電圧が入力信号電圧Ｖｉｎより低下すると出力トランジスタ２０１からのベース電流を増やす。

以上の動作に伴い、出力電圧Ｖｏｕｔは帰還電圧が入力信号電圧Ｖｉｎに等しくなるように制御される。即ち、電源回路は、入力信号電圧Ｖｉｎを（１＋Ｒ１／Ｒ２）倍に変換して負荷３００に出力する。入力信号電圧Ｖｉｎが一定の基準電圧であれば、負荷３００に対して一定電圧を供給する。尚、以上のような通常動作では、電源電圧Ｖｃｃと出力電圧Ｖｏｕｔは十分電位差があり、電圧比較回路２１２による電流源回路２１１への制御はＯＦＦしている。

次に、電源電圧Ｖｃｃが低下した場合の動作を説明する。
この場合、例えば電源電圧Ｖｃｃを電池から供給し、負荷３００へ高電流駆動及び出力電圧Ｖｏｕｔが高い状態である場合には、電源電圧Ｖｃｃが急激に低下する。電源電圧Ｖｃｃと出力電圧Ｖｏｕｔとの電位差が、例えば０．３Ｖ以下となると電圧比較回路２１２は電流源回路２１１への出力信号をアクティブにする。

この信号に従い、電流源回路２１１の出力する電流が帰還抵抗Ｒ２を介してＧＮＤへ流れ込む。このため帰還電圧は上昇し、増幅器２０２は出力トランジスタ２０１からのベース電流を減少するので、出力電圧Ｖｏｕｔは低下する。この時の電流源回路２１１の電流をＩ１とすると、Ｖｏｕｔは、Ｖｏｕｔ＝（１＋Ｒ１／Ｒ２）Ｖｉｎ−Ｉ１・Ｒ１となり、Ｒ１とＩ１の積で表される電圧分だけ出力電圧Ｖｏｕｔのレベルが低下される。
（実施の形態２）
本発明の実施の形態２の電源回路を説明する。

図２は本実施の形態２の電源回路の全体構成を示す回路図である。図２において、図１に示した電源回路と同じ構成のものには、同一の符号を付すことで説明を省略する。
本実施の形態２の電源回路が実施の形態１の電源回路と異なるのは、出力トランジスタをＮＰＮトランジスタとし、増幅器への入力が逆になっている点である。これらの相違点を明確にするため、出力トランジスタ２０３、増幅器２０６とする。尚、ＮＰＮトランジスタ２０３に代えてＮチャンネルＭＯＳトランジスタでも良い。

以上の構成により、増幅器２０６は入力信号電圧Ｖｉｎに対して非反転増幅器として動作し、帰還電圧が入力信号電圧Ｖｉｎより上昇すると出力トランジスタ２０３へのベース電流を減らし、帰還電圧が入力信号電圧Ｖｉｎより低下すると出力トランジスタ２０３へのベース電流を増やす。以上の動作に伴い、出力電圧Ｖｏｕｔは帰還電圧が入力信号電圧Ｖｉｎに等しくなるように制御される。即ち、電源回路は、入力信号電圧Ｖｉｎを（１＋Ｒ１／Ｒ２）倍に変換して負荷３００に出力する。

一般的に、トランジスタを形成する場合、ＰＮＰトランジスタよりＮＰＮトランジスタの方が拡散面積を縮小化できる。このため、電源回路の出力トランジスタ２０３としてＩＣ内に構成する場合、同程度の特性であれば、ＮＰＮトランジスタの方がＩＣの面積を小さくすることができる。

電源電圧Ｖｃｃが低下した場合の動作は、図１に示した実施の形態１における電源回路と同様であり、出力電圧Ｖｏｕｔを低下させることによって、出力トランジスタの飽和を防止する。
（実施の形態３）
本発明の実施の形態３の電源回路を説明する。

図３は本実施の形態３の電源回路の全体構成を示す回路図である。図３において、図１に示した実施の形態１の電源回路と同じ構成のものには、同一の符号を付すことで説明を省略する。本実施の形態３の電源回路が実施の形態１、２の電源回路と異なる点は、電圧比較回路２１２に抵抗２１３が接続されていることである。電圧比較回路２１２は、電源電圧Ｖｃｃと出力電圧Ｖｏｕｔとの電位差と比較する所定値を、抵抗２１３に流れる電流値によって調整する。

これによって、電源電圧Ｖｃｃと出力電圧Ｖｏｕｔの状態に応じて飽和を防止する電位差の設定を調整することでき、出力トランジスタ２０１の飽和電圧のバラツキを吸収することができる。

なお、上記では抵抗２１３を用いて比較電圧を設定する構成を説明したが、本発明はこの構成に限定されるものではない。例えば、外部からの信号のレベルによって電圧比較回路２１２の電位差を調整するような構成であってもよい。
（実施の形態４）
本発明の実施の形態４の電力増幅装置を説明する。

図４は本実施の形態４の電力増幅装置の構成を示す回路図である。図４に示す電力増幅装置において、図１に示した実施の形態１の電源回路と同じ構成のものには、同一の符号を付すことで説明を省略する。実施の形態１の電源回路を用いた電力増幅装置が実施の形態１の電源回路と異なる点は、出力電圧Ｖｏｕｔを与える負荷３００に代えて電力増幅器３０１を備えていることである。電力増幅器３０１は電源回路から電力供給され、入力信号ＲＦｉｎを増幅してＲＦｏｕｔを出力する。出力電圧Ｖｏｕｔが電力増幅器３０１の電源として印加されることから、出力電圧Ｖｏｕｔのレベルに応じて電力増幅器３０１の出力電力が制御される。

本実施の形態４の電力増幅装置において、電源回路の出力電圧Ｖｏｕｔから電力が供給される電力増幅器３０１は、入力信号電圧Ｖｉｎのバースト動作に対してランピング制御を実施するようなシステムにおいて、良好な応答性を示す。

なお、入力信号電圧Ｖｉｎのバースト動作とは、入力信号電圧Ｖｉｎが一定時間においてオン／オフを繰り返す動作である。ＧＳＭ携帯電話機等のように、入力信号電圧Ｖｉｎに追従して電力制御するシステムでは、入力信号電圧Ｖｉｎの急峻な立ち上がり及び立ち下がり（振幅包絡値が急峻に変化）は、帯域外漏洩電力が増大し、隣接チャネルに干渉をもたらす。

また、ランピング制御とは、過渡応答によるＳｐｅｃｔｒｕｍの広がりを抑制するために、入力信号電圧Ｖｉｎの立ち上がり及び立ち下がりを緩和するために、電圧を段階的に変化させるデータ制御のことである。

まず、バースト動作中の入力信号電圧Ｖｉｎにおけるオン時の信号レベルから設定される電源回路の出力電圧Ｖｏｕｔが、電源回路の電源電圧Ｖｃｃに近く、電源回路の出力トランジスタ２０１が飽和してしまう場合の動作を説明する。

この時、ランピング制御によって入力信号電圧Ｖｉｎは段階的に低下し、電圧制御手段２００は出力トランジスタ２０１を制御して出力電圧Ｖｏｕｔを低下しようとする。しかし出力トランジスタ２０１が飽和状態であると、電圧制御手段２００によるベース電流の調整に即応できない。即ち、出力電圧Ｖｏｕｔはランピング制御された入力信号電圧Ｖｉｎの低下に追従できず、立ち下がりが一旦遅れる。

そして飽和状態から脱却後、既に低下してしまった入力信号電圧Ｖｉｎに追従するために、急速に出力電圧Ｖｏｕｔを低下させる。このため、ランピング制御による入力信号電圧Ｖｉｎの立ち上がり及び立ち下がりの緩和は、その効果を奏することができず、隣接チャネルに干渉をもたらすこととなる。

以上の問題に対し、本実施の形態４の電力増幅装置によれば、電源回路の出力電圧Ｖｏｕｔは、バースト動作中の入力信号電圧Ｖｉｎのオン時信号レベルから設定される電源回路の出力電圧よりわずかに低下するものの、出力トランジスタ２０１の飽和が防止される。このことにより、電源回路の出力電圧Ｖｏｕｔは、ランピング制御によって緩和された入力信号電圧Ｖｉｎの立ち上がり及び立ち下がりに追従することができる。

本発明の電源回路及びこの電源回路を用いた電力増幅装置は、出力トランジスタの電源電圧が低下した時にも、入力信号の電圧値を変更することなく、出力トランジスタの飽和を防止することができるもので、電源回路は各種電子機器への電源供給に有用であり、この電源回路を用いた電力増幅装置は、例えばＧＳＭ携帯電話機向け電力増幅装置として有用である。

本発明の実施の形態１の電源回路の構成を示す回路図 本発明の実施の形態２の電源回路の構成を示す回路図 本発明の実施の形態３の電源回路の構成を示す回路図 本発明の実施の形態４の電力増幅装置の構成を示す回路図 従来例１の電源回路の構成を示す回路図 従来例２の電源回路の構成を示す回路図

符号の説明

２００ 電圧制御手段
２０１ 出力トランジスタＱ１（ＰＮＰ）
２０２ 増幅器
２０３ 出力トランジスタＱ１（ＮＰＮ）
２０６ 増幅器
２１０ 利得調整手段
２１１ 電流源回路
２１２ 電圧比較回路
２１３ 外部抵抗
３００ 負荷
３０１ 電力増幅器
Ｖｃｃ 電源電圧
Ｖｉｎ 入力信号電圧
Ｖｏｕｔ 出力電圧
Ｒ１、Ｒ２ 帰還抵抗
Ｉ１ 電流源回路２１１の電流

Claims (6)

1. 直流の電源電圧が印加される電源端子と、
   負荷に出力電圧を供給する出力端子と、
   前記電源端子と前記出力端子との間に接続されるトランジスタと、
   入力信号が入力され、前記出力電圧を検出し、前記入力信号の電圧レベルに対して前記出力電圧が所定の電圧利得を有するように前記トランジスタのインピーダンスを調整する電圧制御手段と、
   前記電源電圧と前記出力電圧との電位差が所定値以下になると前記電圧利得を低下させる利得調整手段とを備えた
   ことを特徴とする電源回路。
2. 前記電圧制御手段は、
   前記出力電圧を検出する帰還抵抗と、
   前記帰還抵抗が生成する帰還電圧と前記入力信号の電圧が入力されて前記トランジスタを駆動する増幅器とを備え、
   前記利得調整手段は、
   前記電源電圧と前記出力電圧の電位差を所定値と比較する電圧比較回路と、
   前記電圧比較回路の出力に応じた電流を前記帰還抵抗に流す電流源回路とを備えた
   ことを特徴とする請求項１に記載の電源回路。
3. 前記トランジスタは、
   エミッタが前記電源端子側に接続されてコレクタが前記出力端子側に接続されるＰＮＰトランジスタ、またはＰチャンネルＭＯＳＦＥＴであり、
   前記増幅器は反転増幅器である
   ことを特徴とする請求項２に記載の電源回路。
4. 前記トランジスタは、
   コレクタが前記電源端子側に接続されてエミッタが前記出力端子側に接続されるＮＰＮトランジスタ、またはＮチャンネルＭＯＳＦＥＴであり、
   前記増幅器は非反転増幅器である
   ことを特徴とする請求項２に記載の電源回路。
5. 前記電圧比較回路は、
   前記電源電圧と前記出力電圧の電位差と比較される所定値を、外部からの信号に基づいて設定する
   ことを特徴とする請求項２に記載の電源回路。
6. 請求項１から請求項５のいずれかに記載の電源回路と、
   前記電源回路から電力が供給される電力増幅手段とからなる
   ことを特徴とする電力増幅装置。

Images