KR101207348B1 - 전력 증폭기 - Google Patents

Abstract

본 발명의 전력 증폭기는 하나의 입력단과 출력단의 사이에서 상기 입력단으로 입력된 무선 신호를 증폭시켜 상기 출력단으로 출력하며, 서로 병렬로 연결되는 제1 증폭부와 제2 증폭부 및 상기 제1 증폭부와 제2 증폭부를 분리(isolation)시키는 분리부를 포함함으로써, 안정성을 개선시킬 수 있다.

Description

전력 증폭기{POWER AMPLIFIER}

본 발명은 전력 증폭기에 관한 것으로, 상세하게는 혼변조 왜곡 성분을 상쇄할 수 있는 바이어스 구조의 적용시 문제되는 안정성을 개선시킬 수 있는 전력 증폭기에 관한 것이다.

일반적으로 전력 증폭기의 선형성과 효율은 시스템의 성능에 중요한 지표가 된다. 사용하고자 하는 전력 증폭기를 효율적으로 사용하기 위해 포화 영역 부근에서 동작하게 되는데, 이때의 만들어지는 증폭기의 비선형 특성을 보상해 주기 위해서 선형화기가 필요하게 된다.

전력 증폭기를 선형화시키는 방법으로는 피드포워드, 백오프 등이 있으며, 안정성, 회로의 복잡성 그리고 개선 정도를 고려하여 사용해야 한다.

우선 피드포워드 방법은 선형성 개선 효과는 크지만 양 신호 경로의 지연을 정확히 맞추어야 하는 문제가 있고 회로가 복잡할 뿐만 아니라 외부 회로가 필요한 경우도 있으므로 실제 제품화하기에는 적합하지 않다. 그리고 백오프 방법은 전력 증폭기를 P1dB대역에서 사용하는 경우 비선형성이 심하게 일어나므로 증폭기의 출력을 P1dB에서 몇 dB 백오프시켜 사용하는 방법이다. 하지만 백오프 선형화 방법은 증폭기의 최대 효율을 갖는 최대 출력 영역이 아닌 몇 dB 낮은 영역에서 전력 증폭기를 동작시키기 때문에 전력 증폭기의 효율이 매우 낮아지는 문제점이 있다.

본 발명은 혼변조 왜곡 성분을 상쇄할 수 있는 바이어스 구조의 적용시 문제되는 안정성을 개선시킬 수 있는 전력 증폭기를 제공하기 위한 것이다.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

상기의 목적을 달성하기 위한 본 발명의 전력 증폭기는 하나의 입력단과 출력단의 사이에서 상기 입력단으로 입력된 무선 신호를 증폭시켜 상기 출력단으로 출력하며, 서로 병렬로 연결되는 제1 증폭부와 제2 증폭부 및 상기 제1 증폭부와 제2 증폭부를 분리(isolation)시키는 분리부를 포함할 수 있다.

이때, 상기 제1 증폭부와 제2 증폭부에는 서로 다른 바이어스 전력이 출력되는 별개의 바이어스부가 연결되고, 상기 분리부는, 상기 제1 증폭부의 전단과 상기 입력단에 직렬로 연결되는 제1 커패시터, 상기 제2 증폭부의 전단과 상기 입력단에 직렬로 연결되는 제2 커패시터, 상기 제1 커패시터와 상기 입력단 사이의 제1 점에 일단이 연결되고, 상기 제2 커패시터와 상기 입력단 사이의 제2 점에 타단이 연결되는 저항, 상기 제1 점과 상기 입력단 사이에 직렬로 연결되는 제3 커패시터 또는 제1 인덕터 및 상기 제2 점과 상기 입력단 사이에 직렬로 연결되는 제4 커패시터 또는 제2 인덕터를 포함할 수 있다.

또한, 상기 제1 증폭부, 제2 증폭부, 제1 커패시터, 제2 커패시터 및 저항은 하나의 웨이퍼 칩 상에 형성될 수 있다.

또한, 상기 제1 점과 상기 입력단 사이에 직렬로 연결되는 제3 커패시터, 상기 제2 점과 상기 입력단 사이에 직렬로 연결되는 제4 커패시터를 포함하고, 상기 제1 증폭부, 제2 증폭부, 제1 커패시터, 제2 커패시터, 저항, 제3 커패시터 및 제4 커패시터는 하나의 웨이퍼 칩 상에 형성될 수 있다.

또한, 상기 제1 증폭부, 제2 증폭부 및 상기 분리부는 별개로 형성될 수 있다.

이상에서 설명된 바와 같이 본 발명의 전력 증폭기는 하나의 입출력단에 대해 병렬로 배치되는 증폭부를 분리(isolation)하는 분리부를 포함함으로써 안정성을 개선시킬 수 있다.

이와 같은 효과는 증폭부가 하나의 칩이 아닌 별도의 칩에 형성된 경우에 특히 유용하다.

도 1은 본 발명의 전력 증폭기를 나타낸 블럭도.
도 2는 본 발명의 전력 증폭기의 일예를 나타낸 회로도.
도 3은 본 발명의 전력 증폭기에서 분리부의 다른 예를 나타낸 회로도.
도 4는 본 발명의 전력 증폭기의 IMD3 그래프.

이하, 본 발명의 전력 증폭기에 대하여 도면을 참조하여 보다 상세하게 설명한다.

도 1은 본 발명의 전력 증폭기를 나타낸 블럭도이다.

도 1에 도시된 전력 증폭기는 하나의 입력단과 출력단의 사이에서 상기 입력단으로 입력된 무선 신호를 증폭시켜 상기 출력단으로 출력하며, 서로 병렬로 연결되는 제1 증폭부(110)와 제2 증폭부(130) 및 상기 제1 증폭부와 제2 증폭부를 분리(isolation)시키는 분리부(150)를 포함하고 있다.

제1 증폭부(110)와 제2 증폭부(130)의 구조는 대응되는 구조로 서로 동일할 수 있다.

각 증폭부는 입력 신호로 무선 신호, 즉 RF 신호를 받아 증폭하여 출력한다. 이를 위해 각 증폭부에는 신호 증폭을 위한 트랜지스터가 구비될 수 있으며, 트랜지스터의 제어단, 예를 들어 베이스/게이트 단에 바이어스부가 연결될 수 있다. 이때의 바이어스부는 제1 증폭부와 제2 증폭부별로 별개로 마련될 수 있다.

각 증폭부에 마련되는 트랜지스터의 개수는 복수개로 구비되어 트랜지스터군을 형성할 수도 있다.

증폭부를 제1 증폭부와 제2 증폭부로 나눔으로써 각 증폭부에 서로 다른 바이어스 전력을 인가할 수 있게 된다. 이와 같이 무선 신호를 증폭하는 증폭부를 2개로 나누고 서로 다른 바이어스 전력을 인가하게 되면 전력 증폭기의 선형성을 개선할 수 있다. 그러나, 이와 같은 구성에 따르면 선형성이 개선되는 반면, 각 증폭부 간의 상호 작용으로 인하여 안정성이 저하되는 문제가 있음을 실험적으로 확인할 수 있었다. 즉, 증폭부를 분리하고 별개의 바이어스 전력을 인가하여 선형성을 개선시키면 왜곡 현상이 감소되는데, 이때의 왜곡 감소 정도가 안정성에 의해 제한되는 것으로 예측되었다.

본 발명의 발명자는 이에 대해 고심한 결과 제1 증폭부와 제2 증폭부를 분리(isolation)시킴으로써 왜곡 감소 정도가 증가함을 확인할 수 있었다. 즉, 분리된 증폭부 간의 간섭을 억제(안정성 확보)함으로써 전력 증폭기의 왜곡 감소 성능이 향상됨을 확인하였다.

분리부(150)는 제1 증폭부와 제2 증폭부를 분리(isolation)시키기 위한 요소로, 대체로 입력단과 각 증폭기의 사이에 위치할 수 있다. 분리부는 제1 증폭부와 제2 증폭부를 전기적으로 또는 신호적으로 분리시키게 되며, 경우에 따라 둘모두를 만족하도록 제1 증폭부와 제2 증폭부를 분리시킬 수 있다.

도 2는 본 발명의 전력 증폭기의 일예를 나타낸 회로도이다.

도 2에 도시된 전력 증폭기는 제1 증폭기로서 트랜지스터 Tr_A가 이용되고, 제2 증폭기로서 트랜지스터 Tr_B가 이용되는 구성이다. 이때의 각 트랜지스터는 이미터와 베이스 간 접합을 이형 구조로 만든 HBT(Hetero Bipolar Transistor)일 수 있다. 각 트랜지스터는 큰 출력의 신호를 생성하기 위하여 복수개의 트랜지스터를 병렬로 묶어서 연결한 것일 수 있다. 제1 증폭기와 제2 증폭기를 모두 포함하는 증폭부는 입력 신호(RF in)를 선형 증폭하여 출력 신호(RF out)로 내보낸다.

제1 증폭부와 제2 증폭부를 구성하는 트랜지스터 Tr_A와 Tr_B는 모두 컬렉터가 출력단에 연결되고 이미터는 접지되어 있다. 베이스는 입력단에 연결된다. 입력단의 전단에는 입력정합회로(10)가 배치될 수 있으며, 출력단의 후단에는 출력정합회로(20)가 배치될 수 있다.

출력단에는 전원 Vcc가 연결되며 출력단과 Vcc 사이에는 전원 Vcc로 흐를 수 있는 출력 신호(RF out)을 차단하는 인덕터 L₂가 배치될 수 있다.

제1 증폭부와 제2 증폭부에는 서로 다른 바이어스 전력이 출력되는 별개의 바이어스부(30, 40)가 연결될 수 있다.

도 2에서 상부 바이어스부(30)는 제1 증폭부의 베이스에 병렬로 연결되고, 하부 바이어스부(40)는 제2 증폭부의 베이스에 병렬로 연결되어 있다.

구체적으로, 상부 바이어스부(30)는 제1 증폭부를 구성하는 트랜지스터 Tr_A의 베이스에 이미터가 연결되는 트랜지스터 Tr_a, 트랜지스터 Tr_a의 컬렉터와 바이어스 전압(Vbias_a)원에 직렬로 연결되는 저항 R_a2, 트랜지스터 Tr_a의 베이스와 기준 전압(Vref_a)원에 직렬로 연결되는 저항 R_a1, 저항 R_a1과 트랜지스터 Tr_a의 베이스의 사이에 일단이 연결되고 타단은 접지되는 온도 보상 회로를 포함할 수 있다.

하부 바이어스부(40)는 제2 증폭부를 구성하는 트랜지스터 Tr_B의 베이스에 이미터가 연결되는 트랜지스터 Tr_b, 트랜지스터 Tr_b의 컬렉터와 바이어스 전압(Vbias_b)원에 직렬로 연결되는 저항 R_b2, 트랜지스터 Tr_b의 베이스와 기준 전압(Vref_b)원에 직렬로 연결되는 저항 R_b1, 저항 R_b1과 트랜지스터 Tr_b의 베이스의 사이에 일단이 연결되고 타단은 접지되는 온도 보상 회로를 포함할 수 있다.

상부 바이어스부(30)와 하부 바이어스부(40)가 서로 다른 바이어스 전력을 출력하도록 하기 위해 대응하는 Vbias_a, Vbias_b, Vref_a, Vref_b, R_a2, R_b2, R_a1, R_b1 중 적어도 하나를 다른 값으로 설정할 수 있다.

이러한 구성에서 분리부(150)는 제1 증폭부의 전단과 입력단에 직렬로 연결되는 제1 커패시터(C₃), 제2 증폭부의 전단과 입력단에 직렬로 연결되는 제2 커패시터(C₄), 제1 커패시터와 입력단 사이의 제1 점에 일단이 연결되고, 상기 제2 커패시터와 상기 입력단 사이의 제2 점에 타단이 연결되는 저항(R₁), 제1 점과 입력단 사이에 직렬로 연결되는 제3 커패시터(C₁) 및 제2 점과 입력단 사이에 직렬로 연결되는 제4 커패시터(C₂)를 포함할 수 있다.

이때, 커패시터 C₃과 C₄는 입력단으로 흐를 수 있는 바이어스부의 DC 전압을 차단하는 역할을 수행한다. 이를 통해 상부 바이어스와 하부 바이어스의 분리가 이루어진다.

제3 커패시터(C₁)와 제4 커패시터(C₂)는 도 3에 도시된 바와 같이 제1 인덕터(L₃)와 제2 인덕터(L₄)로 대체될 수 있다.

증폭부를 구성하는 트랜지스터의 사이즈(size)는 증폭부의 출력 전력과 관련이 있다. 본 발명에서는 원하는 출력 전력을 생성할 수 있는 트랜지스터의 사이즈를 결정하고 개별 바이어스(상부 바이어스, 하부 바이어스)를 인가한다. 인가된 개별 바이어스와 각 트랜지스터의 사이즈에 따라 각 증폭부는 서로 다른 IMD3 레벨을 생성한다. 도 2의 상부 바이어스부의 Vref_a, R_a1과 하부 바이어스부의 Vref_b, R_b1의 값을 조절하여 각 증폭부에 발생한 IMD3 레벨을 상쇄할 수 있다. 또한, 상부 바이어스부의 Vbias_a, R_a2와 하부 바이어스부의 Vbias_b, R_b2의 값을 조절하여 원하는 출력 전력에서 IMD3 레벨을 상쇄할 수 있다.

도 4는 본 발명의 전력 증폭기의 IMD3 그래프로서, (1)의 값은 바이어스부의 Vref_a, R_a1, Vref_b, R_b1를 조절하여 IMD3를 상쇄한 결과를 나타내고, (2)의 값은 바이어스부의 Vbias_a, R_a2, Vbias_b, R_b2를 조절하여 원하는 출력 전력에서 IMD3를 생쇄한 결과이다.

분리부(150)가 적용되지 않은 경우에는 도 4에 비하여 저조한 상쇄 결과가 나타났다.

이러한 결과는 원칩에 어느 구성요소를 포함하는가에 따라서도 일부 차이가 나타남이 확인되었다.

제1 증폭부, 제2 증폭부, 제1 커패시터, 제2 커패시터 및 저항을 하나의 웨이퍼 칩 상에 형성할 수 있다.

또한, 도 2에서 C₃와 R₁의 교점인 제1 점과 입력단 사이에 제3 커패시터(C₁)가 직렬로 연결되고, C₄와 R₁의 교점인 제2 점과 입력단 사이에 제4 커패시터(C₂)가 직렬로 연결될 때, 제1 증폭부, 제2 증폭부, 제1 커패시터, 제2 커패시터, 저항, 제3 커패시터 및 제4 커패시터는 하나의 웨이퍼 칩 상에 형성될 수 있다. 제3 커패시터와 제4 커패시터를 대체할 수 있는 제1 인덕터와 제2 인덕터는 넓은 면적을 요구하는 관계로 웨이퍼 칩 상에 구현하기 곤란하다.

또한, 제1 증폭부, 제2 증폭부 및 분리부는 서로 별개로 형성될 수 있다. 이때 제1 증폭부와 제2 증폭부가 모두 하나의 웨이퍼 칩 상에 형성되는 경우에 비하여 제1 증폭부와 제2 증폭부가 별개의 웨이퍼 칩 상에 형성되는 경우에 안정성에서 문제가 크게 발생되는 것으로 확인되었다. 그러나, 어떠한 경우라도 분리부를 적용함으로써 왜곡 상쇄 성능의 감소가 저하되었다.

또한, 분리부 중 일부 요소(저항) 또는 전체 요소를 각 증폭부와 동일한 웨이퍼 칩 상에 형성함으로써 사용자의 편의를 도모할 수 있으며, 저항값의 오차로 인한 안정성 저하를 개선할 수 있음을 확인할 수 있었다. 이러한 현상은 동일 웨이퍼 칩 상에 형성된 저항의 오차가 다른 증폭부의 오차와 관련하여 동일한 정도로 발생되는 현상에 기인한 것으로 예측된다.

한편, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다. 예를 들어 동일 웨이퍼 칩 상에 바이어스부의 일부 구성요소인 트랜지스터와 온도 보상 회로 등을 같이 형성할 수도 있다.

무선 신호를 증폭하여 출력하는 전력 증폭기에 적용할 수 있다.

특히, 비선형성으로 인한 왜곡 현상 발생이 예상되는 대전력 증폭기, 예를 들어 HBT를 적용한 전력 증폭기 등에 적용하는 것이 유리하다.

110...제1 증폭기 130...제2 증폭기
150...분리부

Claims (5)

1. 하나의 입력단과 출력단의 사이에서 상기 입력단으로 입력된 무선 신호를 증폭시켜 상기 출력단으로 출력하며, 서로 병렬로 연결되는 제1 증폭부와 제2 증폭부; 및
   상기 제1 증폭부와 제2 증폭부를 분리(isolation)시키는 분리부;
   를 포함하되,
   상기 제1 증폭부와 제2 증폭부에는 서로 다른 바이어스 전력이 출력되는 별개의 바이어스부가 연결되고,
   상기 분리부는, 상기 제1 증폭부의 전단과 상기 입력단에 직렬로 연결되는 제1 커패시터; 상기 제2 증폭부의 전단과 상기 입력단에 직렬로 연결되는 제2 커패시터; 상기 제1 커패시터와 상기 입력단 사이의 제1 점에 일단이 연결되고, 상기 제2 커패시터와 상기 입력단 사이의 제2 점에 타단이 연결되는 저항; 상기 제1 점과 상기 입력단 사이에 직렬로 연결되는 제3 커패시터 또는 제1 인덕터; 및 상기 제2 점과 상기 입력단 사이에 직렬로 연결되는 제4 커패시터 또는 제2 인덕터를 포함하는 것을 특징으로 하는 전력 증폭기.
   
2. 삭제
3. 제 1 항에 있어서,
   상기 제1 증폭부, 제2 증폭부, 제1 커패시터, 제2 커패시터 및 저항은 하나의 웨이퍼 칩 상에 형성되는 것을 특징으로 하는 전력 증폭기.
   
4. 제 1 항에 있어서,
   상기 제1 점과 상기 입력단 사이에 직렬로 연결되는 제3 커패시터;
   상기 제2 점과 상기 입력단 사이에 직렬로 연결되는 제4 커패시터;를 포함하고,
   상기 제1 증폭부, 제2 증폭부, 제1 커패시터, 제2 커패시터, 저항, 제3 커패시터 및 제4 커패시터는 하나의 웨이퍼 칩 상에 형성되는 것을 특징으로 하는 전력 증폭기.
   
5. 제 1 항에 있어서,
   상기 제1 증폭부, 제2 증폭부 및 상기 분리부는 별개로 형성되는 것을 특징으로 하는 전력 증폭기.

Images