KR101062749B1 - 개선된 선형성을 가지는 신호 증폭 장치 - Google Patents

개선된 선형성을 가지는 신호 증폭 장치 Download PDF

Info

Publication number
KR101062749B1
KR101062749B1 KR1020090066467A KR20090066467A KR101062749B1 KR 101062749 B1 KR101062749 B1 KR 101062749B1 KR 1020090066467 A KR1020090066467 A KR 1020090066467A KR 20090066467 A KR20090066467 A KR 20090066467A KR 101062749 B1 KR101062749 B1 KR 101062749B1
Authority
KR
South Korea
Prior art keywords
signal
active element
terminal
active
gate
Prior art date
Application number
KR1020090066467A
Other languages
English (en)
Other versions
KR20110008908A (ko
Inventor
최영완
김도균
홍남표
Original Assignee
중앙대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 중앙대학교 산학협력단 filed Critical 중앙대학교 산학협력단
Priority to KR1020090066467A priority Critical patent/KR101062749B1/ko
Priority to US12/625,201 priority patent/US7940126B2/en
Publication of KR20110008908A publication Critical patent/KR20110008908A/ko
Application granted granted Critical
Publication of KR101062749B1 publication Critical patent/KR101062749B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/108—A coil being added in the drain circuit of a FET amplifier stage, e.g. for noise reducing purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/181—A coil being added in the gate circuit of a FET amplifier stage, e.g. for noise reducing purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

개선된 선형성을 가지는 신호 증폭 장치가 개시된다. 구동부는 제1능동소자 및 제2능동소자로 이루어진 캐스코드 증폭기의 구조를 가지며, 입력 신호를 증폭시킨 증폭 신호를 출력단자로 출력한다. 제3능동소자는 게이트 단자와 드레인 단자가 단락되어 제1능동소자와 제2능동소자의 사이에서 분기된 신호를 입력받는다. 제4능동소자는 게이트와 단자와 드레인 단자가 제3능동소자의 소스 단자에 연결된다. 제5능동소자는 게이트 단자가 상기 제4능동소자의 드레인 단자에 연결되며, 상기 입력 신호에 포함된 3차 혼변조 왜곡 성분을 상쇄시키기 위해 상기 증폭 신호와 위상이 반대인 비선형 신호를 상기 출력단자로 출력한다. 본 발명에 따르면, 입력 신호가 증폭된 증폭 신호에 증폭 신호와 위상이 반대이며 낮은 이득을 가지는 비선형 신호를 결합하여 출력함으로써, 입력 신호에 포함된 3차 혼변조 왜곡 성분을 상쇄시켜 선형성이 향상된 신호를 출력할 수 있다.
신호 증폭, 선형성, 캐스코드 증폭기, 공통 소스 트랜지스터

Description

개선된 선형성을 가지는 신호 증폭 장치{Apparatus for signal amplification with advanced linearization}
본 발명은 개선된 선형성을 가지는 신호 증폭 장치에 관한 것으로, 보다 상세하게는, 입력 신호를 증폭하여 출력할 때에 능동소자의 비선형 특성에 의하여 발생하는 왜곡 신호를 제거하기 위한 장치에 관한 것이다.
일반적으로 이동통신 시스템은 신호의 송신과 수신을 위한 장치를 필요로 하며, 송신단에서 전송된 신호는 수신단으로 전달되는 동안 전송거리에 따라 채널의 특성에 의하여 손실이 발생하게 된다. 따라서 이러한 손실을 보상하기 위해 통신 시스템에서는 신호의 증폭장치를 필요로 한다.
도 1은 기존에 사용된 신호 증폭기의 회로도를 도시한 도면이다. 도 1을 참조하면, 기존의 신호 증폭기는 공통 소스 증폭기로서, 입력 신호를 증폭하는 구동부(110)와 수동 소자인 저항(120)으로 구성된다. 구동부(110)는 능동 소자로서, 소스, 드레인 및 게이트로 이루어진 3단자 트랜지스터이며, 드레인-소스에 흐르는 전류는 게이트로 입력되는 RF 신호에 의해 변화한다. 또한 수동 소자인 저항(120)은 증폭기의 이득과 구동부(110)의 동작점(operating point)을 결정하는 기능을 수행 한다.
도 2는 공통 소스 트랜지스터와 공통 게이트 트랜지스터로 구성된 캐스코드 증폭기를 도시한 도면이다. 도 2를 참조하면, 캐스코드 증폭기는 입력과 출력의 격리도를 높이기 위해 공통 소스 구조와 공통 게이트 구조로 구성된 구동부(210)와 부하단(220)으로 구성되어 있다. 또한 부하단(220)에는 고주파 증폭기에서 높은 이득을 얻기 위한 인덕터가 사용된다.
현재 대부분의 통신 시스템에서 사용되는 헤테로다인(heterodyne) 방식은 수신 측의 주파수 선택도를 좋게 하기 위해 중간 주파수(intermediate frequency)를 사용하는 방식으로, 저비용, 저전력 및 소형의 RF 프론트엔드(front-end)를 구현하는 데에는 한계를 가진다. 이와 같은 단점을 해결하기 위해 제안된 방식인 직접 변환(direct conversion) 방식은 중간주파수 단을 제거하여 RF 신호의 처리를 단순화시킨 것이다. 이러한 직접 변환 방식은 통신 시스템의 아날로그 블록을 최소화하여 저비용, 저전력의 소형 이동통신 단말기를 구현하기 위해 반드시 필요한 기술이다. 그러나 직접 변환 방식은 각각의 회로에서 발생하는 비선형 특성에 의한 혼변조 왜곡(inter-modulation distortion)의 문제를 수반하는 단점이 있다.
혼변조 왜곡은 능동소자에 의하여 발생하는 비선형 성분에 의해 원하지 않는 주파수 성분을 발생시키는 것을 말한다. 따라서 RF 신호의 송수신을 위한 트랜시버에서는 입력신호의 이득을 높일 경우 상대적으로 비선형 성분이 증가하게 되며, 이는 실제 전송된 신호의 왜곡을 초래하여 데이터 전송에 문제를 발생시킨다. 현재 사용되는 CDMA와 같은 디지털 이동통신에 있어서는 각 신호들이 주파수 영역을 구 분해서 사용하지 않으며, 넓은 주파수 대역을 가진 신호들이 코드로 암호화되어 동일 주파수 대역에 공존하기 때문에 신호의 선형성이 중요한 요소가 된다.
신호의 선형화를 위한 기존의 방법으로 사용하고자 하는 성능보다 더 좋은 성능의 레이저 다이어드를 사용하는 백오프(back-off) 방식, 레이저 다이오드의 왜곡 성분만을 추출하여 주신호의 왜곡신호와 크기는 같고 위상이 반대인 신호를 생성하여 왜곡신호만을 제거하는 피드 포워드(feed-forward) 방식 및 주신호에 포함된 왜곡신호와 크기는 같고 위상이 반대인 신호를 생성하여 왜곡신호를 제거하는 선 왜곡(pre-distortion) 방식이 제안되었다. 이러한 선형화 방법들은 많은 RF 소자를 사용하여 높은 비용 및 전력소비의 문제를 가지며 회로의 부피가 증가된다는 단점을 가진다.
한편, 도 2에 도시된 것과 같은 캐스코드 증폭기에서는 드레인 전류(IDS) 식에서 나타나는 2차 도함수(gm")를 최소화하여 비선형 성분을 제거하는 방법이 사용된다. 그러나 이러한 선형화 방법은 좁은 대역폭에서만 사용 가능하며, 송신부에서 출력되는 대신호의 선형성을 보상하기에는 적합한 방법이 되지 않는다.
본 발명이 이루고자 하는 기술적 과제는, 입력 신호를 증폭할 때 입력 신호에 포함된 3차 혼변조 왜곡 성분을 제거하여 선형성이 우수한 신호를 출력할 수 있는 신호 증폭 장치를 제공하는 데 있다.
상기의 기술적 과제를 달성하기 위한 개선된 선형성을 가지는 신호 증폭 장치는, 제1능동소자 및 제2능동소자로 이루어진 캐스코드 증폭기의 구조를 가지며, 입력 신호를 증폭시킨 증폭 신호를 출력단자로 출력하는 구동부; 게이트 단자와 드레인 단자가 단락되어 상기 제1능동소자와 상기 제2능동소자의 사이에서 분기된 신호를 입력받는 제3능동소자; 게이트와 단자와 드레인 단자가 상기 제3능동소자의 소스 단자에 연결되는 제4능동소자; 및 게이트 단자가 상기 제4능동소자의 드레인 단자에 연결되며, 상기 입력 신호에 포함된 3차 혼변조 왜곡 성분을 상쇄시키기 위해 상기 증폭 신호와 위상이 반대인 비선형 신호를 상기 출력단자로 출력하는 제5능동소자;를 구비한다.
본 발명에 따른 개선된 선형성을 가지는 신호 증폭 장치에 의하면, 입력 신호가 증폭된 증폭 신호에 증폭 신호와 위상이 반대이며 낮은 이득을 가지는 비선형 신호를 결합하여 출력함으로써, 입력 신호에 포함된 3차 혼변조 왜곡 성분을 상쇄시켜 선형성이 향상된 신호를 출력할 수 있다. 또한 수동소자를 추가적으로 연결함 으로써, 증폭 신호와 비선형 신호의 크기가 같아지도록 조절하여 신호의 선형성을 더욱 향상시킬 수 있다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 개선된 선형성을 가지는 신호 증폭 장치의 바람직한 실시예에 대해 상세하게 설명한다.
도 3은 본 발명에 따른 개선된 선형성을 가지는 신호 증폭 장치에 대한 바람직한 제1실시예의 구성을 도시한 회로도이다.
도 3을 참조하면, 본 발명에 따른 신호 증폭 장치에 대한 제1실시예는 복수의 능동소자로 이루어지며, 구동부(310), 제3능동소자(320), 제4능동소자(330) 및 제5능동소자(340)를 구비한다.
구동부(310)는 도 2에 도시된 것과 같은 캐스코드 증폭기와 동일한 구성을 가지며, 입력 신호를 증폭시켜 출력단자로 출력하는 기능을 수행한다. 구동부(310)를 구성하는 두 개의 능동소자 중 제1능동소자(312)는 게이트와 소스 단자 사이의 전압의 크기에 기초하여 드레인과 소스 단자 사이의 전류의 크기가 변동되며, 게이트 단자로 입력 신호(RFin)가 입력되는 공통 소스 구조를 가진다. 다음으로 제2능동소자(314)는 게이트 단자가 바이어스 전위(Vbias)에 연결되고 소스 단자는 제1능동소자(312)의 드레인 단자에 연결되며 드레인 단자는 본 발명에 따른 신호 증폭 장치의 출력단자에 접속하는 공통 게이트 구조를 가진다.
게이트와 드레인 단자가 제2능동소자(314)의 소스 단자에 연결되는 제3능동 소자(320)는 제1능동소자(312)와 제2능동소자(314)의 사이에서 출력되는 신호를 입력받으며, 제5능동소자(340)의 DC 동작점을 설정하기 위해 구비된다. 또한 제4능동소자(330)는 제3능동소자(320)의 출력 신호를 입력받으며, 제5능동소자(340)의 이득을 낮추는 기능을 수행한다. 제5능동소자(340)는 게이트 단자가 제4능동소자(330)의 게이트와 드레인 단자에 연결되며, 드레인 단자가 신호 증폭 장치의 출력단자로 연결되는 공통 소스 구조를 가져 신호의 비선형 성분을 제거한다.
도 3에서 제3능동소자(320)는 드레인과 게이트 단자가 단락되어 다이오드와 동일하게 동작하며, 제3능동소자(320)에 의해 제1능동소자(312)와 제2능동소자(314) 사이의 DC 전압은 트랜지스터의 문턱전압(threshold voltage)만큼 감소하게 된다. 제4능동소자(330) 역시 앞에서 설명한 바와 같이 제5능동소자(340)의 동작점을 결정하기 위한 바이어스(bias) 트랜지스터로서의 기능을 수행한다. 따라서 제5능동소자(340)는 낮은 게이트 전압을 가지게 되어 제5능동소자(340)의 동작점 역시 트랜지스터의 문턱전압 근처에서 결정된다. 이와 같은 현상에 의하여 제5능동소자(340)는 낮은 이득을 가지면서 높은 비선형 신호를 발생시킨다.
입력 신호의 위상을 0°라고 가정할 때, 입력 신호가 제1능동소자(312)를 통과하면 위상이 180° 반전되어 증폭된다. 이 신호는 전류이득을 가지는 공통 게이트 증폭기인 제2능동소자(314)를 통과하므로 최종적으로 구동부(310)로부터 출력되는 증폭 신호는 입력 신호에 대하여 180° 반전된 위상을 가진다. 한편, 제1능동소자(312)와 제2능동소자(314)의 중간단에서 분기된 신호는 제3능동소자(320)를 통과한 후 제5능동소자(340)에 의하여 다시 위상이 180°반전되므로 최초 입력 신호와 동일한 위상을 가진다.
이와 같이 구동부(310)의 제1능동소자(312)로 입력된 입력 신호는 두 개의 경로를 통해 전송되며, 첫 번째 경로인 제1능동소자(312)와 제2능동소자(314)를 통과한 신호는 높은 이득을 가지고 최초 입력 신호에 대해 위상이 180° 반전된 신호가 된다. 또한 두 번째 경로인 제1능동소자(312), 제3능동소자(320), 제4능동소자(330) 및 제5능동소자(340)를 통과한 신호는 낮은 이득 및 높은 비선형 특성을 가지고 입력 신호와 동일한 위상을 가진다.
최종적으로 두 개의 경로를 통해 전송된 신호가 출력단자에서 합쳐지게 되므로, 180°의 위상 차이를 가지는 두 신호에 의해 입력 신호에 존재하는 혼변조 왜곡 신호를 상쇄시킬 수 있다.
도 4는 본 발명에 따른 개선된 선형성을 가지는 신호 증폭 장치에 대한 바람직한 제2실시예의 구성을 도시한 회로도이다. 도 4에 도시된 신호 증폭 장치에서는 도 3에 도시된 신호 증폭 장치에 대해 제4능동소자(330)의 드레인 단자와 제5능동소자(340)의 게이트 단자 사이에 연결되는 수동소자인 제1저항소자(350)가 더 구비되어 입력 신호에 대한 선형화 성능을 더 향상시킬 수 있다.
또한 도 5는 본 발명에 따른 개선된 선형성을 가지는 신호 증폭 장치에 대한 바람직한 제3실시예의 구성을 도시한 회로도이다. 도 5에 도시된 신호 증폭 장치에서는 도 3에 도시된 신호 증폭 장치에 대해 제5능동소자(340)의 드레인 단자와 출력단자 사이에 연결되는 수동소자인 제2저항소자(360)가 더 구비되어 입력 신호에 대한 선형화 성능을 향상시킬 수 있다.
도 6은 본 발명에 따른 개선된 선형성을 가지는 신호 증폭 장치에 대한 바람직한 제4실시예의 구성을 도시한 회로도이다. 도 6에 도시된 신호 증폭 장치에는 도 3에 도시된 신호 증폭 장치에 대해 제1저항소자(350) 및 제2저항소자(360)가 모두 구비되어 있다.
이와 같이 추가된 수동소자인 제1저항소자(350) 및 제2저항소자(360)는 출력단자에서 비선형 성분을 제거하기 위해 구동부(310)의 출력 신호, 즉 증폭 신호와 제5능동소자(340)의 출력 신호, 즉 비선형 신호의 크기가 같아지도록 조절하는 기능을 수행한다. 나아가 앞에서 설명한 바와 같이 제3능동소자(320)와 제4능동소자(330)에 의하여 제5능동소자(340)의 동작점이 결정되므로, 제5능동소자(340)의 구동을 위한 별도의 바이어스 회로는 필요하지 않다.
한편, 앞에서 설명한 본 발명에 따른 개선된 선형성을 가지는 신호 증폭 장치의 제1실시예 내지 제4실시예에서 사용된 제1능동소자(312) 내지 제5능동소자(340)는 n-채널 MOSFET(NMOS)에 의해 구현될 수 있다. 또한 입력 신호가 입력되는 제1능동소자(312)의 게이트 단자에 연결된 캐패시터 및 인덕터는 입력 신호에서 직류 성분을 제거하고 입력 신호의 매칭을 위해 사용되며, 구동부(310)의 출력 단자에 연결된 인덕터는 RF초크의 역할을 수행한다. 출력단자에 연결된 캐패시터는 출력 신호로부터 직류 성분을 제거하기 위한 것이다.
이하에서는 본 발명에 따른 신호 증폭 장치에서 입력 신호에 포함된 비선형 성분을 상쇄시켜 제거하는 원리에 대하여 상세하게 설명한다.
일반적인 공통소스 트랜지스터의 비선형 특성은 게이트에 입력되는 전압 변 화에 의한 드레인 전류의 변화량인 트랜스컨덕턴스(transconductance, gm)의 비선형 특성에 의해 발생하는 것이다. 게이트 입력 전압에 따른 드레인 전류의 변화를 파워 시리즈로 표현하면 다음 수학식 1과 같이 표현된다.
Figure 112009044451270-pat00001
여기서, iDS는 드레인 전류, IDC는 직류 전류, gmn은 DC 전이함수의 n차 미분계수, 그리고 vgs는 게이트 입력 전압이다.
또한 수학식 1에 나타난 gm1 내지 gm3는 다음의 수학식 2와 같이 정의된다.
Figure 112009044451270-pat00002
수학식 1 및 수학식 2에서 gm3는 게이트-소스 전압의 3차 성분의 계수이므로 공통소스 증폭기의 3차 혼변조(IMD3)의 주요 성분이 된다.
도 2와 같은 캐스코드 증폭기는 공통 소스단과 공통 게이트단을 연결한 것으로, 공통 소스단에서 발생하는 비선형 성분이 전류 완충기(current buffer)로 동작하는 공통 게이트단으로 전달된다. 따라서 공통 소스단에서 발생한 비선형 성분은 캐스코드 증폭기의 선형성을 열화시키는 주요 원인이 된다. 따라서 본 발명에 따른 신호 증폭 장치에서는 이와 같은 비선형 성분을 제거하기 위해 제4능동소자(330)가 구비된다. 이하에서는 제4능동소자(330)에 의해 구동부(310)의 출력 신호에 포함된 비선형 신호가 상쇄되는 원리에 관하여 설명한다.
도 7은 제1능동소자(312)와 제2능동소자(314)로 이루어진 구동부(310), 즉 기존의 캐스코드 증폭기에 제5능동소자(340)와 동일한 비선형 신호 발생소자인 혼변조 왜곡 상쇄기(410)가 연결된 경우를 도시한 회로도이다. 도 7을 참조하면, 입력 신호 vin은 구동부(310)의 제1능동소자(312) 및 제2능동소자(314)에 의해 증폭되며, 증폭된 신호와 vin은 180°의 위상 차이를 가진다. 또한 제1능동소자(312)와 제2능동소자(314)의 중간단에서 분기된 신호는 혼변조 왜곡 상쇄기(410)에 입력된다.
혼변조 왜곡 상쇄기(410)는 문턱전압 부근에서 동작하도록 설계하여 기본 신호(fundamental signal)의 이득을 최소화하고 3차 혼변조 성분이 최대한 커지도록 한다. 혼변조 왜곡 상쇄기(410)를 통과한 신호는 구동부(310)의 출력 신호, 즉 증폭 신호와 180°의 위상 차이를 가진다.
최종 출력 신호는 구동부(310)의 출력 신호인 증폭 신호와 혼변조 왜곡 상쇄기(410)의 출력 신호인 비선형 신호의 결합 신호이며, 두 신호의 3차 혼변조 성분의 크기가 동일하다면 최종 출력 신호에서 입력 신호에 존재하던 3차 혼변조 성분이 상쇄될 수 있다. 이때 기본 신호의 크기는 구동부(310)에 의해 크게 증폭되므로 혼변조 왜곡 상쇄기(410)로부터 출력된 비선형 신호와 결합되어도 그 크기에 거의 변화가 없게 된다.
제1능동소자(312)와 제2능동소자(314)의 이득을 각각 -GM1 및 -GM2로 정의하 면, 제1능동소자(312), 제2능동소자(314) 및 혼변조 왜곡 상쇄기(410)의 출력은 다음의 수학식 3과 같이 나타낼 수 있다. 이때 제1능동소자(312)와 제2능동소자(314)의 이득에서 '-' 부호는 입력 신호와 출력 신호의 위상차가 180°임을 나타낸다.
Figure 112009044451270-pat00003
여기서, Out M1은 제1능동소자(312)의 출력 신호, OutM2는 제2능동소자(314)의 출력 신호, OutM3는 혼변조 왜곡 상쇄기(410)의 출력 신호, GM1n은 n차 이득계수, 그리고 vin은 제1능동소자로 입력되는 게이트-소스 전압 신호이다.
수학식 3으로부터 얻어진 vin 3의 계수는 다음의 수학식 4와 같이 표현되고, 혼변조 왜곡 성분을 제거하기 위해서는 그 값이 0이 되어야 한다.
Figure 112009044451270-pat00004
위 수학식 4에 나타난 vin 3의 계수를 0으로 만들기 위해서는 제2능동소자(314)에 해당하는 이득계수와 혼변조 왜곡 상쇄기(410)에 해당하는 이득계수가 동일하게 되어야 하므로, 혼변조 왜곡 상쇄기(410)의 채널 폭을 변화시켜 3차 혼변 조 성분을 상쇄시킬 수 있다.
도 8은 도 7에 도시된 회로에서 구동부(310)의 출력 파형 및 혼변조 왜곡 상쇄기(410)의 출력 파형을 비교하여 도시한 그래프이다. 도 8에 나타난 파형은 2500MHz의 입력 신호를 구동부(310)에 인가한 후, 구동부(310)와 혼변조 왜곡 상쇄기(410)로부터 출력되는 전압 신호를 각각 시간 영역에서 측정한 시뮬레이션 결과를 나타낸다. 도 8을 참조하면, 구동부(310)의 출력 신호, 즉 증폭 신호가 혼변조 왜곡 상쇄기(410)의 출력 신호, 즉 비선형 신호와 180°의 위상 차이를 보이는 것을 확인할 수 있다.
도 9는 도 6에 도시된 신호 증폭 장치에 있어서 입력 신호의 크기에 따른 증폭 신호 또는 비선형 신호의 크기를 도시한 그래프이다. 도 9에서 입력 신호 및 증폭 신호의 크기는 dBm으로 표시하였다. ①의 그래프는 제1능동소자(312) 및 제2능동소자(314)를 통과하여 출력된 증폭 신호의 1차 성분을 나타내며, ③의 그래프는 증폭 신호의 3차 혼변조 성분을 나타내는 그래프이다. 또한 ②의 그래프는 제1능동소자(312), 제3능동소자(320) 및 제5능동소자(340)를 통과한 비선형 신호의 1차 성분을 나타내며, ④의 그래프는 비선형 신호의 3차 혼변조 성분을 나타낸 것이다.
도 9를 참조하면, 각각의 경로를 통과한 3차 혼변조 성분을 나타내는 ③의 그래프와 ④의 그래프는 위상이 180° 차이를 보이고 동일한 출력 크기를 가지므로, 최종적으로 출력단자에서 ③의 그래프에 따른 신호와 ④의 그래프에 따른 신호가 서로 상쇄된다는 것을 확인할 수 있다. 따라서 기존의 캐스코드 증폭기에 비해 입력 신호에 대한 선형화 성능이 향상된다.
도 10은 도 6에 도시된 신호 증폭 장치에 대한 투톤 시뮬레이션(two-tone simulation)의 결과를 도시한 그래프이다. 시뮬레이션에서 입력 주파수는 2490MHz와 2510MHz, 입력 전력은 -30dBm에서 0dBm까지 인가하였다. 도 10을 참조하면, 입력 전력이 -20dBm에서 -7dBm인 구간에서 혼변조 왜곡 상쇄기(410)가 적용된 신호 증폭 장치의 출력 신호에 포함된 3차 혼변조 성분이 구동부(310)의 출력 신호에 포함된 3차 혼변조 성분의 크기보다 작아진다. 특히 입력 전력이 -12dBm일 때 3차 혼변조 전력이 10dB 이상 감소되는 것을 확인할 수 있다.
본 발명에 따른 신호 증폭 장치를 실제 제작하여 신호에 대한 선형화 성능을 확인하는 실험을 수행하였다.
도 11은 본 발명에 따른 신호 증폭 장치가 구현된 구동 증폭기의 마이크로 포토를 나타낸 도면이다. 도 11에 나타난 혼변조 왜곡 상쇄기(410)가 적용된 구동 증폭기는 도 6에 도시된 신호 증폭 장치와 동일한 구성을 가지며, 0.18um CMOS 공정에 의해 제작되었다. 기존의 캐스코드 구동 증폭기와 혼변조 왜곡 상쇄기(410)가 적용된 구동 증폭기의 바이어스 전류는 각각 11mA와 13mA로, 혼변조 왜곡 상쇄기(410)를 적용한 구동 증폭기에서 2mA의 전류가 더 소비되었다. 이는 혼변조 왜곡 상쇄기(410)에 흐르는 전류에 의한 것이다. 또한 2500MHz 대역에서 측정된 캐스코드 구동 증폭기와 혼변조 왜곡 상쇄기(410)를 적용한 구동 증폭기의 이득은 각각 11.8dB과 11.5dB로, 혼변조 왜곡 상쇄기(410)에 의한 이득 감소는 무시할 만한 수준에 해당한다. 이는 앞에서 설명한 바와 같이 입력 신호의 크기가 구동부(310)에 의해 증폭되기 때문이다. 두 증폭기에서 출력단의 반사 계수인 S22는 각각 -14.7dB와 -14.5dB로 측정되었다. 본 실험에서 이득과 S22는 벡터 네트워크 분석기(vector network analyzer)에 의해 측정되었다.
도 12는 일반적인 캐스코드 구동 증폭기와 혼변조 왜곡 상쇄기(410)를 적용한 구동 증폭기의 OP1dB를 측정한 결과를 도시한 그래프이다. OP1dB는 2500MHz에서 측정되었다. 도 12를 참조하면, 혼변조 왜곡 상쇄기(410)를 적용한 구동 증폭기의 OP1dB는 5.5dBm으로, 일반적인 캐스코드 구동 증폭기의 OP1dB인 0.5dBm에 비해 5dB 향상되었음을 확인할 수 있다.
도 13은 입력 전력의 크기에 따른 전력 부가 효율(Power-added Efficiency : PAE)의 측정 결과를 도시한 그래프이다. PAE는 다음의 수학식 5와 같이 정의되는 값이다.
Figure 112009044451270-pat00005
여기서, Pout은 출력 전력, Pin은 입력 전력, 그리고 PDC는 직류 전력을 나타낸다.
즉, 도 13의 그래프는 입력 전력이 증가할 때 증폭기의 입출력 전력의 차이를 DC 전력으로 나눈 값을 나타낸다. 이는 DC 소비전력이 RF 신호의 이득에 미치는 영향을 나타내는 지표로서, 구동 증폭기의 전력 효율을 의미한다. 따라서 PAE가 높 을수록 증폭기의 효율이 높아진다. 도 13을 참조하면, 입력 전력의 변화에 따른 캐스코드 구동 증폭기와 혼변조 왜곡 상쇄기(410)를 적용한 구동 증폭기의 PAE 특성은 거의 유사하게 측정되었다. 그러나 증폭기의 최대 포화 전력인 OP1dB에서의 PAE를 계산하면, 혼변조 왜곡 상쇄기(410)를 적용한 구동 증폭기의 PAE가 21%이므로 캐스코드 증폭기와 비교하여 13.5%가 향상되었음을 확인할 수 있다. 따라서 혼변조 왜곡 상쇄기(410)를 적용한 구동 증폭기는 OP1dB를 향상시키며, PAE 역시 현저하게 향상시킴을 알 수 있다.
도 14는 캐스코드 구동 증폭기와 혼변조 왜곡 상쇄기(410)를 적용한 구동 증폭기에서 입력 전력에 따른 출력 전력의 크기를 도시한 그래프이고, 도 15는 각각의 구동 증폭기에서 입력 전력에 따른 3차 혼변조 왜곡 성분의 크기를 도시한 그래프이다. 도 14 및 도 15의 그래프는 투톤 시뮬레이션의 결과로 얻어진 것이다. 또한 투톤 입력 주파수는 2490MHz와 2510MHz로 20MHz의 주파수 간격을 두었다.
도 14의 그래프로부터 증폭기의 선형성을 나타내는 지표인 OIP3의 측정 결과를 살펴보면, 혼변조 왜곡 상쇄기(410)를 적용한 구동 증폭기의 OIP3가 15.5dBm으로 캐스코드 구동 증폭기와 비교하여 6dB 향상된 값을 보이는 것을 알 수 있다. 이때 OIP3의 측정 결과는 입력 전력이 -30dBm일 때 측정한 것이다. 또한 도 15를 참조하면, 혼변조 왜곡 상쇄기(410)를 적용한 경우에 3차 혼변조 왜곡 성분은 입력 전력이 -20dBm일 때 15dB가 증가하였으며, 이와 같이 3차 혼변조 왜곡 성분이 급격하게 증가하는 현상은 입력 전력이 -14dBm이 될 때까지 나타난다.
아래의 표 1에 캐스코드 구동 증폭기와 혼변조 왜곡 상쇄기(410)가 적용된 구동 증폭기에 대한 실험 결과를 정리하여 나타내었다.
파라미터 캐스코드 구동 증폭기 혼변조 왜곡 상쇄기(410)가
적용된 구동 증폭기
공급 전압 1.8V 1.8V
공급 전류 11mA 13mA
전력 이득 11.8dB 11.5dB
S22 -14.7dB -14.5dB
OP1dB 0.5dBm 5.5dBm
OIP3 9.5dBm 15.5dBm
PAE(OP1dB에서) 7.5% 21%
이상에서 설명한 바와 같이 혼변조 왜곡 상쇄기(410)를 적용하여 증폭기를 설계하는 경우, OP1dB 및 OIP3가 크게 증가하여 구동 증폭기의 선형성이 획기적으로 향상된다. 또한 특정한 입력 전력의 구간에서 3차 혼변조 왜곡 특성이 급격히 향상되므로 이 구간의 입력 전력에 해당하는 신호가 입력되면 증폭기의 3차 혼변조 왜곡 전력이 크게 억제된다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
도 1은 기존에 사용된 신호 증폭기의 회로도를 도시한 도면,
도 2는 공통 소스 트랜지스터와 공통 게이트 트랜지스터로 구성된 캐스코드 증폭기를 도시한 도면,
도 3은 본 발명에 따른 개선된 선형성을 가지는 신호 증폭 장치에 대한 바람직한 제1실시예의 구성을 도시한 회로도,
도 4는 본 발명에 따른 개선된 선형성을 가지는 신호 증폭 장치에 대한 바람직한 제2실시예의 구성을 도시한 회로도,
도 5는 본 발명에 따른 개선된 선형성을 가지는 신호 증폭 장치에 대한 바람직한 제3실시예의 구성을 도시한 회로도,
도 6은 본 발명에 따른 개선된 선형성을 가지는 신호 증폭 장치에 대한 바람직한 제4실시예의 구성을 도시한 회로도,
도 7은 제1능동소자와 제2능동소자로 이루어진 구동부, 즉 기존의 캐스코드 증폭기에 비선형 신호 발생소자인 혼변조 왜곡 상쇄기가 연결된 경우를 도시한 회로도,
도 8은 도 7에 도시된 회로에서 구동부의 출력 파형 및 혼변조 왜곡 상쇄기의 출력 파형을 비교하여 도시한 그래프,
도 9는 도 6에 도시된 신호 증폭 장치에 있어서 입력 신호의 크기에 따른 증폭 신호 또는 비선형 신호의 크기를 도시한 그래프,
도 10은 도 6에 도시된 신호 증폭 장치에 대한 투톤 시뮬레이션(two-tone simulation)의 결과를 도시한 그래프,
도 11은 본 발명에 따른 신호 증폭 장치가 구현된 구동 증폭기의 마이크로 포토를 나타낸 도면,
도 12는 일반적인 캐스코드 구동 증폭기와 혼변조 왜곡 상쇄기를 적용한 구동 증폭기의 OP1dB를 측정한 결과를 도시한 그래프,
도 13은 입력 전력의 크기에 따른 전력 부가 효율(Power-added Efficiency : PAE)의 측정 결과를 도시한 그래프,
도 14는 캐스코드 구동 증폭기와 혼변조 왜곡 상쇄기를 적용한 구동 증폭기에서 입력 전력에 따른 출력 전력의 크기를 도시한 그래프, 그리고,
도 15는 캐스코드 구동 증폭기와 혼변조 왜곡 상쇄기를 적용한 구동 증폭기에서 입력 전력에 따른 3차 혼변조 왜곡 성분의 크기를 도시한 그래프이다.

Claims (4)

  1. 제1능동소자 및 제2능동소자로 이루어진 캐스코드 증폭기의 구조를 가지며, 입력 신호를 증폭시킨 증폭 신호를 출력단자로 출력하는 구동부;
    게이트 단자와 드레인 단자가 단락되어 상기 제1능동소자와 상기 제2능동소자의 사이에서 분기된 신호를 입력받는 제3능동소자;
    게이트와 단자와 드레인 단자가 상기 제3능동소자의 소스 단자에 연결되는 제4능동소자; 및
    게이트 단자가 상기 제4능동소자의 드레인 단자에 연결되며, 상기 입력 신호에 포함된 3차 혼변조 왜곡 성분을 상쇄시키기 위해 상기 증폭 신호와 위상이 반대인 비선형 신호를 상기 출력단자로 출력하는 제5능동소자;를 포함하며,
    상기 제3능동소자 및 상기 제4능동소자에 의해 상기 제5능동소자의 동작점이 결정되는 것을 특징으로 하는 신호 증폭 장치.
  2. 제 1항에 있어서,
    상기 구동부는 게이트와 소스 단자 간의 전압의 크기에 기초하여 드레인 단자 소스 단자 간의 전류의 크기가 변동되며 게이트 단자로 상기 입력 신호가 입력되는 제1능동소자와, 게이트 단자는 바이어스 전위에 연결되고 소스 단자는 상기 제1능동소자의 드레인 단자에 연결되며 드레인 단자는 상기 출력단자에 연결되는 제2능동소자로 이루어진 것을 특징으로 하는 신호 증폭 장치.
  3. 제 2항에 있어서,
    상기 제4능동소자의 드레인 단자와 상기 제5능동소자의 게이트 단자 사이에 연결되어 상기 비선형 신호의 크기를 조절하는 수동소자인 제1저항소자를 더 포함하는 것을 특징으로 하는 신호 증폭 장치.
  4. 제 2항 또는 제 3항에 있어서,
    상기 제5능동소자의 드레인 단자와 상기 출력단자 사이에 연결되어 상기 비선형 신호의 크기를 조절하는 수동소자인 제2저항소자를 더 포함하는 것을 특징으로 하는 신호 증폭 장치.
KR1020090066467A 2009-07-21 2009-07-21 개선된 선형성을 가지는 신호 증폭 장치 KR101062749B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090066467A KR101062749B1 (ko) 2009-07-21 2009-07-21 개선된 선형성을 가지는 신호 증폭 장치
US12/625,201 US7940126B2 (en) 2009-07-21 2009-11-24 Signal amplification apparatus with advanced linearization

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090066467A KR101062749B1 (ko) 2009-07-21 2009-07-21 개선된 선형성을 가지는 신호 증폭 장치

Publications (2)

Publication Number Publication Date
KR20110008908A KR20110008908A (ko) 2011-01-27
KR101062749B1 true KR101062749B1 (ko) 2011-09-06

Family

ID=43496774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090066467A KR101062749B1 (ko) 2009-07-21 2009-07-21 개선된 선형성을 가지는 신호 증폭 장치

Country Status (2)

Country Link
US (1) US7940126B2 (ko)
KR (1) KR101062749B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125272B1 (en) * 2009-07-14 2012-02-28 Marvell International Ltd. Low power wide-band amplifier with reused current
JP2020129721A (ja) * 2019-02-07 2020-08-27 株式会社東芝 高周波増幅回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703595B1 (ko) * 2005-10-17 2007-04-06 성균관대학교산학협력단 개선된 선형특성을 갖는 캐스코드형 증폭기
US7301396B1 (en) 2004-12-16 2007-11-27 Anadigics, Inc. System and method for distortion cancellation in amplifiers
US20080186096A1 (en) 2004-12-16 2008-08-07 Johnson Douglas M System and method for distortion cancellation in amplifiers
US20080252377A1 (en) 2006-10-30 2008-10-16 Lee Seung-Wook Low noise amplifier having improved linearity

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498533B1 (en) * 2000-09-28 2002-12-24 Koninklijke Philips Electronics N.V. Bootstrapped dual-gate class E amplifier circuit
US6965270B1 (en) * 2003-12-18 2005-11-15 Xilinx, Inc. Regulated cascode amplifier with controlled saturation
DE102004056435A1 (de) * 2004-11-23 2006-06-01 Universität Stuttgart Leistungsverstärker zum Verstärken von Hochfrequenz(HF)-Signalen

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7301396B1 (en) 2004-12-16 2007-11-27 Anadigics, Inc. System and method for distortion cancellation in amplifiers
US20080186096A1 (en) 2004-12-16 2008-08-07 Johnson Douglas M System and method for distortion cancellation in amplifiers
KR100703595B1 (ko) * 2005-10-17 2007-04-06 성균관대학교산학협력단 개선된 선형특성을 갖는 캐스코드형 증폭기
US20080252377A1 (en) 2006-10-30 2008-10-16 Lee Seung-Wook Low noise amplifier having improved linearity

Also Published As

Publication number Publication date
US20110018636A1 (en) 2011-01-27
US7940126B2 (en) 2011-05-10
KR20110008908A (ko) 2011-01-27

Similar Documents

Publication Publication Date Title
CN101939907B (zh) 具有制动电流路径的多重线性模式的低噪声放大器
KR101758086B1 (ko) 개선된 선형적 특징을 가지는 전력 증폭기
US20150188500A1 (en) Power amplifier
US9203368B2 (en) Power amplifier
US10951172B2 (en) Linear doherty power amplifier
KR100748721B1 (ko) 저잡음 증폭을 위한 푸시-풀 증폭기 및 방법
KR100955822B1 (ko) 선형성이 향상된 차동 증폭 회로
US9252719B2 (en) Transmitter with predistorter
CN111884605B (zh) 一种差分运算放大器
KR101766628B1 (ko) 전치 보상기를 갖는 송신기
KR101062749B1 (ko) 개선된 선형성을 가지는 신호 증폭 장치
CN112953419A (zh) 一种基于共源共栅结构的非线性抵消功率放大器
KR20150076571A (ko) 무선 송수신기용 선형 전력증폭기
JP3164151B2 (ja) 電力増幅器
Westesson et al. Low-power complex polynomial predistorter circuit in CMOS for RF power amplifier linearization
WO2023283856A1 (en) Amplifier error correction circuit
CN114759886B (zh) 一种射频放大电路
KR102449479B1 (ko) 전력 증폭기
CA2690442A1 (en) Distortion cancellation method and circuit
JPH07240638A (ja) 高周波増幅器
Zhang A novel broadband linearization technique for amplifier design
Kim et al. 1.9 GHz band highly linear 2-stage power amplifier MMIC based on InGaP/GaAs HBT
Raheema et al. Analytical comparison of Predistorter circuits for DS-CDMA PA
KR100313429B1 (ko) 삽입손실을갖지않는에프이티사전왜곡기
Hedayati et al. A fully integrated highly linear efficient power amplifier in 0.25 µm BiCMOS technology for wireless applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170801

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee