KR100703595B1 - 개선된 선형특성을 갖는 캐스코드형 증폭기 - Google Patents

개선된 선형특성을 갖는 캐스코드형 증폭기 Download PDF

Info

Publication number
KR100703595B1
KR100703595B1 KR1020050097536A KR20050097536A KR100703595B1 KR 100703595 B1 KR100703595 B1 KR 100703595B1 KR 1020050097536 A KR1020050097536 A KR 1020050097536A KR 20050097536 A KR20050097536 A KR 20050097536A KR 100703595 B1 KR100703595 B1 KR 100703595B1
Authority
KR
South Korea
Prior art keywords
active element
source
emitter
drain
collector
Prior art date
Application number
KR1020050097536A
Other languages
English (en)
Inventor
김병성
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020050097536A priority Critical patent/KR100703595B1/ko
Application granted granted Critical
Publication of KR100703595B1 publication Critical patent/KR100703595B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 캐스코드형 증폭기의 선형성 개선방법과 이를 적용한 증폭기 및 주파수 혼합기의 구현 방법에 대한 것이다. 더욱 상세하게는 캐스코드 증폭기의 공통 소오스(또는 공통 소오스)단자에 접지된 능동소자의 출력단에서 발생하는 비선형 전류성분을 선택적으로 상쇄시켜 공통 게이트(또는 공통 게이트)단자와 접지된 캐스코드 단으로 선형화된 전류만을 전달하는 보조회로의 구현에 관한 것이다.이를 위하여 본 발명은, 제 1 단자, 제 2 단자, 제 3 단자를 갖는 제 3 능동소자의 상기 제 2 단자를 상기 제 2 능동소자의 상기 제 2 단자에 공통으로 접속하여 상기 제 1 능동소자의 상기 제 3 단자에서 출력되는 전류 성분 중 비선형 전류 성분을 상기 제 3 능동소자의 상기 제 2 단자로 흡수하게 하고, 선형화된 전류는 상기 제 2 능동소자의 상기 제 2 단자로 유입되게 하여, 최종적으로 선형화된 전류는 상기 제 2 능동소자의 상기 제 3 단자로 출력되게 하는 방법을 제시한다.
선형성, 증폭기, 캐스코드

Description

개선된 선형특성을 갖는 캐스코드형 증폭기{CASCODE AMPLIFIE WITH IMPROVED LINEARITY}
도1은 종래의 캐스코드 증폭기를 도시한 회로도.
도2는 본 발명에 따라 NMOS 회로를 사용하여 선형성이 향상된 캐스코드 증폭기를 도시한 회로도.
도3은 본 발명에 따라 PMOS 회로를 사용하여 선형성이 향상된 캐스코드 증폭기를 도시한 회로도.
도4는 본 발명에 따라 주 능동소자(M1)의 게이트 소오스간 전압에 대한 드레인 전류값을 도시한 그래프.
도5는 본 발명에 따라 주 능동소자(M1)의 게이트 소오스간 전압에 대한 트랜스컨덕턴스값을 도시한 그래프.
도6은 본 발명에 따라 주 능동소자(M1)의 게이트 소오스간 전압에 대한 트랜스컨덕턴스의 1차 도함수 값을 도시한 그래프.
도7은 본 발명에 따라 주 능동소자(M1)의 게이트 소오스간 전압에 대한 트랜스컨덕턴스의 2차 도함수 값을 도시한 그래프.
도8은 도2의 주 능동소자(M1)의 게이트 소오스간 전압에 대한 개별 능동 소자의 트랜스 컨덕턴스의 2차 도함수값을 도시한 그래프.
도9는 도2의 제 2 능동소자(M2) 및 제 3 능동소자(M3)의 채널 길이의 변화에 대한 개별 능동소자의 트랜스 컨덕턴스의 2차 도함수값을 도시한 그래프.
도10은 본 발명에 따라 PMOS 회로를 사용하여 선형성이 향상된 캐스코드 증폭기를 도시한 회로도.
도11은 도 10 의 제 3 능동소자(M3)의 게이트 소오스간 전압에 대한 개별 능동 소자의 트랜스 컨덕턴스의 2차 도함수값을 도시한 그래프.
도12는 도2에 도시된 회로를 차동 회로 구조로 구성한 것을 도시한 회로도.
도13은 종래의 폴디드 캐스코드 증폭기를 본 발명에 따라서 선형성이 향상되도록 한 회로를 도시한 회로도.
도14는 종래의 싱글 밸런스드 주파수 혼합기 회로를 본 발명에 따라서 선형성이 향상되도록 한 회로를 도시한 회로도.
본 발명은 캐스코드형 증폭기의 선형성 개선방법과 이를 적용한 증폭기 및 주파수 혼합기의 구현 방법에 대한 것이다. 더욱 상세하게는 공통 소오스(또는 공통 소오스)단자에 접지된 능동소자의 출력단에서 발생하는 비선형 전류성분을 선택적으로 상쇄시켜 공통 게이트(또는 공통 게이트)단자와 접지된 캐스코드 단으로 선형화된 전류만을 전달하는 보조회로의 구현에 관한 것이다.
휴대용 무선 송수신기등에서는 제한된 전력 소모 조건에서 상호변조에 의한 수신기 감도의 저하를 막기 위해 초단에 고선형성을 갖는 증폭기 및 주파수 혼합기를 필요로 한다. 종래에 선형성을 개선하기 위한 방법은 피드백, 전치왜곡 등이 있다. 피드백 및 전치왜곡 방법은 발진가능성, 구현의 복잡도, 잡음열화 등의 문제로 인해 휴대용 단말기에는 사용이 곤란하다.
본 발명은 캐스코드형 증폭 회로에서 공통 소오스(소오스)에 접지된 능동소자에서 발생되는 비선형성을 개선하는 것을 목적으로 한다.
또한, 본 발명의 다른 목적은 캐스코드형 증폭기의 공통 소오스(소오스)에 접지된 능동소자에서 발생하는 비선형 전류성분을 상기 소자의 드레인(컬렉터) 단에서 분리시켜 공통 게이트 회로의 소오스로 유입되는 것을 막는 후치 혼변조 흡수 회로의 실제 구현 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명의 또 다른 목적은 상기의 선형성이 개선된 캐스코드형 증폭회로를 이용한 저잡음 증폭기, 주파수 혼합기 및 다단 증폭기의 새로운 선형성 개선회로를 제공하는 것을 목적으로 한다.
이와 같은 목적을 달성하기 위해, 본 발명에서는 게이트, 소오스, 드레인을 갖는 제 1 능동소자에서 게이트와 소오스 사이에 인가되는 전압에 비례하여 드레인에서 출력되는 전류의 비선형 성분을 선택적으로 제거하여 게이트, 소오스, 드레인을 갖는 제 2 능동소자의 소오스에 유입시키기 위한 제 3 능동소자의 회로 구성 및 바이어스 설정 회로와 미세조정 방법이 제공된다. 기본 구성은 게이트, 소오스, 드 레인을 갖는 제 3 능동소자의 상기 소오스를 상기 제 2 능동소자의 상기 소오스에 공통으로 접속하여, 상기 제 1 능동소자의 상기 드레인에서 출력되는 전류 성분 중 비선형 전류 성분을 상기 제 3 능동소자의 상기 소오스로 흡수하게 하고, 선형화된 전류는 상기 제 2 능동소자의 상기 소오스로 유입되게 하여, 최종적으로 선형화된 전류는 상기 제 2 능동소자의 상기 드레인으로 출력되게 하는 것이다.
이러한 목적을 달성하기 위하여 본 발명은, 게이트, 소오스, 드레인을 갖는 제 1 능동소자에서 게이트와 소오스 사이에 인가되는 전압에 비례하여 드레인에 출력되는 상기 제 1 능동소자 전류의 비선형 전류와 동일한 크기와 위상으로 비선형 전류를 흡수하면서도, 상기 제 1 능동소자의 상기 제 3 단자에서 출력되는 선형 신호 전류성분의 유입은 최소화할 수 있는 혼변조 전류 흡수회로를 구현하기 위한 능동소자의 선택 방법, 상기 제 1 능동소자와의 연결 방법 및 바이어스 회로부를 포함한다.
상기한 목적을 달성하기 위하여 본 발명은, 게이트, 소오스, 드레인을 구비하고 게이트와 소오스 단자간 전압의 크기에 기초하여 드레인과 소오스 단자간 전류의 크기가 변동되며 게이트는 소정의 입력측 바이어스 및 정합회로를 통해 입력단과 접속되어 있는 제 1 능동소자, 게이트, 소오스, 드레인을 구비하고 게이트는 고전위와 연결되고 소오스는 상기 제 1 능동소자의 드레인과 연결되며 드레인을 통해 출력단과 접속하며 LOAD를 통해 +전원과 접속하는 제 2 능동소자, 게이트, 소오 스, 드레인을 구비하고 게이트는 고전위와 연결되고 소오스는 상기 제 1 능동소자의 드레인과 연결되며 드레인은 +전원과 접속하며 트랜스컨덕턴스
Figure 112005058507251-pat00001
이 상기 제 1 능동소자의
Figure 112005058507251-pat00002
보다 작은 제 3 능동소자, 상기 제 1 능동소자의 소오스에 연결되어 접지되는 소오스 임피던스부를 포함하되 상기 제 3 능동소자의 소오스와 상기 제 2 능동소자의 소오스가 상기 제 1 능동소자의 드레인에 공통으로 접속하여 상기 제 1 능동소자의 드레인에서 출력되는 전류 중
Figure 112005058507251-pat00003
혼변조 전류를 상기 제 3 능동소자의 소오스로 흐르도록 함을 특징으로 한다.
또한, 게이트, 소오스, 드레인을 구비하고 게이트와 소오스 단자간 전압의 크기에 기초하여 드레인과 소오스 단자간 전류의 크기가 변동되며 게이트는 소정의 입력측 바이어스 및 정합회로를 통해 입력단과 접속되어 있는 제 1 능동소자, 게이트, 소오스, 드레인을 구비하고 게이트는 고전위와 연결되고 소오스는 상기 제 1 능동소자의 드레인과 연결되며 드레인을 통해 출력단과 접속하며 LOAD를 통해 +전원과 접속하는 제 2 능동소자, 게이트, 소오스, 드레인을 구비하고 게이트와 드레인은 임피던스를 통해 접지되고 소오스는 상기 제 1 능동소자의 드레인과 제 2 능동소자의 소오스에 연결되어 있으며 트랜스컨덕턴스
Figure 112005058507251-pat00004
이 제 1 능동소자의
Figure 112005058507251-pat00005
보다 작은 제 3 능동소자, 상기 제 1 능동소자의 소오스에 연결되어 접지되는 소오스 임피던스부를 포함하되 상기 제 3 능동소자의 소오스와 상기 제 2 능동소자의 소오스가 상기 제 1 능동소자의 드레인에 공통으로 접속하여 상기 제 1 능 동소자의 드레인에서 출력되는 전류 중
Figure 112005058507251-pat00006
혼변조 전류를 상기 제 3 능동소자의 소오스로 흐르도록 함을 특징으로 한다.
또한, 게이트, 소오스, 드레인을 구비하고 게이트와 소오스 단자간 전압의 크기에 기초하여 드레인과 소오스 단자간 전류의 크기가 변동되며 게이트는 소정의 입력측 바이어스 및 정합회로를 통해 입력단과 접속되어 있는 제 1 능동소자, 게이트, 소오스, 드레인을 구비하고 게이트는 고전위와 연결되고 소오스는 상기 제 1 능동소자의 드레인과 연결되며 드레인을 통해 출력단과 접속하며 LOAD를 통해 +전원과 접속하는 제 2 능동소자, 게이트, 소오스, 드레인을 구비하고 게이트는 바이어스를 통해 고전위와 연결되고 드레인은 접지되며 소오스는 상기 제 1 능동소자의 드레인과 제 2 능동소자의 소오스에 연결되어 있으며 트랜스컨덕턴스
Figure 112005058507251-pat00007
이 제 1 능동소자의
Figure 112005058507251-pat00008
보다 작은 제3 능동소자, 상기 제 1 능동소자의 소오스에 연결되어 접지되는 소오스 임피던스부를 포함하되 상기 제 3 능동소자의 소오스와 상기 제 2 능동소자의 소오스가 상기 제 1 능동소자의 드레인에 공통으로 접속하여 상기 제 1 능동소자의 드레인에서 출력되는 전류 중
Figure 112005058507251-pat00009
혼변조 전류를 상기 제 3 능동소자의 소오스로 흐르도록 함을 특징으로 한다.
또한, 상기 제 2 능동소자는 얇은 산화막 NMOS FET으로 형성되며 상기 제 3 능동소자는 두꺼운 산화막 NMOS FET으로 형성되는 것을 특징으로 한다.
또한, 상기 제 2 능동소자는 얇은 산화막 NMOS FET 으로 형성되며 상기 제 3 능동소자는 얇은 산화막 PMOS FET으로 형성되는 것을 특징으로 한다.
또한, 상기 제 1 능동소자(M1)는 게이트 소오스 사이의 전압에 선형적 비례하는 성분, 게이트 소오스 사이의 전압의 제곱, 세제곱 및 고차항에 비례하는 전류성분을 포함하는 것을 특징으로 한다.
또한, 베이스, 에미터, 콜렉터를 구비하고 베이스와 에미터 단자간 전압의 크기에 기초하여 콜렉터과 에미터 단자간 전류의 크기가 변동되며 베이스는 소정의 입력측 바이어스 및 정합회로를 통해 입력단과 접속되어 있는 제 1 능동소자, 베이스, 에미터, 콜렉터를 구비하고 베이스는 고전위와 연결되고 에미터는 상기 제 1 능동소자의 콜렉터와 연결되며 콜렉터를 통해 출력단과 접속하며 LOAD를 통해 +전원과 접속하는 제 2 능동소자, 베이스, 에미터, 콜렉터를 구비하고 베이스는 고전위와 연결되고 에미터는 상기 제 1 능동소자의 콜렉터와 연결되며 콜렉터는 +전원과 접속하며 트랜스컨덕턴스
Figure 112005058507251-pat00010
이 상기 제 1 능동소자의
Figure 112005058507251-pat00011
보다 작은 제 3 능동소자, 상기 제 1 능동소자의 에미터에 연결되어 접지되는 소스 또는 소오스 임피던스부를 포함하되 상기 제 3 능동소자의 에미터와 상기 제 2 능동소자의 에미터가 상기 제 1 능동소자의 콜렉터에 공통으로 접속하여 상기 제 1 능동소자의 콜렉터에서 출력되는 전류 중
Figure 112005058507251-pat00012
혼변조 전류를 상기 제 3 능동소자의 에미터로 흐르도록 함을 특징으로 한다.
또한, 베이스, 에미터, 콜렉터를 구비하고 베이스와 에미터 단자간 전압의 크기에 기초하여 콜렉터와 에미터 단자간 전류의 크기가 변동되며 베이스는 소정의 입력측 바이어스 및 정합회로를 통해 입력단과 접속되어 있는 제 1 능동소자, 베이스, 에미터, 콜렉터를 구비하고 베이스는 고전위와 연결되고 에미터는 상기 제 1 능동소자의 콜렉터와 연결되며 콜렉터를 통해 출력단과 접속하며 LOAD를 통해 +전원과 접속하는 제 2 능동소자, 베이스, 에미터, 콜렉터를 구비하고 베이스와 콜렉터는 임피던스를 통해 접지되고 소오스는 상기 제 1 능동소자의 콜렉터와 제 2 능동소자의 에미터에 연결되어 있으며 트랜스컨덕턴스
Figure 112005058507251-pat00013
이 제 1 능동소자의
Figure 112005058507251-pat00014
보다 작은 제 3 능동소자, 상기 제 1 능동소자의 에미터에 연결되어 접지되는 에미터 임피던스부를 포함하되 상기 제 3 능동소자의 에미터와 상기 제 2 능동소자의 에미터가 상기 제 1 능동소자의 콜렉터에 공통으로 접속하여 상기 제 1 능동소자의 콜렉터에서 출력되는 전류 중
Figure 112005058507251-pat00015
혼변조 전류를 상기 제 3 능동소자의 에미터로 흐르도록 함을 특징으로 한다.
또한, 베이스, 에미터, 콜렉터를 구비하고 베이스와 에미터 단자간 전압의 크기에 기초하여 콜렉터와 에미터 단자간 전류의 크기가 변동되며 베이스는 소정의 입력측 바이어스 및 정합회로를 통해 입력단과 접속되어 있는 제 1 능동소자, 베이스, 에미터, 콜렉터를 구비하고 베이스는 고전위와 연결되고 에미터는 상기 제 1 능동소자의 콜렉터와 연결되며 콜렉터를 통해 출력단과 접속하며 LOAD를 통해 +전원과 접속하는 제 2 능동소자, 베이스, 에미터, 콜렉터를 구비하고 베이스와 콜렉터는 임피던스를 통해 접지되고 에미터는 상기 제 1 능동소자의 콜렉터와 제 2 능 동소자의 에미터에 연결되어 있으며 트랜스컨덕턴스
Figure 112005058507251-pat00016
이 제 1 능동소자의
Figure 112005058507251-pat00017
보다 작은 제 3 능동소자, 상기 제 1 능동소자의 에미터에 연결되어 접지되는 에미터 임피던스부를 포함하되 상기 제 3 능동소자의 에미터와 상기 제 2 능동소자의 에미터가 상기 제 1 능동소자의 콜렉터에 공통으로 접속하여 상기 제 1 능동소자의 콜렉터에서 출력되는 전류 중
Figure 112005058507251-pat00018
혼변조 전류를 상기 제 3 능동소자의 소오스로 흐르도록 함을 특징으로 한다.
또한, 상기 제 1 능동소자(M1)는 베이스와 에미터 사이의 전압에 선형적 비례하는 성분, 베이스와 에미터 사이의 전압의 제곱, 세제곱 및 고차항에 비례하는 전류성분을 포함하는 것을 특징으로 한다.
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다. 도1은 종래의 캐스코드 증폭기를 도시한 회로도이며, 도2는 본 발명에 따라 NMOS 회로를 사용하여 선형성이 향상된 캐스코드 증폭기를 도시한 회로도이고, 도3은 본 발명에 따라 PMOS 회로를 사용하여 선형성이 향상된 캐스코드 증폭기를 도시한 회로도이다.
또한, 도4는 본 발명에 따라 주 능동소자(M1)의 게이트 소오스간 전압에 대한 드레인 전류값을 도시한 그래프이고, 도5는 본 발명에 따라 주 능동소자(M1)의 게이트 소오스간 전압에 대한 트랜스컨덕턴스값을 도시한 그래프이고, 도6은 본 발명에 따라 주 능동소자(M1)의 게이트 소오스간 전압에 대한 트랜스컨덕턴스의 1차 도함수 값을 도시한 그래프이다.
또한, 도7은 본 발명에 따라 주 능동소자(M1)의 게이트 소오스간 전압에 대한 트랜스컨덕턴스의 2차 도함수 값을 도시한 그래프이고, 도8은 도2의 주 능동소자(M1)의 게이트 소오스간 전압에 대한 개별 능동 소자의 트랜스 컨덕턴스의 2차 도함수값을 도시한 그래프이며, 도9는 도2의 제 2 능동소자(M2) 및 제 3 능동소자(M3)의 채널 길이의 변화에 대한 개별 능동소자의 트랜스 컨덕턴스의 2차 도함수값을 도시한 그래프이다.
또한, 도10은 본 발명에 따라 PMOS 회로를 사용하여 선형성이 향상된 캐스코드 증폭기를 도시한 회로도이고, 도11은 도 10 의 제 3 능동소자(M3)의 게이트 소오스간 전압에 대한 개별 능동 소자의 트랜스 컨덕턴스의 2차 도함수값을 도시한 그래프이고, 도12는 도2에 도시된 회로를 차동 회로 구조로 구성한 것을 도시한 회로도이며, 도13은 종래의 폴디드 캐스코드 증폭기를 본 발명에 따라서 선형성이 향상되도록 한 회로를 도시한 회로도이고, 도14는 종래의 싱글 밸런스드 주파수 혼합기 회로를 본 발명에 따라서 선형성이 향상되도록 한 회로를 도시한 회로도이다.
도1은 종래의 캐스코드 증폭기를 도시한 회로도이다. 도시된 바와 같이, 종래의 캐스코드 증폭기는 제 1 능동소자와 제 2 능동소자로 구성되어 있다. 여기서, 제 1 능동소자의 게이트는 소정의 입력측 바이어스 및 정합회로를 통해 입력단과 접속되어 있으며 소오스를 통하여 접지되고 있으며 드레인단은 제 2능동소자의 소오스단과 연결되어 있다. 또한, 제 2 능동소자의 게이트단은 고준위와 연결되어 있으며, 소오스는 제 1 능동소자의 드레인단과 연결되어 있으며 드레인단은 Load를 통하여 고준위와 연결됨과 동시에 출력단과 접속되어 있다. 따라서, 비선형 전류성 분이 효과적으로 제거되지 못하고 있다. 즉, 게이트, 소오스, 드레인을 갖는 제 1 능동소자에서 게이트와 소오스 단자 사이에 인가되는 전압에 비례하여 드레인단에 출력되는 전류의 비선형 성분을 제거할 어떤 수단도 없이 제 2 능동소자의 소오스단으로 흘러가서 제 2 능동소자와 연결된 출력단으로 전류성분이 나오고 있는 것이다. 따라서, 제 1 능동소자의 드레인단에서 흘러나오는 전류 중 비선형 전류성분을 제거할 필요성이 있다.
도 2는 NMOS를 사용한 혼변조 상쇄 회로의 한 실시 예이다. 본 발명에 따른 선형성 개선 캐스코드 증폭기 회로는 3개의 능동 소자를 사용한다. 사용하는 능동소자로는 산화막 반도체 전계효과 트랜지스터 (MOSFET) 및 쌍극자 접합 트랜지스터(BJT)가 가능하다. MOSFET은 게이트와 소오스 사이에 인가되는 전압에 비례하는 전류를 드레인으로 출력하고, BJT는 게이트와 소오스 사이에 인가되는 전압에 비례하는 전류를 컬렉터로 출력한다. 도 2는 MOSFET 만을 사용하여 구성한 본 발명의 실시예이다.
도 2에서 제 1 능동소자(M1)는 M1의 게이트 소오스 사이의 전압에 비례하는 전류를 드레인으로 출력하는데, 이 출력전류는 게이트 소오스 사이의 전압에 선형적 비례하는 성분뿐 아니라, 게이트 소오스 사이의 전압의 제곱, 세제곱 및 고차항에 비례하는 전류성분을 포함하고 있다. 이를 수학식으로 표현하면 다음과 같다.
Figure 112005058507251-pat00019
혼변조 전류는 주로 세제곱에 비례하는 성분에 의해 발생한다. 보조적으로 M1의 소오스 임피던스를 통한 피드백 전압이 제곱항에 비례하는 성분을 거쳐 혼변조 전류를 만든다. 일단 여기서는
Figure 112005058507251-pat00020
성분에 의해 발생하는 혼변조 전류를 상쇄시키는 것을 위주로 설명한다. M3의 역할은 상기 작용을 통해 M1의 드레인으로 출력되는 혼변조 전류를 M3의 소오스로 흡수해 내는 것이다. M3의 소오스로 유입되는 전류는 M3의 소오스와 게이트 사이에 걸리는 전압과 M3의 트랜스 컨덕턴스 특성에 의해 결정된다. M3가 혼변조 전류 흡수회로로 동작하기 위해서는 다음 두 조건을 만족해야 한다. 첫째로 M3는 M1의 드레인에서 출력되는 선형전류성분의 유입을 최소화해야 한다. 이는 M3의
Figure 112005058507251-pat00021
이 M1의
Figure 112005058507251-pat00022
에 비해 매우 작아야 한다는 것을 의미한다. 두 번째로는 M3의 소오스로 유입되는 혼변조 전류는 M1에서 발생하는 혼변조 전류와 동일한 크기와 위상을 가져야 한다. 이 것은 M3의 게이트 소오스 사이에 걸리는 전압이 M1의 게이트 소오스 전압과 동상이기 때문에 M3의
Figure 112005058507251-pat00023
와 M1의
Figure 112005058507251-pat00024
가 같은 부호가 되어야 한다는 것을 의미한다.
도 2 는 본 발명에 따른 MOSFET을 사용하여 상기의 두 조건을 만족하는 회로를 도시한 것이다. 도 2에서 M1과 M2는 낮은 문턱전압을 갖는 소자이며, M3는 두꺼운 산화막을 갖는 소자로 구성된다. 한편 도 8 및 도 9는 M1, M2에 게이트 길이 0.18um에 얇은 산화막을 갖는 소자를 사용하고, M3에는 두꺼운 산화막을 갖는 0.35um 소자를 사용했을 때 각 소자의 드레인 단에서 관측한
Figure 112006087232642-pat00025
를 도시한 그림이다. 도 8 및 도 9에서 알 수 있듯이 원형으로 표시한 영역에서 M1의
Figure 112006087232642-pat00026
효과가 M3에 의해 거의 흡수되어 M2의 드레인에서 관측한
Figure 112006087232642-pat00027
값은 거의 0이 됨을 확인할 수 있다. 아울러 M3는 두꺼운 산화막을 갖는 소자이기 때문에 대부분의 DC 바이어스 전류는 M2로 흐르게 된다. 따라서, M3의
Figure 112006087232642-pat00028
은 매우 작은 값을 갖게되며, 캐스코드 증폭단의 이득 감소는 1-2dB 이하가 된다.
도 3 은 본 발명에 따라 PMOS 회로를 사용하여 선형성이 향상된 캐스코드 증폭기를 도시한 회로도로서, 제 1 능동소자의 게이트는 바이어스 및 정합회로를 통해 입력단과 접속되어 있으며 소오스는 접지되어 있으며 드레인단은 제 3 능동소자의 소오스와 제 2 능동소자의 소오스와 연결되어 있다. 또한, 제 2 능동소자의 드레인단은 출력단과 연결되어 있고 또한 Load를 통하여 고전위와 연결되어 있으며 게이트는 바이어스부와 연결되어 있고 소오스는 제 1 능동소자의 드레인단과 제 3 능동소자의 소오스와 연결되어 있다. 마지막으로 제 3 능동소자의 드레인단과 게이트는 접지되어 있으며 소오스는 제 1 능동소자의 드레인단과 제 2 능동소자의 소오스와 연결되어 있다. 여기서 0.18 ㎛의 얇은 산화막을 가진 NMOS FET 을 제 2 능동소자로 사용하고 O.18㎛의 얇은 산화막을 가진 PMOS FET 을 제 3 능동소자로 사사용한다. 도 1에 보인 종래 발명과의 차이점은 제 3 능동소자를 사용하여 비선형 전류성분을 흡수하고 있다는 것이다. 즉, 제 3 능동소자의 역할은 제 1 능동소자의 드레인으로 출력되는 혼변조 전류를 제 3 능동소자의 소오스로 흡수해 내는 것이다. 제 3 능동소자의 소오스로 유입되는 전류는 제 3 능동소자의 소오스와 게이트 사이에 걸리는 전압과 제 3 능동소자의 트랜스 컨덕턴스 특성에 의해 결정된다. 제 3 능동소자가 혼변조 전류 흡수회로로 동작하기 위해서는 다음 두 조건을 만족해야 한다. 첫째로 제 3 능동소자는 제 1 능동소자의 드레인에서 출력되는 선형전류성분의 유입을 최소화해야 한다. 두번째로는 제 3 능동소자의 소스로 유입되는 혼변조 전류는 제 1 능동소자에서 발생하는 혼변조 전류와 동일한 크기와 위상을 가져야 한다.
도 4 는 본 발명에 따른 제 1 능동소자(M1)의 게이트 소오스간 전압에 대한 드레인 전류값을 도시한 그래프로서, WIDTH와 LENGTH의 비가 416.66 일때의 값을 측정한 것이다. 그래프상에 나타난 바와 같이 비선형성을 갖고 있다.
또한, 도 5 는 본 발명에 따른 제 1 능동소자(M1)의 게이트 소오스간 전압에 대한 트랜스컨덕턴스값을 도시한 그래프로서, 도 4 와 같이 WIDTH와 LENGTH의 비가 416.66 일때의 값을 측정한 것이다. 최종적으로 포화(saturation)상태에 도달하고 있음이 그래프상에 나타나고 있으며, 비선형성을 갖고 있음이 나타나고 있다.
도 6 은 본 발명에 따른 제 1 능동소자(M1)의 게이트 소오스간 전압에 대한 트랜스컨덕턴스의 1차 도함수(
Figure 112005058507251-pat00029
)값을 도시한 그래프로서,WIDTH와 LENGTH의 비가 416.66 일때의 값을 측정한 것이며 어느 단계까지는 일정한 기울기를 갖고 증가하다가 포화상태에 이른 뒤 점점 감소하는 모습을 보여주고 있다.
또한, 도 7 은 본 발명에 따른 제 1 능동소자(M1)의 게이트 소오스간 전압에 대한 트랜스컨덕턴스의 2차 도함수(
Figure 112005058507251-pat00030
)값을 도시한 그래프로서, WIDTH와 LENGTH의 비가 416.66 일때의 값을 측정한 것이며 일정 시점까지는 값이 감소하며 일정시점을 지난 시점부터 서서히 증가하고 있음을 보여주고 있다.
도 8 은 본 발명에 따른 제 1 능동소자(M1)의 게이트 소오스간 전압에 대한 제 2 능동소자와 제 3 능동소자의 트랜스 컨덕턴스의 2차 도함수(
Figure 112006087232642-pat00031
)값을 도시한 그래프이고, 도 9 는 본 발명에 따른 제 2 능동소자(M2) 및 제 3 능동소자(M3)의 채널 길이의 변화에 대한 개별 능동소자의 트랜스 컨덕턴스의 2차 도함수(
Figure 112006087232642-pat00032
)값을 도시한 그래프이다. 도 8에 따르면, 제 1 능동소자는 WIDTH와 LENGTH의 비가 416.66 이고, 제 2 능동소자는 WIDTH와 LENGTH의 비가 208.33 이며, 제 3 능동소자는 WIDTH와 LENGTH의 비가 121.42 이다. 그래프에 도시한 바와 같이, 원형으로 표시한 영역에서 처럼 제 2 능동소자의
Figure 112006087232642-pat00033
값이 특정 동작 조건에 이르면 0 에 가까워지고 있음을 알 수 있다. 또한, 도 9에 따르면, 제 1 능동소자는 WIDTH와 LENGTH의 비가 416.66 이고, 제 2 능동소자는 WIDTH와 LENGTH의 비가 107.14이고, 제 3 능동소자는 WIDTH와 LENGTH의 비가 140 이다. 그래프에 도시한 바와 같이, 원형으로 표시한 영역에서 처럼 제 2 능동소자의
Figure 112006087232642-pat00034
값이 특정 동작 조건에 이르면 0 에 가까워지고 있음을 알 수 있다.
또한, 도 10 은 본 발명에 따라 PMOS 회로를 사용하여 선형성이 향상된 캐스코드 증폭기를 도시한 회로이다. PMOS FET 0.18 ㎛ 의 얇은 산화막과 NMOS FET 0.18㎛ 의 얇은 산화막을 사용하였으며, 도 3 과의 차이점은 제 3 능동소자가 바이어스를 통하여 접지되고 있다는 점이다. 이러한 제 3 능동소자를 통하여 도면 11 에 보인 바와 같이 제 3 능동소자(M3)의 게이트 소오스간 전압에 대한 개별 능동 소자의 트랜스 컨덕턴스의 2차 도함수값을 보면 제 2 능동소자의 기울기가 0이 되는 지점에서 제 1 능동소자의 값은 최저값이며 제 3 능동소자의 값은 최고값을 나타내고 있다.
도 12는 본 발명에 따른 실시예로서 차동 회로 구조를 구성한 것이며 도 13은 종래의 폴디드 캐스코우드 증폭기를 본 발명에 따른 실시예로서 선형성이 향상되도록 한 회로를 도시한 회로도이며 도 14 는 종래의 싱글 밸런스드 주파수 혼합기 회로를 본 발명에 따른 실시예로서 선형성이 향상되도록 한 회로를 도시한 회로도이다.
여기서, 상기 제 1 능동소자 내지 제 3 능동소자는 산화막 반도체 전계 효과 트랜지스터(MOSFET) 또는 쌍극자접합 트랜지스터(BJT)인 것을 특징으로 하며, 또한 상기 제 1 능동소자 내지 제 3 능동소자는 반도체 전계 효과 트랜지스터(MOSFET)를 사용하는 경우에는 제 1 단자는 게이트, 제 2 단자는 소오스, 제 3 단자는 드레인인 것을 특징으로 한다. 또한, 상기 제 1 능동소자 내지 제 3 능동소자는 쌍극자접합 트랜지스터(BJT)를 사용하는 경우에는 제 1 단자는 게이트, 제 2 단자는 소오스, 제 3 단자는 콜렉터인 것을 특징으로 한다.
본 발명은 캐스코드형 증폭 회로에서 공통 소오스(소오스)에 접지된 능동소자에서 발생되는 비선형성을 개선하는 효과가 있다.
또한, 본 발명은 캐스코드형 증폭기의 공통 소오스(소오스)에 접지된 능동소자에서 발생하는 비선형 전류성분을 상기 소자의 드레인(컬렉터) 단에서 분리시켜 공통 게이트 회로의 소오스로 유입되는 것을 막는 후치 혼변조 흡수 회로의 실제 구현 방법을 제공하는 효과가 있다.
또한, 본 발명은 상기의 선형성이 개선된 캐스코드형 증폭회로를 이용한 저잡음 증폭기, 주파수 혼합기 및 다단 증폭기의 새로운 선형성 개선회로를 제공하는 효과가 있다.

Claims (10)

  1. 게이트, 소오스, 드레인을 구비하고 게이트와 소오스 단자간 전압의 크기에 기초하여 드레인과 소오스 단자간 전류의 크기가 변동되며 게이트는 소정의 입력측 바이어스 및 정합회로를 통해 입력단과 접속되어 있는 제 1 능동소자;
    게이트, 소오스, 드레인을 구비하고 게이트는 고전위와 연결되고 소오스는 상기 제 1 능동소자의 드레인과 연결되며 드레인을 통해 출력단과 접속하며 LOAD를 통해 +전원과 접속하는 제 2 능동소자;
    게이트, 소오스, 드레인을 구비하고 게이트는 고전위와 연결되고 소오스는 상기 제 1 능동소자의 드레인과 연결되며 드레인은 +전원과 접속하며 트랜스컨덕턴스
    Figure 112005058507251-pat00035
    이 상기 제 1 능동소자의
    Figure 112005058507251-pat00036
    보다 작은 제 3 능동소자; 및
    상기 제 1 능동소자의 소오스에 연결되어 접지되는 소오스 임피던스부를 포함하되,
    상기 제 3 능동소자의 소오스와 상기 제 2 능동소자의 소오스가 상기 제 1 능동소자의 드레인에 공통으로 접속하여 상기 제 1 능동소자의 드레인에서 출력되는 전류 중
    Figure 112005058507251-pat00037
    혼변조 전류를 상기 제 3 능동소자의 소오스로 흐르도록 하는 캐스코드형 증폭기.
  2. 게이트, 소오스, 드레인을 구비하고 게이트와 소오스 단자간 전압의 크기에 기초하여 드레인과 소오스 단자간 전류의 크기가 변동되며 게이트는 소정의 입력측 바이어스 및 정합회로를 통해 입력단과 접속되어 있는 제 1 능동소자;
    게이트, 소오스, 드레인을 구비하고 게이트는 고전위와 연결되고 소오스는 상기 제 1 능동소자의 드레인과 연결되며 드레인을 통해 출력단과 접속하며 LOAD를 통해 +전원과 접속하는 제 2 능동소자;
    게이트, 소오스, 드레인을 구비하고 게이트와 드레인은 임피던스를 통해 접지되고 소오스는 상기 제 1 능동소자의 드레인과 제 2 능동소자의 소오스에 연결되어 있으며 트랜스컨덕턴스
    Figure 112005058507251-pat00038
    이 제 1 능동소자의
    Figure 112005058507251-pat00039
    보다 작은 제 3 능동소자; 및
    상기 제 1 능동소자의 소오스에 연결되어 접지되는 소오스 임피던스부를 포함하되,
    상기 제 3 능동소자의 소오스와 상기 제 2 능동소자의 소오스가 상기 제 1 능동소자의 드레인에 공통으로 접속하여 상기 제 1 능동소자의 드레인에서 출력되는 전류 중
    Figure 112005058507251-pat00040
    혼변조 전류를 상기 제 3 능동소자의 소오스로 흐르도록 하는 캐스코드형 증폭기.
  3. 게이트, 소오스, 드레인을 구비하고 게이트와 소오스 단자간 전압의 크기에 기초하여 드레인과 소오스 단자간 전류의 크기가 변동되며 게이트는 소정의 입력측 바이어스 및 정합회로를 통해 입력단과 접속되어 있는 제 1 능동소자;
    게이트, 소오스, 드레인을 구비하고 게이트는 고전위와 연결되고 소오스는 상기 제 1 능동소자의 드레인과 연결되며 드레인을 통해 출력단과 접속하며 LOAD를 통해 +전원과 접속하는 제 2 능동소자;
    게이트, 소오스, 드레인을 구비하고 게이트는 바이어스를 통해 고전위와 연결되고 드레인은 접지되며 소오스는 상기 제 1 능동소자의 드레인과 제 2 능동소자의 소오스에 연결되어 있으며 트랜스컨덕턴스
    Figure 112005058507251-pat00041
    이 제 1 능동소자의
    Figure 112005058507251-pat00042
    보다 작은 제3 능동소자; 및
    상기 제 1 능동소자의 소오스에 연결되어 접지되는 소오스 임피던스부를 포함하되,
    상기 제 3 능동소자의 소오스와 상기 제 2 능동소자의 소오스가 상기 제 1 능동소자의 드레인에 공통으로 접속하여 상기 제 1 능동소자의 드레인에서 출력되는 전류 중
    Figure 112005058507251-pat00043
    혼변조 전류를 상기 제 3 능동소자의 소오스로 흐르도록 하는 캐스코드형 증폭기.
  4. 제 1 항에 있어서,
    상기 제 2 능동소자는 얇은 산화막 NMOS FET으로 형성되며 상기 제 3 능동소 자는 두꺼운 산화막 NMOS FET으로 형성되는 것을 특징으로 하는 캐스코드형 증폭기.
  5. 제 2 항 또는 제 3 항에 있어서,
    상기 제 2 능동소자는 얇은 산화막 NMOS FET 으로 형성되며 상기 제 3 능동소자는 얇은 산화막 PMOS FET으로 형성되는 것을 특징으로 하는 캐스코드형 증폭기
  6. 제 1 항 내지 제 4 항 중 어느 하나의 항에 있어서,
    상기 제 1 능동소자(M1)는 게이트 소오스 사이의 전압에 선형적 비례하는 성분, 게이트 소오스 사이의 전압의 제곱, 세제곱 및 고차항에 비례하는 전류성분을 포함하는 것을 특징으로 하는 캐스코드형 증폭기.
  7. 베이스, 에미터, 콜렉터를 구비하고 베이스와 에미터 단자간 전압의 크기에 기초하여 콜렉터과 에미터 단자간 전류의 크기가 변동되며 베이스는 소정의 입력측 바이어스 및 정합회로를 통해 입력단과 접속되어 있는 제 1 능동소자;
    베이스, 에미터, 콜렉터를 구비하고 베이스는 고전위와 연결되고 에미터는 상기 제 1 능동소자의 콜렉터와 연결되며 콜렉터를 통해 출력단과 접속하며 LOAD를 통해 +전원과 접속하는 제 2 능동소자;
    베이스, 에미터, 콜렉터를 구비하고 베이스는 고전위와 연결되고 에미터는 상기 제 1 능동소자의 콜렉터와 연결되며 콜렉터는 +전원과 접속하며 트랜스컨덕턴스
    Figure 112005058507251-pat00044
    이 상기 제 1 능동소자의
    Figure 112005058507251-pat00045
    보다 작은 제 3 능동소자; 및
    상기 제 1 능동소자의 에미터에 연결되어 접지되는 소스 또는 소오스 임피던스부를 포함하되,
    상기 제 3 능동소자의 에미터와 상기 제 2 능동소자의 에미터가 상기 제 1 능동소자의 콜렉터에 공통으로 접속하여 상기 제 1 능동소자의 콜렉터에서 출력되는 전류 중
    Figure 112005058507251-pat00046
    혼변조 전류를 상기 제 3 능동소자의 에미터로 흐르도록 하는 캐스코드형 증폭기.
  8. 베이스, 에미터, 콜렉터를 구비하고 베이스와 에미터 단자간 전압의 크기에 기초하여 콜렉터와 에미터 단자간 전류의 크기가 변동되며 베이스는 소정의 입력측 바이어스 및 정합회로를 통해 입력단과 접속되어 있는 제 1 능동소자;
    베이스, 에미터, 콜렉터를 구비하고 베이스는 고전위와 연결되고 에미터는 상기 제 1 능동소자의 콜렉터와 연결되며 콜렉터를 통해 출력단과 접속하며 LOAD를 통해 +전원과 접속하는 제 2 능동소자;
    베이스, 에미터, 콜렉터를 구비하고 베이스와 콜렉터는 임피던스를 통해 접 지되고 소오스는 상기 제 1 능동소자의 콜렉터와 제 2 능동소자의 에미터에 연결되어 있으며 트랜스컨덕턴스
    Figure 112005058507251-pat00047
    이 제 1 능동소자의
    Figure 112005058507251-pat00048
    보다 작은 제 3 능동소자; 및
    상기 제 1 능동소자의 에미터에 연결되어 접지되는 에미터 임피던스부를 포함하되,
    상기 제 3 능동소자의 에미터와 상기 제 2 능동소자의 에미터가 상기 제 1 능동소자의 콜렉터에 공통으로 접속하여 상기 제 1 능동소자의 콜렉터에서 출력되는 전류 중
    Figure 112005058507251-pat00049
    혼변조 전류를 상기 제 3 능동소자의 에미터로 흐르도록 하는 캐스코드형 증폭기.
  9. 베이스, 에미터, 콜렉터를 구비하고 베이스와 에미터 단자간 전압의 크기에 기초하여 콜렉터와 에미터 단자간 전류의 크기가 변동되며 베이스는 소정의 입력측 바이어스 및 정합회로를 통해 입력단과 접속되어 있는 제 1 능동소자;
    베이스, 에미터, 콜렉터를 구비하고 베이스는 고전위와 연결되고 에미터는 상기 제 1 능동소자의 콜렉터와 연결되며 콜렉터를 통해 출력단과 접속하며 LOAD를 통해 +전원과 접속하는 제 2 능동소자;
    베이스, 에미터, 콜렉터를 구비하고 베이스와 콜렉터는 임피던스를 통해 접지되고 에미터는 상기 제 1 능동소자의 콜렉터와 제 2 능동소자의 에미터에 연결되 어 있으며 트랜스컨덕턴스
    Figure 112005058507251-pat00050
    이 제 1 능동소자의
    Figure 112005058507251-pat00051
    보다 작은 제 3 능동소자; 및
    상기 제 1 능동소자의 에미터에 연결되어 접지되는 에미터 임피던스부를 포함하되,
    상기 제 3 능동소자의 에미터와 상기 제 2 능동소자의 에미터가 상기 제 1 능동소자의 콜렉터에 공통으로 접속하여 상기 제 1 능동소자의 콜렉터에서 출력되는 전류 중
    Figure 112005058507251-pat00052
    혼변조 전류를 상기 제 3 능동소자의 소오스로 흐르도록 하는 캐스코드형 증폭기.
  10. 제 7항 내지 제 9 항 중 어느 하나의 항에 있어서,
    상기 제 1 능동소자(M1)는 베이스와 에미터 사이의 전압에 선형적 비례하는 성분, 베이스와 에미터 사이의 전압의 제곱, 세제곱 및 고차항에 비례하는 전류성분을 포함하는 것을 특징으로 하는 캐스코드형 증폭기.
KR1020050097536A 2005-10-17 2005-10-17 개선된 선형특성을 갖는 캐스코드형 증폭기 KR100703595B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050097536A KR100703595B1 (ko) 2005-10-17 2005-10-17 개선된 선형특성을 갖는 캐스코드형 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050097536A KR100703595B1 (ko) 2005-10-17 2005-10-17 개선된 선형특성을 갖는 캐스코드형 증폭기

Publications (1)

Publication Number Publication Date
KR100703595B1 true KR100703595B1 (ko) 2007-04-06

Family

ID=38160838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050097536A KR100703595B1 (ko) 2005-10-17 2005-10-17 개선된 선형특성을 갖는 캐스코드형 증폭기

Country Status (1)

Country Link
KR (1) KR100703595B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101062749B1 (ko) * 2009-07-21 2011-09-06 중앙대학교 산학협력단 개선된 선형성을 가지는 신호 증폭 장치
KR20210019825A (ko) 2019-08-13 2021-02-23 경희대학교 산학협력단 폴디드 스위칭 구조의 단측파대역 주파수 혼합기

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183735A (ja) * 1993-12-22 1995-07-21 Nec Corp 半導体集積回路
JP2000059148A (ja) 1998-07-30 2000-02-25 Koninkl Philips Electronics Nv 電子回路、増幅器及び混合回路
KR20020055473A (ko) * 2000-12-28 2002-07-09 윤덕용 저전력 저잡음 증폭기
KR20020067530A (ko) * 2000-09-28 2002-08-22 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 캐스코드 부트스트랩형 아날로그 전력 증폭기 회로
KR20030029857A (ko) * 2001-06-26 2003-04-16 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 서브-미크론에서 자기-바이어스된 캐스코드 ｒｆ 전력증폭기

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183735A (ja) * 1993-12-22 1995-07-21 Nec Corp 半導体集積回路
JP2000059148A (ja) 1998-07-30 2000-02-25 Koninkl Philips Electronics Nv 電子回路、増幅器及び混合回路
KR20020067530A (ko) * 2000-09-28 2002-08-22 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 캐스코드 부트스트랩형 아날로그 전력 증폭기 회로
KR20020055473A (ko) * 2000-12-28 2002-07-09 윤덕용 저전력 저잡음 증폭기
KR20030029857A (ko) * 2001-06-26 2003-04-16 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 서브-미크론에서 자기-바이어스된 캐스코드 ｒｆ 전력증폭기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101062749B1 (ko) * 2009-07-21 2011-09-06 중앙대학교 산학협력단 개선된 선형성을 가지는 신호 증폭 장치
KR20210019825A (ko) 2019-08-13 2021-02-23 경희대학교 산학협력단 폴디드 스위칭 구조의 단측파대역 주파수 혼합기

Similar Documents

Publication Publication Date Title
KR101101575B1 (ko) 전력 증폭기용 셀프 믹싱 적응형 바이어스 회로 시스템 및 방법
US9276526B2 (en) Amplifier with variable feedback impedance
US6882226B2 (en) Broadband variable gain amplifier with high linearity and variable gain characteristic
US4048575A (en) Operational amplifier
US8040187B2 (en) Semiconductor integrated circuit device
KR100614928B1 (ko) 선형화를 위한 미분 중첩회로
US7205840B2 (en) Wideband CMOS gain stage
US7358810B2 (en) Buffer amplifier
KR100487813B1 (ko) 상보 소자를 이용한 싱글엔드형 차동 회로
US7586375B2 (en) Active circuit having improved linearity using multiple gated transistor
US3956708A (en) MOSFET comparator
US7259626B2 (en) Apparatus and method for biasing cascode devices in a differential pair using the input, output, or other nodes in the circuit
US20080297258A1 (en) Variable impedance circuit; and variable impedance system, filter circuit, amplifier, and communication system using the same
US7733186B2 (en) Bias circuit and amplifier using the same
KR100703595B1 (ko) 개선된 선형특성을 갖는 캐스코드형 증폭기
Likittanapong et al. Linear CMOS triode transconductor for low-voltage applications
Stanic et al. A 0.5 V 900 MHz CMOS receiver front end
US7129797B2 (en) Wideband Gaussian white noise source
US8432226B1 (en) Amplifier circuits and methods for cancelling Miller capacitance
US6566959B2 (en) Amplifier circuit having a particular biasing arrangement
KR102142816B1 (ko) 증폭기 출력 전력 제한 회로
US9871494B2 (en) Operational amplifier with class AB output
JP2009077142A (ja) 低雑音増幅回路
WO2003049280A1 (en) A low noise electronic circuit
KR101123232B1 (ko) 피드포워드 방식의 증폭회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120214

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee