JPH11266129A - 高周波半導体装置 - Google Patents

高周波半導体装置

Info

Publication number
JPH11266129A
JPH11266129A JP10065205A JP6520598A JPH11266129A JP H11266129 A JPH11266129 A JP H11266129A JP 10065205 A JP10065205 A JP 10065205A JP 6520598 A JP6520598 A JP 6520598A JP H11266129 A JPH11266129 A JP H11266129A
Authority
JP
Japan
Prior art keywords
bed
matching circuit
circuit
semiconductor device
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10065205A
Other languages
English (en)
Inventor
Toshiki Seshimo
下 敏 樹 瀬
Yoshio Konno
野 舜 夫 昆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10065205A priority Critical patent/JPH11266129A/ja
Priority to US09/268,321 priority patent/US6366770B1/en
Publication of JPH11266129A publication Critical patent/JPH11266129A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Microwave Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 可及的に高い性能を得ることを可能にする。 【解決手段】 各々が少なくとも１個の受動素子を有す
る第１および第２の受動素子部ＭＣ１，ＭＣ２と、ゲー
トが前記第１の受動素子部に接続され、ドレインが第２
の受動素子部に接続されるＦＥＴとを有する回路素子を
備えたマイクロ波モノリシック集積回路１０と、マイク
ロ波モノリシック集積回路が載置される、少なくとも１
つの穴６を有する導電部材の板からなるベッド２と、を
備え、穴はベッドの第１または第２の受動素子部直下の
領域を覆うような位置に設けられていることを特徴とす
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は高周波半導体装置に
関する。
【０００２】
【従来の技術】１ＧＨｚ以上の高周波信号の増幅を行う
従来の高周波増幅器について、パーソナルハンディホン
システム（ＰＨＳ）の端末に用いられる送信用増幅器を
例にとってその構成を説明する。このような高周波増幅
器では、通常ＧａＡｓ ＭＥＳＦＥＴによるソース接地
増幅器が用いられる。１段当たりの電力利得は１０ｄＢ
程度であり、増幅段を２段から４段とすることにより、
２０ｄＢから４０ｄＢ程度の電力利得を持たせることが
できる。このような高周波増幅器はマイクロ波モノリシ
ック集積回路、すなわちＭＭＩＣ（Monolithic Microwa
ve Integrated Circuit ）として広く市販されている。
低価格化の為に、このようなＭＭＩＣは通常、安価な外
囲器であるプラスチックパッケージに実装される。
【０００３】このようなＭＭＩＣとして構成された従来
の高周波半導体装置例を図２に示す。
【０００４】図２は、４つのソース接地ＭＥＳＦＥＴに
よる４段構成の高周波増幅器を有するＭＭＩＣをプラス
チックパッケージのフレームに実装したときの上面図で
ある。ＭＭＩＣ１０はベッド２と呼ばれる金属のプレー
ト上に載置されている。
【０００５】ＭＭＩＣ１０は、ＦＥＴ１２1 ，…１２4
と、各々がキャパシタとインダクタからなる整合回路Ｍ
Ｃ１，…ＭＣ４と、パッド１４ａ，…１４ｌ，１４ｎと
を有している。
【０００６】また、半導体装置はピン４ａ，…４ｎと、
ボンディングワイヤ２０ａ，…２０ｎとを備えている。
なおピン４ｇ，４ｌ，４ｍはベッド２に接続されてい
る。
【０００７】キャパシタＭＣ１a とインダクタＭＣ１b
からなる整合回路ＭＣ１はパッド１４ａ，１４ｈに接続
されている。キャパシタＭＣ２a とインダクタＭＣ２b
からなる整合回路ＭＣ２はパッド１４ｉに接続されてい
る。また、キャパシタＭＣ３a とインダクタＭＣ３b か
らなる整合回路ＭＣ３はパッド１４ｊに接続されてい
る。更にキャパシタＭＣ４a とインダクタＭＣ４b から
なる整合回路ＭＣ４はパッド１４ｋに接続されている。
【０００８】一方第１段のＦＥＴ１２1 はゲートが整合
回路ＭＣ１に接続され、ドレインが整合回路ＭＣ２に接
続され、ソースがパッド１４ｂに接続されている。第２
段のＦＥＴ１２2 はゲートが整合回路ＭＣ２に接続さ
れ、ドレインが整合回路ＭＣ３に接続されソースがパッ
ド１４ｃに接続されている。また第３段のＦＥＴ１２3
はゲートが整合回路ＭＣ３に接続され、ドレインが整合
回路ＭＣ４に接続され、ソースがパッド１４ｅに接続さ
れている。また第４段のＦＥＴ１２4 はゲートが整合回
路ＭＣ４に接続されるとともに高抵抗を介してパッド１
４ｆにも接続され、ドレインがパッド１４ｎに接続さ
れ、ソースがパッド１４ｇ，１４ｌに接続されている。
なお、ＦＥＴ１２4 のドレイン端すなわちパッド１４ｎ
から高周波半導体装置の出力が取り出される。
【０００９】パッド１４ａ，…１４ｆは各々ボンディン
グワイヤ２０ａ，…２０ｆを介してピン４ａ，…４ｆに
接続され、パッド１４ｈ，…１４ｋはボンディングワイ
ヤ２０ｈ，…２０ｋを介して各々ピン４ｈ，…４ｋに接
続されている。なおパッド１４ｇは３本のボンディング
ワイヤ２０ｇを介して、ベッド２に接続され、パッド１
４ｌは４本のボンディングワイヤ２０ｌを介してベッド
２に接続されている。ベッドは通常、接地電源に接続さ
れるからピン４ｇ，４ｌ，４ｍがＧＮＤピンとして設け
られている。なお、パッド１４ｎはボンディングワイヤ
２０ｎを介して出力ピン４ｎに接続されている。
【００１０】したがって最もソース側の寄生インダクタ
ンスが問題となる最終段のＦＥＴ１２4 のソースに接続
されるパッド１４ｇ，１４ｌはベッド２とボンディング
ワイヤを介して直接に接続されている。
【００１１】このように通常、ベッド２はＧＮＤピンと
接続されているが、図２に示すＧＮＤピン４ｇ，４ｌ，
４ｍにはインダクタンスが存在し、高周波的にベッド２
は理想的なＧＮＤとはならない。（以後、このように高
周波的にあるインピーダンスで真のＧＮＤから浮いてい
るＧＮＤを仮想ＧＮＤと呼ぶことにする。）
【００１２】
【発明が解決しようとする課題】次に、ベッド２が理想
的ＧＮＤではなく、仮想ＧＮＤであることによって生ず
る問題点について説明する。ＭＭＩＣ１０上にはスパイ
ラルインダクタＭＣ１b，…ＭＣ４b や金属・絶縁体・
金属（ＭＩＭ）による容量ＭＣ１a ，…ＭＣ４aが搭載
されているが、これらのレイアウト面積はチップ面積の
かなりの割合を占める程に大きい。よって、それらの素
子とベッドとの間には半導体基板を介して結合容量が存
在することになる。図３はその様子を示したものであ
る。ＭＭＩＣ１０上の素子３１とベッドとの間に結合容
量Ｃｐ１が、素子３２とベッドとの間に結合容量Ｃｐ２
が存在することになる。前述のようにベッド２は高周波
的に浮いているから、素子３１と素子３２はＣｐ１，Ｃ
ｐ２を介して結合することになる。今、最悪の場合とし
て、ベッド２が完全に真のＧＮＤから浮いた状態を想定
したとすると、素子３１と素子３２は容量Ｃｐ１と容量
Ｃｐ２の直列接続容量で結合してしまうことになる。
【００１３】このような、ＭＭＩＣ１０上の素子間の結
合は様々な支障を来すが、ＦＥＴが縦続接続されてなる
多段増幅器においては発振という最も深刻な問題を生じ
させる。発明者らの考察では、最も問題となるのはＮ段
目のＦＥＴの入力側整合回路とＮ＋１段目のＦＥＴの出
力側整合回路の間の結合であることを見出した。（Ｎは
自然数）。今、図４に示すような４段のＦＥＴからなる
増幅器を想定しよう。入力段および、段間には整合回路
ＭＣ１，ＭＣ２，ＭＣ３，ＭＣ４が存在している。各整
合回路はスパイラルインダクタおよび、ＭＩＭ容量で構
成されており、それらは、前述のように、ベッド２を介
して結合することになる。今、簡単のため、ＭＣ１とＭ
Ｃ３の結合のみを考え、それを結合容量Ｃｆで表すこと
にする。図５は図４の回路の安定性をシミュレーション
した結果である。想定した増幅器は１．９ＧＨｚ帯用・
利得４０ｄＢ級のものである。安定性において問題とな
る周波数を０．１ＧＨｚ〜１０ＧＨｚと考え、この周波
数範囲での安定係数Ｋの最小値（Ｋｍｉｎ）のフィード
バック容量Ｃｆの依存性を調べた。図５に示すように、
Ｃｆがおよそ１３ｆＦを超えるとＫｍｉｎ＜１となり絶
対安定条件を満たさなくなり、更にＣＦがおよそ１７ｆ
Ｆを超えるとＫｍｉｎ＜０となり、入出力５０Ωの系に
おいて発振してしまうことが分かる。ところで、ＭＭＩ
Ｃ１０で用いられるインダクタや容量の対ベット容量は
少なくとも数十ｆＦ程度存在する。よって、Ｃｆが１８
ｆＦ程度あるいはそれ以上になってしまう可能性は十分
に存在し、回路が安定しないという問題が生じる。従来
は増幅器自体の利得を下げることでかろうじて安定性を
確保していた。
【００１４】またＭＭＩＣが発振器の場合は、ベッドを
介した素子間容量を考慮しても所望の発振周波数が得ら
れないという問題がある。
【００１５】上述したように、従来の高周波半導体装置
においては、ベッド２を介した素子間容量を考慮しない
と、回路が所望の動作をしないこともあり、素子間容量
を考慮したとしても所望の性能が得られないという問題
がある。
【００１６】本発明は上記事情を考慮してなされたもの
であって、可及的に高い性能を得ることのできる、ＭＭ
ＩＣを有する高周波半導体装置を提供することを目的と
する。
【００１７】
【課題を解決するための手段】本発明による高周波半導
体装置は、各々が少なくとも１個の受動素子を有する第
１および第２の受動素子部と、ゲートが前記第１の受動
素子部に接続され、ドレインが前記第２の受動素子部に
接続されるＦＥＴとを有する回路素子を備えたマイクロ
波モノリシック集積回路と、前記マイクロ波モノリシッ
ク集積回路が載置される、少なくとも１つの穴を有する
導電部材の板からなるベッドと、を備え、前記穴は前記
ベッドの前記第１または第２の受動素子部直下の領域を
覆うような位置に設けられていることを特徴とする。
【００１８】また、本発明による高周波半導体装置は、
整合回路およびこの整合回路にゲートが接続されたＦＥ
Ｔを有する増幅素子が複数個縦続接続された増幅回路を
備えたマイクロ波モノリシック集積回路と、前記マイク
ロ波モノリシック集積回路が載置される、少なくとも１
つの穴を有する導電部材の板からなるベッドと、を備え
ていることを特徴とする。
【００１９】なお、前記穴は、利得の大きい増幅素子の
入力側の整合回路または出力側の整合回路の直下の領域
を覆うように形成されたことを特徴とする。
【００２０】なお、前記穴は初段の増幅素子の入力側の
整合回路の直下の領域を覆うように形成されたことを特
徴とする。
【００２１】なお、前記マイクロ波モノリシック集積回
路は、非導電性材料の接着剤を用いて前記ベッドに固定
されたことを特徴とする。
【００２２】
【発明の実施の形態】本発明による高周波半導体装置の
一実施の形態の構成を図１に示す。この実施の形態の高
周波半導体装置は４段増幅器であって、金属のプレート
からなるベッド２と、ピン４ａ，…４ｎと、ＭＭＩＣ１
０と、ボンディングワイヤ２０ａ，…２０ｎと、を備え
ており、例えばプラスチックパッケージに実装される。
本実施の形態においては、ベッド２には穴６が設けられ
ている。
【００２３】ＭＭＩＣ１０はベッド２上に載置されてお
り、ＦＥＴ１２1 ，…１２4 と、各々がキャパシタとイ
ンダクタからなる整合回路ＭＣ１１，…ＭＣ４と、バッ
ド１４ａ，…１４ｌ，１４ｎとを有している。
【００２４】キャパシタＭＣ１a とインダクタＭＣ１b
からなる整合回路ＭＣ１はパッド１４ａ，１４ｈに接続
されている。キャパシタＭＣ２a とインダクタＭＣ２b
からなる整合回路ＭＣ２はパッド１４ｉに接続されてい
る。また、キャパシタＭＣ３a とインダクタＭＣ３b か
らなる整合回路ＭＣ３はパッド１４ｊに接続されてい
る。更にキャパシタＭＣ４a とインダクタＭＣ４b から
なる整合回路ＭＣ４はパッド１４ｋに接続されている。
【００２５】一方第１段のＦＥＴ１２1 はゲートが整合
回路ＭＣ１に接続され、ドレインが整合回路ＭＣ２に接
続され、ソースがパッド１４ｂに接続されている。第２
段のＦＥＴ１２2 はゲートが整合回路ＭＣ２に接続さ
れ、ドレインが整合回路ＭＣ３に接続されソースがパッ
ド１４ｃに接続されている。また第３段のＦＥＴ１２3
はゲートが整合回路ＭＣ３に接続され、ドレインが整合
回路ＭＣ４に接続され、ソースがパッド１４ｅに接続さ
れている。また第４段のＦＥＴ１２4 はゲートが整合回
路ＭＣ４に接続されるとともに、高抵抗を介してパッド
１４ｆにも接続され、ドレインがパッド１４ｎに接続さ
れ、ソースがパッド１４ｇ，１４ｌに接続されている。
なお、ＦＥＴ１２4 のドレイン端すなわちパッド１４ｎ
から高周波半導体装置の出力が取り出される。
【００２６】パッド１４ａ，…１４ｆは各々ボンディン
グワイヤ２０ａ，…２０ｆを介してピン４ａ，…４ｆに
接続され、パッド１４ｈ，…１４ｋはボンディングワイ
ヤ２０ｈ，…２０ｋを介して各々ピン４ｈ，…４ｋに接
続されている。なおパッド１４ｇは３本のボンディング
ワイヤ２０ｇを介して、ベッド２に接続され、パッド１
４ｌは４本のボンディングワイヤ２０ｌを介してベッド
２に接続されている。ベッド２は通常、接地電源に接続
されるから、このベッド２に接続されたピン４ｇ，４
ｌ，４ｍがＧＮＤピンとして設けられている。なお、パ
ッド１４ｎはボンディングワイヤ２０ｎを介して出力ピ
ン４ｎに接続されている。
【００２７】したがって最もソース側の寄生インダクタ
ンスが問題となる最終段のＦＥＴ１２4 のソースに接続
されるパッド１４ｇはボンディングワイヤ２０ｇを介し
て、パッド１４ｌはボンディングワイヤ２０ｌ，２０ｍ
を介してベッド２に直接に接続されている。
【００２８】本実施の形態においては、ベッド２に設け
られた穴６は、整合回路ＭＣ１直下に設けられて長方形
状であるとともに、ベッド２の、整合回路ＭＣ１直下の
領域を覆う大きさとなっている。この穴６の大きさは素
子（この実施の形態においては整合回路ＭＣ１）の大き
さｄに、このＭＭＩＣ１０を構成している基板の厚さｄ
s の２倍を加えた値（＝ｄ＋２ｄs ）よりも大きいこと
が好ましい。
【００２９】このように素子Ｆのベッド２に穴６が設け
られたことにより、ベッド２と素子（この実施の形態に
おいては整合回路ＭＣ１）との間の容量はフリンジング
容量のみとなり、従来の場合に比べてベッド２と素子間
の容量を大幅に減少することが可能となる。このため、
利得を低下させることなく増幅回路として安定動作する
ことが可能となる。
【００３０】なお、ＭＭＩＣ１０をベッド２に固定する
ためのマウント剤（接着剤）としては、非導電性の材料
を用いることが好ましい。これはマウント剤が上記穴６
に染み出たとしても、穴６の部分には電気的には何も存
在しない状態となっているからである。
【００３１】また、この穴は、ほぼ長方形となっている
が、短い方の辺の長さはインダクタＭＣ１b の一辺の長
さ＋２・ｄs であり、長い方の辺の長さは整合回路ＭＣ
１の長手方向の長さ＋２・ｄs に設定しており、入力整
合回路とベッドとの間の結合容量は穴がない時に比べ約
半分に抑えられている。これにより、十分な安定性が確
保され、本来の高い利得が実現出来る。
【００３２】本実施の形態の高周波半導体装置を１．９
ＧＨｚ帯のＰＨＳ端末用の送信側増幅器としてシミュレ
ーションを行って利得を求めると、４２ｄＢであった。
これに対して図２に示す従来の増幅器では利得は３６ｄ
Ｂであった。これにより従来の場合に比べて高い利得を
得ることができる。
【００３３】なお、上記実施の形態においては、ベッド
２には１つの穴６のみが設けられたが、複数個設けても
良い。このとき、これらの穴は、ベッドの整合回路直下
の領域に設けられる。また、上記実施の形態において
は、穴６は初段のＦＥＴ１２1の入力側の整合回路の直
下の領域を覆うように設けられたが、利得の大きいＦＥ
Ｔの入力側の整合回路または出力側の整合回路の直下の
領域を覆うように設けても同様の効果を得ることができ
る。
【００３４】以上、多段増幅器を例にとり説明してきた
が、本発明は、大きいレイアウト面積を有するインダク
タや容量をチップ上に搭載したＭＭＩＣ一般に有効であ
る。すなわち、結合が問題となるＭＭＩＣ上の素子の下
の部分のベッドに穴を設ければベッドを介した結合が回
避でき、可及的に高い性能を得ることができる。
【００３５】
【発明の効果】以上述べたように、本発明によれば、可
及的に高い性能を得ることができる。
【図面の簡単な説明】
【図１】本発明による高周波半導体装置の一実施の形態
の構成を示す上面図。
【図２】従来の高周波半導体装置の構成を示す上面図。
【図３】ベッドを介した素子間容量を説明する説明図。
【図４】図２に示す高周波半導体装置の等価回路図。
【図５】図４に示す装置におけるフィードバック容量に
対する安定化係数の最小値の特性を示すグラフ。
【符号の説明】
２ ベッド ４ａ，…４ｎ ピン ６ 穴 １０ ＭＭＩＣ １２1 ，…１２4 ＦＥＴ ＭＣ１ 整合回路 ＭＣ２ 整合回路 ＭＣ３ 整合回路 ＭＣ４ 整合回路 １４ａ，…１４ｌ パッド １４ｎ パッド ２０ａ，…２０ｎ ボンディングワイヤ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｐ 5/08

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】各々が少なくとも１個の受動素子を有する
    第１および第２の受動素子部と、ゲートが前記第１の受
    動素子部に接続され、ドレインが前記第２の受動素子部
    に接続されるＦＥＴとを有する回路素子を備えたマイク
    ロ波モノリシック集積回路と、 前記マイクロ波モノリシック集積回路が載置される、少
    なくとも１つの穴を有する導電部材の板からなるベッド
    と、 を備え、前記穴は前記ベッドの前記第１または第２の受
    動素子部直下の領域を覆うような位置に設けられている
    ことを特徴とする高周波半導体装置。
  2. 【請求項２】整合回路およびこの整合回路にゲートが接
    続されたＦＥＴを有する増幅素子が複数個縦続接続され
    た増幅回路を備えたマイクロ波モノリシック集積回路
    と、 前記マイクロ波モノリシック集積回路が載置される、少
    なくとも１つの穴を有する導電部材の板からなるベッド
    と、 を備えていることを特徴とする高周波半導体装置。
  3. 【請求項３】前記穴は、利得の大きい増幅素子の入力側
    の整合回路または出力側の整合回路の直下の領域を覆う
    ように形成されたことを特徴とする請求項２記載の高周
    波半導体装置。
  4. 【請求項４】前記穴は初段の増幅素子の入力側の整合回
    路の直下の領域を覆うように形成されたことを特徴とす
    る請求項２記載の高周波半導体装置。
JP10065205A 1998-03-16 1998-03-16 高周波半導体装置 Pending JPH11266129A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10065205A JPH11266129A (ja) 1998-03-16 1998-03-16 高周波半導体装置
US09/268,321 US6366770B1 (en) 1998-03-16 1999-03-16 High-frequency semiconductor device and radio transmitter/receiver device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10065205A JPH11266129A (ja) 1998-03-16 1998-03-16 高周波半導体装置

Publications (1)

Publication Number Publication Date
JPH11266129A true JPH11266129A (ja) 1999-09-28

Family

ID=13280194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10065205A Pending JPH11266129A (ja) 1998-03-16 1998-03-16 高周波半導体装置

Country Status (2)

Country Link
US (1) US6366770B1 (ja)
JP (1) JPH11266129A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014125317A1 (en) * 2013-02-15 2014-08-21 Freescale Semiconductor, Inc. Integrated circuit with integrated current sensor

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3910752B2 (ja) * 1999-03-23 2007-04-25 株式会社東芝 半導体装置の製造方法
WO2002005342A1 (en) * 2000-07-06 2002-01-17 Zeta, A Division Of Sierratech, Inc. A solid state power amplifying device
US7027789B2 (en) * 2000-09-11 2006-04-11 Xytrans, Inc. Self-tuned millimeter wave RF transceiver module
US6603352B2 (en) 2001-12-03 2003-08-05 Icefyre Semiconductor Corporation Switched-mode power amplifier integrally performing power combining
US7342300B2 (en) * 2003-06-30 2008-03-11 Zarbana Digital Fund Llc Integrated circuit incorporating wire bond inductance
JP4064379B2 (ja) * 2004-07-26 2008-03-19 富士通メディアデバイス株式会社 送信モジュール
DE102004036520B4 (de) * 2004-07-28 2007-12-13 Infineon Technologies Ag Bauelementanordnung mit einer Auswerteschaltung zur Detektion eines Verschleißes von Anschlussverbindungen und Verfahren zur Detektion eines Verschleißes von Anschlussverbindungen
JP2009159059A (ja) * 2007-12-25 2009-07-16 Samsung Electro Mech Co Ltd 高周波スイッチ回路
JP2013115790A (ja) * 2011-12-01 2013-06-10 Toshiba Corp 高周波半導体スイッチ、端末装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2109441C (en) * 1992-10-29 1997-05-13 Yuhei Kosugi Composite microwave circuit module assembly and its connection structure
JP2651336B2 (ja) 1993-06-07 1997-09-10 株式会社エイ・ティ・アール光電波通信研究所 方向性結合器
US5739560A (en) * 1994-09-22 1998-04-14 Nippon Telegraph And Telephone Corporation High frequency masterslice monolithic integrated circuit
JP2940595B2 (ja) * 1996-06-21 1999-08-25 日本電気株式会社 アンテナスイッチ付き受信機
JP2861956B2 (ja) * 1996-07-24 1999-02-24 日本電気株式会社 高周波デバイスパッケージ及びその製造方法
JPH10322147A (ja) * 1996-10-04 1998-12-04 Toshiba Corp 高周波電力増幅器およびこれを用いた移動体通信装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014125317A1 (en) * 2013-02-15 2014-08-21 Freescale Semiconductor, Inc. Integrated circuit with integrated current sensor

Also Published As

Publication number Publication date
US6366770B1 (en) 2002-04-02

Similar Documents

Publication Publication Date Title
US7567128B2 (en) Power amplifier suppressing radiation of second harmonic over wide frequency band
KR20180054752A (ko) 고출력 분산 증폭기 단일 고주파 집적 회로 칩들의 오프-칩 분산 드레인 바이어싱
JPH11266129A (ja) 高周波半導体装置
JPH0888523A (ja) 分布定数線路型電力増幅器
EP0600548B1 (en) Compact cascadable microwave amplifier circuits
US6768381B2 (en) Semiconductor power amplifier and multistage monolithic integrated circuit
KR20200089134A (ko) 인덕터 및 인덕터를 포함하는 저잡음 증폭기
KR100228754B1 (ko) 고주파 증폭 집적-회로 장치
US6239670B1 (en) Short-stub matching circuit
JP2883218B2 (ja) 半導体増幅器
JPH03250807A (ja) 電力合成形多段増幅器
JPH11220337A (ja) 電力増幅器
EP0355670A2 (en) Low noise microwave amplifier having optimal stability, gain, and noise control
JP7552906B2 (ja) 電力増幅器および高周波モジュール
JP3438953B2 (ja) バイアス回路
JPH11204728A (ja) 高周波半導体装置
KR102542136B1 (ko) 피드백 구조를 포함하는 w-대역 증폭기
JP2004080826A (ja) マイクロ波増幅器
US20240339967A1 (en) Semiconductor amplifier circuit
JP2002111392A (ja) 高周波低雑音増幅器
JP4153898B2 (ja) 高周波電力増幅器モジュール
JPH07321130A (ja) 半導体装置
JP3176667B2 (ja) マイクロ波回路
JPH07240645A (ja) マイクロ波集積回路
CN118199533A (zh) 放大器系统及其形成方法