JPH03250807A - 電力合成形多段増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は複数個の電界効果トランジスタ（以下、ＦＥ
Ｔと略す）を縦続接続してなる高周波増幅部をさらに複
数個並列接続することにより、高利得、高出力化を図っ
たマイクロ波帯の電力合成形多段増幅器に関するもので
ある。

Ｃ従来の技術〕 第５図（ａｌ、　（ｂ）はそれぞれ従来の高出力増幅器
の等価回路図、構造図であり、例えば、アイ・イー・イ
ー・イー　１９８９年　ｒマイクロ波とミリ波のモノリ
シック回路シンポジウム」３３頁〜２６頁（ＴＲＥＥ　
１９Ｂ９″Ｍｉｃｒｏｗａｖｅ　ａｎｄ　Ｍｉｌｌｉｍ
ｅｔｅｒ−Ｗａｖｅ　Ｍｏｎｏｌｉｔｈｉｃ　Ｃ１ｒｃ
ｕｉｔｓ　Ｓｙｍｐｏｓｉｕｍ　　ｐｐ３３〜３６）に
示されているものである。該公知文献ではバイアス回路
、ＤＣカットコンデンサ等も含んでいるが、ここでは説
明を簡単にするためにこれらを省略して示しである。

第５図（ａ）において、ｌ、２はゲート幅の広いＦＥＴ
、３は伝送線路、４は先端開放線路、５はｌ／４波長線
路、６はこれらの線路３．４．５で構成される入力整合
回路、７．８は伝送線路、９は伝送線路８の一端をマイ
クロ波的に接地するためのキャパシタ、１０は１／４波
長線路、１１は伝送線路７，８．キャパシタ９および１
／４波長線路１０で構成される出力整合回路、１２は伝
送線路、１３は伝送線路１２からなる股間整合回路であ
る。

このようにこの増幅器はＦＥＴＩのゲート端子には入力
整合回路６、ＦＥＴ２のドレイン端子には出力整合回路
１１をそれぞれ設け、各ＦＥＴＩ。

２を段間整合回路１３で接続した構成となっており、こ
れらは第５図（ｂ）に示すようにモノリシック集積回路
技術により半導体基板１４上に一体形成されている。

後段に配置したＦＥＴ２のゲート幅は所望の出力が得ら
れるように、また、前段に配置したＦＥＴ１のゲート幅
はＦＥＴ２に十分電力を供給できるようなゲート幅にそ
れぞれ選ばれている。

入力整合回路６はＦＥＴＩの入力インピーダンスを電源
インピーダンス（通常５０Ω）にインピーダンス変換す
るためのもので、ＦＥＴＩの入力インピーダンスを伝送
線路３と先端開放線路４とであるインピーダンスまで変
換し、さらに１／４波長線路５により電源インピーダン
スまでインピーダンス変換するように、伝送線路３．先
端開放線路４および１／４波長線路の特性インピーダン
ス、及び電気長が選ばれている。

また、段間整合回路１３は後段に配置したＦＥＴ−２の
入力インピーダンスと前段に配置したＦＥＴ１の出力イ
ンピーダンスとを整合させるためのもので、伝送線路１
２の特性インピーダンスと電気長が適当な値に選ばれて
いる。

さらに出力整合回路１１は後段に配置したＦＥＴ２の出
力インピーダンスを負荷インピーダンス（通常５０Ω）
にインピーダンス変換するためのもので、ＦＥＴ２の出
力インピーダンスを伝送線路７と一端がキャパシタ９で
マイクロ波的に短絡された伝送線路８とであるインピー
ダンスまで変換し、さらに１／４波長線路１０で負荷イ
ンピーダンスまでインピーダンス変換するように、各線
路７．８．１０の特性インピーダンス、！気長がそれぞ
れ選ばれている。

次に動作について説明する。

ＦＥＴＩ、２に所望のバイアス電圧を印加することによ
り、各ＦＥＴＩ、２は動作状態となる。

このような状態で入力端子（図中、左＠）から入射した
マイクロ波は入力整合回路６を通ってＦＥＴ１に供給さ
れ、そこで増幅される。増幅されたマイクロ波は段間整
合回路１３を通り、ＦＥＴ２へ供給され、そこでさらに
増幅され、出力整合回路１１を通って出力端子（図中、
右端）へ出力される。

〔発明が解決しようとする課題〕

従来の高出力増幅器は以上のように構成されているので
、高出力を得るためにゲート幅の広いＦＥＴ２を用いて
いた。一般にＦＥＴの入出力インピーダンスはゲート幅
に逆比例するため、ＦＥＴの入出力インピーダンスが非
常に低くなってしまい広帯域な増幅特性が得られないと
いう問題点があった。

また、特に準ミリ波帯以上の高周波帯でゲート幅の広い
ＦＥＴを用いた場合、ＦＥＴ寸法が波長に比べ無視でき
なくなり、ＦＥＴを構成する多数の単位ＦＥＴが均一動
作しな（なるため、あまり大きな出力が得られないとい
う問題点もあった。

また、さらには入力整合回路６．出力整合回路１１にそ
れぞれ長さの長い１／４波長線路５．　１０を用いてい
るため、半導体基板１４の形状が大きくなり半田付けに
よる基板割れが生してしまう問題点もあった。

この発明は上記のような種々の問題点を解消するために
なされたもので広帯域化および高出力化が図れるととも
に形状の小さな電力合成形多段増幅器を得ることを目的
とする。

〔課題を解決するための手段〕

この発明に係る電力合成形多段増幅器は、はぼ均一動作
するようなゲート幅の狭い複数個のＦＥＴを伝送線路で
縦続接続してなる高周波増幅部を所望の出力が得られる
ように複数個並列に配置し、これらの高周波増幅部の入
力側および出力側に、多分岐回路と１／４波長より短い
伝送線路とその伝送線路の一端と接地間に設けられた容
量性素子とで構成され、インピーダンス変成と各高周波
増幅部に同相、同振幅で電力分配を行うための入力整合
回路およびインピーダンス変成と各高周波増幅部出力を
同相、同振幅で合成するための出力整合回路をそれぞれ
設けたものである。

〔作用〕

この発明における電力合成形多段増幅器は、所望の出力
を得るために必要なゲート幅の広いＦＥＴの代わりに、
比較的ゲート幅の狭い複数個のＦＥＴを並列に配置した
構成としたため、各ＦＥＴを構成する単位ＦＥＴが均一
動作し高出力化が図れるとともに、入出力インピーダン
スの高いＦＥＴを用いることにより広帯域化も図れる。

また入力整合回路および出力整合回路として長さの長い
１／４波長線路を用いる必要がないため小形化も図れる
。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図（ａ）はこの発明の第１の実施例による電力合成
形多段増幅器の構成図である。この図においてｌａ、ｌ
ｂ、２ａ、２ｂは比較的ゲート幅の狭いＦＥＴ、１２ａ
、１２ｂはそれぞれＦＥＴ１ａと２ａ間、ｌｂと２ｂ間
を接続する伝送線路であり、ＦＥＴ１ａ、２ａと伝送線
路１２ａ、ＦＥＴ１ｂ、２ｂと伝送線路１２ｂとでそれ
ぞれ構成される高周波増幅部が２個並列に配置されてい
る。

各高周波増幅部の入力端子は１／４波長より短い伝送線
路１５ａ、１５ｂを介して多分岐回路１７で互いに接続
され、各伝送線路１５ａ、１５ｂの一端と接地間には容
量性素子１６ａ、１６ｂがそれぞれ設けられている。

一方、各高周波増幅部の出力端子は１／４波長より短い
伝送線路１８ａ、１８ｂを介して多分岐回路２０で互い
に接続され、各伝送線路１８ａ。

１８ｂの一端と接地間には容量性素子１９ａ、１９ｂが
それぞれ設けられている。

各高周波増幅部の前段に配置したＦＥＴ１ａとｌｂ、後
段に配置したＦＥＴ２ａと２ｂとはそれぞれ同じゲート
幅に選ばれており、所定の出力を得るために各段に必要
な前ゲート幅のそれぞれ半分になっている。

伝送線路１５ａと容量性素子１６ａ、伝送線路１５ｂと
容量性素子１６ｂとはそれぞれＬ形回路を形成しており
、各り形回路はＦＥＴ１ａ、ｌｂの入力インピーダンス
を電源インピーダンスの２倍にインピーダンス変換する
ような値にそれぞれ選んでいる。また、伝送線路１８ａ
と容量性素子１９ａ、伝送線路１８ｂと容量性素子１９
ｂもＬ形回路を形成しており、各り形回路は各ＦＥＴ２
ａ、２ｂの出力インピーダンスを負荷インピーダンスの
２倍にインピーダンス変換するような値にそれぞれ選ば
れている。

各高周波増幅部の入力端子間を接続する多分岐回路１７
は各高周波増幅部へ同相、同振幅でマイクロ波を分配す
るためのもので、多分岐回路１７と伝送線路１５ａ、１
５ｂおよび容量性素子１６ａ、１６ｂとで入力整合回路
６を構成している。

また、各高周波増幅部の出力端子間を接続する多分岐回
路２０は各高周波増幅部の出力を同相、同振幅で合成す
るために用いており、多分岐回路２０と伝送線路ｌｅａ
、　　１８ｂおよび容量性素子１９ａ、１９ｂとで出力
整合回路１１を形成している。

さらに伝送線路１２ａ、１２ｂはそれぞれＦＥＴ１ａの
出力インピーダンスとＦＥＴ２ａの入力インピーダンス
とを、ＦＥＴ１ｂの出力インピーダンスとＦＥＴ２ｂの
入力インピーダンスとを整合させるように選ばれている
。

一般に１７４波長の伝送線路はインピーダンス変成器と
して良く用いられることが知られているが、この発明の
電力合成形多段増幅器に用いているＬ形回路もインピー
ダンス変成器として用いることができ、その理由を第１
図（ｂ）に従って説明する。ここでは−例として伝送線
路１５ａと容量性素子１６とで形成されるＬ形回路の場
合について説明する。

第１図（ｂｌにおいて伝送線路１５ａの特性インピーダ
ンスをＺ、電気長をθ、容量性素子１６ａの（［をＣ５
ＦＥＴ１ａの入力インピーダンスを２０２（通常ＦＥＴ
の入力インピーダンスは複素数であるが、ここでは実数
としている）、電源インピーダンスの２倍のインピーダ
ンスをＺ、ｌとすれば、Ｚ、Ｉと２０２とが整合する条
件として次式が成り立つ。

Ｚ・１・Ｚ、ｔ Ｚｏｌ／　Ｚ＊ｚ−１／　　（Ｉ　　　Ｚ　ｔ　ａ　ｎ
θａ）　Ｃ”）　　・（２１ここでωは角周波数である
。

このようにＺ＠、と２０ｇとを整合させる条件としてこ
れらの式を満足するように伝送線路１５ａの特性インピ
ーダンスＺ、電気長θ、容量性素子１６ａの値Ｃを任意
に選ぶことができる。従って伝送線路１５ａの電気長θ
を９０°以下になるように選ぶことも可能である。この
ことは他のＬ形回路についても同様である。

次にこの発明の動作について説明する。

入力整合回路６の左端から入射したマイクロ波は多分岐
回路１７で２等分され、それぞれ伝送線路１５ａ、１５
ｂを通ってＦＥＴ１ａ、ｌｂへ供給され、そこで増幅さ
れる。増幅されたマイクロ波は伝送線路１２ａ、１２ｂ
を通ってＦＥＴ２ａ２ｂでさらに増幅され、伝送線路１
８ａ、１８ｂを通って多分岐回路２０で合成され出力整
合回路１１の右端へ出力される。

以上のように、この発明の電力合成形多段増幅器はＦＥ
Ｔ１ａ、２ａと伝送線路１２ａおよびＦＥＴ１ｂ、２ｂ
と伝送線路１２ｂとからなる２個の高周波増幅部を並列
に配置し、これらの高周波増幅部の入力側には各高周波
増幅部に同相、同振幅でマイクロ波を分配するための多
分岐回路１７およびインピーダンス変換を行うための伝
送線路１５ａ、１５ｂ、容量性素子１６ａ、１６ｂとか
らなる入力整合回路６を、出力側には各高周波増幅部の
出力を同相、同振幅で構成するための多分岐回路２０お
よびインピーダンス変換を行うための伝送線路１８ａ、
１８ｂ、容量性素子１９ａ１９ｂとからなる出力整合回
路１１をそれぞれ設けた構成となっている。

このように入力整合回路６には１／４波長線路より短い
伝送線路１５ａと容量性素子１６ａ、伝送線路１５ｂと
容量性素子１６ｂとからなるＬ形回路を、また出力整合
回路１１にも同様の回路を用いているため、従来の増幅
器のように１／４波長線路５．ｌＯを用いるよりは小形
にできる。

また、所望の出力を得るために各段に要求されるゲート
幅の広いＦＥ−Ｔの代わりにそれぞれの段には所望の前
ゲート幅の半分のＦＥＴを２個並列に配置した構成とな
るため所望の出力を得ることができるとともに、従来用
いていたＦＥＴ１．２のほぼ２倍のインピーダンスを有
するＦＥＴ１ａｌｂ、２ａ、２ｂを用いることにより広
帯域化も図れる。

さらに、各ＦＥＴ１ａ、ｌｂ、２ａ、２ｂの形状が波長
に比べ無視できるような値になるため、各ＦＥＴ１ａ、
ｌｂ、２ａ、２ｂがほぼ均一動作し高出力化も図れる。

なお、実際の電力合成形多段増幅器ではバイアス回路、
ＤＣカットコンデンサも含んだ構成となるが、ここでは
説明を簡単にするためにこれらを省略して示している。

なお、上記実施例では２個の高周波増幅部を並列に配置
した場合について示したが、これは本発明の第２の実施
例として第２図ｔａ＋のように、ＦＥＴ１ａ、２ａと伝
送線路１２ａ、ＦＥＴ１ｂ、２ｂと伝送線路Ｌ　２ｂ、
ＦＥＴＩ　ｃ、２ｃと伝送線路１２Ｃとからなる３個の
高周波増幅部を並列に配置し、それぞれの高周波増幅部
の入力端子を伝送線路１５ａ、１５ｂ、１５ｃを介して
４端子を有する多分岐回路１７で接続するとともに、出
力端子も伝送線路１８ａ、１８ｂ、１８ｃを介して多分
岐回路２０で接続し、各伝送線路１５ａ、１５ｂ、１５
ｃおよび伝送線路１８ａ、１８ｂ、１８ｃにそれぞれ接
続される容量性素子を一括して、先端開放線路からなる
容量性素子１６ａ、１９ａをそれぞれ多分岐回路１７お
よび２０に接続してもよい。

また、これは本発明の第３の実施例として第２図（ト）
）に示すように、各高周波増幅器間の所定の位置を抵抗
２１で接続した場合であっても良い、このように抵抗２
１を設けることにより、電力合成形多段増幅器を高安定
に動作させることができる。

第３図（ａｌ、　（ｂｌはさらに本発明の第４．及び第
５の実施例を示すこの電力合成形多段増幅器の構成図で
ある。

これらの増幅器は第２図（ａｌに示す増幅器にさらにＦ
ＥＴ１ｄ、伝送線路１２ｄおよびＦＥＴ２ｄからなる高
周波増幅部を並列に負荷し、４個の高周波増幅部を並列
に配置した場合である。

第３図（ａ）は伝送線路１２ａ、１２ｂ、１２ｃ。

１２ｄとして直流阻止キャパシタの不要な結合線路を用
い、各高周波増幅部の入力端子間は伝送線路１５ａ、１
５ｂ、１５ｃ、１５ｄ、２個の多分岐回路１７．伝送線
路２２ａ、２２ｂを介し、さらに入力整合回路６の左端
に設けた多分岐回路１７で接続されている。また、出力
端子間は伝送線路１８ａ、１８ｂ、１８ｃ、１８ｄ、２
個の多分岐回路２０．伝送線路２４ａ、２４ｂを介し、
さらに出力整合回路１１の右端に設けた多分岐回路２０
によりそれぞれ接続されている。

このため、入力整合回路６は伝送線路１５ａと容量性素
子１６ａとで形成されるＬ形回路、伝送線路２２ａと容
量性素子２３とで形成されるＬ形回路が縦続接続、また
、出力整合回路１１は伝送線路１８ａと容量性素子１９
ａとで形成されるＬ形回路、伝送線路２４ａと容量性素
子２５とで形成されるＬ形回路が縦続接続された構成と
なるため、２段のインピーダンス変成器と見なすことが
でき広帯域化が図れる。

第３図（ｂ）は隣接した２個の高周波増幅部の入力端子
、出力端子間をそれぞれ多分岐回路１７．２０で接続し
、その後２対の高周波増幅部の入力端子を伝送線路１５
ａ、１５ｂを介して多分岐回路１７で、また出力端子を
伝送線路１８ａ、１８ｂを介して多分岐回路２０でそれ
ぞれ接続した場合である。

また、第４図（ａｌ、　（ｂｌはこの発明の電力合成形
多段増幅器を実現するための構造の一例である。第４図
（ａｌは半導体基板１４上にＦＥＴ１ａ、ｌｂ。

２ａ、　　２ｂ、伝送線路１２ａ、１２ｂ、１５ａ。

１５ｂ、１８ａ、１８ｂおよび容量性素子１６ａ。

１６ｂ、１９ａ、１９ｂをモノリシック集積回路技術を
用いて一体形成したものである。容量性素子１６ａ、１
６ｂ、１９ａ、１９ｂはそれぞれＭＩＭキャパシタから
なり、一端はバイアホール２６で接地されており、また
伝送線路１２ａ、１２ｂ、１５ａ、１５ｂ、１８ａ、１
８ｂはそれぞれマイクロストリップ線路で構成している
。

第４図（ｂｌはＦＥＴ１ａ、ｌｂ、２ａ、２ｂとしてデ
ィスクリートＦＥＴを用い、また容量性素子１６ａ、１
９ａとして先端開放線路で形成したものである。各伝送
線路１２ａ、１２ｂ、１５ａ１５ｂ、１８ａ、１８ｂお
よび容量性素子１６ａ１９ａはそれぞれ誘電体基板２７
上にマイクロストリップ線路で形成されており、ＦＥＴ
１ａ、１ｂ、２ａ、２ｂおよび誘電体基板２７は金属性
キャリア２９に装着されており、伝送線路１５ａ。

ＦＥＴ１ａ、伝送線路Ｌ２ａ、ＦＥＴ２ａ、伝送線路１
８ａ問および伝送線路１５ｂ、ＦＥＴ１ｂ。

伝送線路１２ｂ、ＦＥＴ２ｂ、伝送線路１８ｂ間をそれ
ぞれ順次ワイヤ２８で接続した構成である。

なお、以上の実施例では高周波増幅部として２個のＦＥ
Ｔを縦続接続した場合について示したが、この発明の電
力合成多段増幅器はそれ以上のＦＥＴを縦続接続した場
合であっても良く、また高周波増幅部として４個以上並
列に配置した場合であっても良い。

〔発明の効果〕

以上のように、この発明によれば所望の出力を得るため
に各段に要求されるゲート幅の広いＦＥＴのかわりに、
比較的ゲート幅の狭いＦＥＴを多段に縦続接続してなる
高周波増幅部を複数個並列に配置し、その高周波増幅部
の入力および出力側には１／４波長より短い伝送線路と
容量性素子とからなるＬ形回路と多分岐回路とで構成し
た入力整合回路と出力整合回路とをそれぞれ設けた回路
構成としたため、電力合成多段増幅器ではほぼ均一動作
するようなゲート幅の狭いＦＥＴを用いることができ、
高出力化を図ることができるとともに、使用するＦＥＴ
の入出力インピーダンスも高くなるため、広帯域化も図
れる効果がある。また、入力整合回路、出力整合回路に
１／４波長より短い伝送線路と容量性素子とからなるＬ
形回路を用いることで、従来のように長さの長い１／４
波長線路を用いる必要がなくなり、小形化が図れる効果
もある。

【図面の簡単な説明】

第１図はこの発明の第１の実施例による電力合成形多段
増幅器を示す構成図、第２図、第３図はこの発明の第２
〜第５の実施例を示す構成図、第４図はこの発明の電力
合成形多段増幅器を実現するための具体的構造の一例を
示す図、第５図は従来の高出力増幅器を示す構成図であ
る。 図中、ｌａ〜ｌｄ、２ａ　〜２ｄはＦＥＴ、１２ａ〜１
２ｄ、１５ａ　〜１５ｄ、１８ａ−１８ｄ、２２ａ、２
２ｂおよび２４ａ、２４ｂは伝送線路、１６ａ、１６ｂ
、１９ａ、１９ｂ、２３．２５は容量性素子、１７．２
０は多分岐回路、６は入力整合回路、１１は出力整合回
路、２１は抵抗、Ｉ４は半導体基板、２６はバイアホー
ル、２７は誘電体基板、２８はワイヤ、２９はキャリア
である。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）複数個の電界効果トランジスタを結合線路に含む
   伝送線路で縦続接続してなる高周波増幅部を複数個並列
   に配置し、 上記複数個の高周波増幅部の入力側に、各高周波増幅部
   に同相，同振幅で電力分配を行う多分岐回路と、インピ
   ーダンス変成を行うための１／４波長より短い伝送線路
   と容量性素子とで構成されたＬ形回路とからなる入力整
   合回路を設け、上記複数個の高周波増幅部の出力側に、
   各高周波増幅部出力を同相，同振幅で電力合成を行うた
   めの多分岐回路とインピーダンス変成を行うための１／
   ４波長より短い伝送線路と容量性素子とで構成されたＬ
   形回路とからなる出力整合回路を備えたことを特徴とす
   る電力合成形多段増幅器。