JPH0396007A - インピーダンス変換を行うための装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 発明の分野 この発明はインピーダンス整合に関し、特に広い帯域幅
にわたる同じでない回路入力および出力負荷インピーダ
ンス間のインピーダンス変換を行なうための方法および
装置に関する。この発明はさらに、入力および出力負荷
間で大きいインピーダンス整合比を得るために増幅器構
造において並列分布増幅器を使用することに関する。

関連技術 多くの応用において、異なった入力／出力負荷インピー
ダンスを有する構成要素、装置、またはシステム間で電
子信号を転送することが必要である。すなわち、１つの
装置またはシステムのための特性出力インピーダンスは
、その出力に接続された対応する負荷装置の特性入力イ
ンピーダンスと異なるかもしれない。どんなインピーダ
ンス不整合も、信号反射または減衰の結果となり、装置
またはシステム間で転送されている信号はひどい劣化ま
たはノイズを経験するかもしれない。

インピーダンス不整合の有害な影響を避けるために、種
々の装置または回路がインピーダンス変換を行うために
使用されてきた。インピーダンス変換装置は、入力負荷
の特性インピーダンスに近似する、第１の動作インピー
ダンスを有する入力で信号を受取り、提案された負荷の
それに近似する第２のインピーダンスで動作する出力へ
信号を転送する。１つのそのような装置は、それの特性
誘導インピーダンスがそれぞれの入力および出力負荷の
それと整合する巻線を有するインピーダンス整合変成器
である。マイクロ波応用において、１７４波長変成器は
インピーダンス整合に有用であるとわかった。

しかしながら、変成器型インピーダンス変換装置の使用
は、固定周波数または抵抗インピーダンス負荷応用に一
般的に制限される。変成器の誘導性質は、それの出力を
動作周波数に非常に依存するようにし、それは大きい帯
域幅を収容するように設計され得ない。さらに、変成器
設計は静的であるので、変成器はりアクティブ負荷にお
ける周波数依存または調節可能インピーダンス変化に調
節され得ない。

もう１つのインピーダンス変換または整合技術は、リア
クティプに同調された増幅器の応用である。ここでは、
適当にバイアスされたトランジスタが、第１の特性イン
ピーダンスを有するソースから、特定された周波数レン
ジにわたる異なったインピーダンスをもつ負荷まで、入
力信号（電力）を転送するのに使用される。増幅器設計
内で、トランジスタまたはトランジスタステージインピ
ーダンス整合は、したがって、重要な設計問題になる。

周波数限界にわたって発生する自然の減衰またはゲイン
ロールオフがある。トランジスタインピーダンス整合お
よびロールオフを補償するために、整合された増幅器ス
テージが必要とされる。

このことは従来どおり達せられるが、それは設計の考慮
すべき事柄の中で、複雑な回路設計、注意深い構成要素
選択および整合、多重セクションのフィルタを必要とす
る。結果として生じる設計は、高電力で中ぐらいの帯域
幅をカバーすることができる。あいにく、このアプロー
チは、大抵の非常に高い周波数応用について、整列およ
び同調が、非常に複雑で、費用がかかり、困難であると
わかった。この技術は、モノリシックの、大量生産され
た回路に適していない。さらに、リアクティブ回路の動
作帯域幅は、約２オクターブ限界を有すると知られてい
るリアクティブ整合ネットワークにより制限される。

非常に高い帯域幅にわたり、特に高周波数で、信号を転
送する１つの提案される方法は、分布増幅器を使用する
ことである。そのような増幅器は、非常に広いバンドの
信号増幅を達し、５ないし６までのオクターブ帯域幅を
得るための可能性を示す。しかしながら、分布増幅器は
、同じ値の入力および出力インピーダンス間で信号を転
送する。

もしインピーダンスに差があるのであれば、信号劣化が
起り、回路の増幅またはゲインが損失を補償するために
頼られる。しかしながら、インピーダンス不整合は出力
電力および増幅器効率に著しく影響し、高信号反射の一
因となり、それがまた貧弱なＶＳＷＲを起す。

その技術において、必要とされるものは、大いに異なっ
た特性インピーダンスを有するエレメントまたは負荷間
で信号を転送するための方法または装置である。その方
法は非常に高い周波数で非常に広い帯域幅応答を有する
必要がある。装置帯域幅にわたり非常にフラットな応答
で転送の間にかなりの信号ゲインを得ることは有利であ
ろう。

発明の概要 その゛技術の上記の問題を考慮に入れて、この発明の１
つの目的は、非常に高い周波数でのインピーダンス変換
のための方法および装置を提供することである。

発明の利点は、モノリシック構造まで容易に変形される
インピーダンス整合のための装置をそれが提供するとい
うことである。

この発明のもう１つの目的は、出力および入力間で大き
いインピーダンス比を提供する、インピーダンス整合の
ための装置を提供することである。

この発明のもう１つの利点は、それが広い周波数レンジ
にわたり低い反射および高度に安定な動作を提供すると
いうことである。

これらおよび他の目的、目標、および利点は、複数個の
ｎの並列分布増幅器を含むインピーダンス変換を行うた
めの装置で得られ、各分布増幅器は一連のｍの能動素子
が受動構成要素と結合され、■対の合成伝送ライン構造
を形成する。ｍの能動素子は、たとえば、しかしそれに
制限されないが、転送されている信号を増幅するＧａＡ
ｓ電界効果トランジスタのようなエレメントを含む。各
伝送ラインは、各能動素子のための分路入力および出力
容量と、直列インダクタンスと、典型的に抵抗器の形の
、終端インピーダンス２を含む。いくつかの実施例にお
いて、付加的な出力分路キャパシタまたはインダクタが
、出力伝送ラインに追加され、インピーダンスおよび位
相速度を調節する。任意の追加された容量および直列の
インダクタンスの値は、入力および出力伝送ライン位相
速度が等しくあるように要求することにより、判断され
る。

分布増幅器は、同じ直列インダクタンスエレメントおよ
び終端インピーダンスを使用する、少なくともｌつのコ
モン伝送ラインを有するように構成される。各分布増幅
器のための他の伝送ラインは、他の増幅器の第２の伝送
ラインと並列に接続される。大抵の好ましい実施例にお
いて、ただ１つのコモン伝送ラインが、ｍの能動素子を
介して、ｎの並列伝送ラインに接続される。入力信号は
、ｎの並列の、またはその単一の共通の、伝送ラインに
印加され、各々はｚ０の特性入力インピーダンスを有し
、出力信号は単一か、または複数個のｎの並列伝送ライ
ンからそれぞれ得られ、またＺ０の出力インピーダンス
を有する。したがって、達成されるインピーダンス変換
は、Ｚｏ／ｎから２０か、またはＺ０からＺ．／ｎであ
る。

好ましい実施例において、能動素子の各々は、各ライン
インダクタンス間で伝送ラインに接続される組当り、ｎ
の対のｍの並列組として構或される電界効果トランジス
タのカスコード対を含む。

この発明の装置のための出力ゲインは、各伝送ラインの
ための調節されたインピーダンス値を有する、以前の分
布増幅器回路よりも、約２ｄＢ高く、それの反射減衰量
は、著しく、５ないし１５ｄＢ低い。従来の回路は約１
２．５ＧＨｚで暫定的に安定し、この発明の装置は、３
より大きい安定係数をもつすべての周波数にわたり無条
件に安定である。

さらに他の実施例において、カスコードトランジスタ対
の各々は、０．５μｍゲート長さＧａＡｓＦＥＴを含む
。コモンソースＦＥＴはスプリットソースを使用する単
一ＦＥＴ構造として設計され得、コモンゲートＦＥＴは
両側にゲート接続をもって設計され得る。この２重ＦＥ
Ｔ構造は、容易な回路実現のための、最小にされた寄生
容量および最小の複雑さを結果として生じる。

８：１インピーダンス変換が典型的に必要とされる、半
導体レーザのための広帯域整合回路として有用な、代替
の実施例がまたわかった。この後者の実施例において、
カスコード対のコモンゲー｝ＦＥＴはｎのソース結合さ
れたコモンゲートＦＥＴにより置換され、各々はコモン
ソースＦＥＴのゲート幅の１　／　ｎ倍のオーダのゲー
ト幅を有する。

このことはｎのファクタだけ変換回路を動作するのに必
要とされる直流電力を低減し、ｎのファクタだけ帯域幅
を増加する。

半導体レーザ回路の１つの実施例において、８：１イン
ピーダンス変換が、ｎ＝４の並列出力伝送ラインおよび
１つの入力伝送ラインを使用し、また付加的な２：エイ
ンピーダンス減少をもたらす入力インピーダンスの半分
において各伝送ラインを終了することにより得られる。

この回路は、０．５ないし１２．５ＧＨｚの８．５±１
ｄＢのゲインで、０．５ないし１２．５ＧＨｚの周波数
レンジにわたり所望のインピーダンス整合を有し、２０
０μｍゲート幅および０．２５μｍゲート長さＡＩＧａ
Ａｓ　ＨＥＭＴについて、既知のＳパラメータに基づい
て、入力と出力との両方で、１０ｄＢ反射減衰量よりよ
いと思われる。

この発明の新規の特徴は、添付の図面と関連して考えら
れると、添付の説明からよりよく理解され得る。

好ましい実施例の詳細な説明 この発明は、高周波数で広い帯域幅にわたり、２つの装
置またはシステム間で、同様でない負荷インピーダンス
を整合するための方法および装置を提供する。インピー
ダンス整合は、１つのコモン伝送ラインおよびｎの並列
伝送ラインをもつ、ｎの並列分布増幅器を使用すること
により達せられ、それの各々は一般的に、所望の特性イ
ンピーダンスＺにおいて終了される。インピーダンス変
換は、入力または出力として、コモンか、または並列伝
送ラインを使用することにより、達せられる。したがっ
て、ｚ／ｎからｚ１またはＺから２／ｎへの変換は、こ
の構成において行なわれる。

代替的に、付加的なエレメントが、分数の、または非常
に大きいインピーダンス変換比を達するのに使用される
。

分布増幅器の基本の構戊は第１図の機能的な概観におい
て図示される。第１図において、分布増幅器１０は、誘
導入力ライン１４および出力ライン１６により形成され
る伝送ライン状構造に沿って分布される、一連の能動素
子１２を使用するように図示される。各能動素子１２は
、たとえば、しかしそれには制限されないが、転送され
ている信号を増幅する電界効果トランジスタのようなエ
レメントを含む。増幅器構造において、各誘導ライン、
１４または１６は、一連のインダクタンス、Ｌ１または
Ｌ。、および終端インピーダンスＺ。

またはｚｌを含む。ここでは終端インピーダンスは抵抗
器として実施される。各能動素子は、入力分路容量Ｃ｛
および出力分路容量Ｃ。を有するように図解される。下
記に論議される理由で、付加的な出力分路キャパシタＣ
ａが一般的に必要とされる。

第１図に図解された分布増幅器構造は、その技術でよく
知られ、それの構造および動作は、たとえば論文シリー
ズ「分布増幅器：ゼア・タイム・カムズ・アデン（ＤＩ
ＳＴＲＩＢＵＴＥＤ　ＡＭＰＬＩＦＩＥＲＳ：　ＴＨＥ
ＩＲＴＩＭＥ　ＣＯＭＥＳ　ＡＧＡＩＮ）Ｊのような文
献に、より詳細に記述され、パート■は、「マイクロ波
＆ＲＦ（ＭＩＣＲＯＷＡＹＥＳ　＆　ＲＦ）Ｊ　１　９
　８　４年１１月、１１つ頁ないし１２７頁に、パート
２は「マイクロ波＆ＲＦＪ１９８４年１２月、１２６頁
ないし１５３頁に出、両方ともＷ．ケナン（Ｋｅｎｎａ
ｎ）およびＮ．Ｋ．オスプリンク（Ｏｓｂｒｉｎｋ）に
より、それは引用によりここに援用される。

分布増幅器において、入力信号の増幅に使用される能動
素子は、受動構成要素と結合され、伝送ライン状構造を
形威する。この構造結合は、非常に広い帯域幅およびゲ
インフラットさのそれの、伝送ラインのいくつかの利点
を有する。第１図に戻ると、合威伝送ラインは、直列イ
ンダクタンスの適当な量をもつ各能動素子１２について
、分路入力容量により形成されるということが理解され
る。任意の追加されるインダクタンスの量は、回路１０
人力に望まれる特性インピーダンスにより決められる。

ゲインは、第２の合成伝送ラインを形成することにより
信号通過または転送の間に実現され、それは付加された
分路容量Ｃａと結合して能動素子出力容量Ｃ０を使用す
ることにより、能動素子１２の各々から増幅された信号
を受取る。

出力伝送ラインで使用される、Ｃａの値および直列イン
ダクタンスＬ０は各々、入力および出力伝送ライン位相
速度が等価であるように要求することにより決められる
。この要求は関係として表現されることができ、 および ここに、 ｆｃ＋　＝ｌ／　ｆ　［Ｌ：　Ｃｔ　］　　”２Ｉｃｅ
＝ｌ／ｒ（Ｌｅ　（Ｃｏ　＋Ｃ，）］　”’ｆは動作周
波数である。この条件は、分布増幅器１０の能動素子を
介して出力信号に位相で結合される入力信号について満
たされなければならない。

さもなければ、信号反射および劣化が起るであろう。

第１図の分布増幅器を含む入力および出力伝送ラインは
、それぞれＺｌおよびＺ。の特性インピーダンスを有し
、それはまた追加されたインダクタンスおよびキャパシ
タンスについて選ばれた値に依存する。インピーダンス
ＺｉおよびＺｏは式により近似されることができ、 である。

分布増幅器１０の入力および出力インピーダンスが等し
いように選ばれるとき、これらの等式の連立解は、Ｌ　
Ｌ＝　Ｌ　ｏおよびＣｌ＝Ｃｏ　＋Ｃａに帰着する。こ
れらの式は、分布増幅器に必要とされる付加された容量
およびインダクタンスの値を判断するための基礎を形成
する。

２つの回路負荷、入力および出力間のインピーダンス変
換を収容する簡単過ぎるアプローチは、所望のインピー
ダンス値、入力または出力を反射するために、伝送ライ
ン、１４および１６の各々に沿って容量およびインダク
タンス値を調節することであろうし、同時に上記の等式
１の要件内にとどまるということが理解され得る。すな
わち、各伝送ラインは、事例によって、入力か、または
出力のための整合インピーダンスを有するように調節さ
れ、同時に位相速度整合を確実にするために値をなお制
限する。もしインピーダンスが式２＋＝ｒＺｏにより与
えられる比を有するということであれば、それなら上記
の式への代入は、Ｃａ＝＝ｒＣ＋　　Ｃｏ および Ｌｏ＝Ｌｔ／ｒ を生じる。

しかしながら、当業者は、合理的な性能が得られる小さ
いインピーダンス差への、このアプローチの制限された
適応性を認識するであろう。上記の式の中の比値ｒが、
約０．３３ないし０．２５未満であるとき、上記の等式
を満たすのに必要とされる付加された容量Ｃａの値は、
負である。これは得がたい制限であるので、この技術は
１：３ないし１：４またはそれより大きいオーダのイン
ピーダンス変換で使用されることができない。

分布増幅器において使用されるどんな出力または入力ト
ランジスタもまた、それにそれらが接続される伝送ライ
ン、入力または出力の負荷インピ−ダンスに関して不整
合にされ得る。この不整合は回路にとって、減少された
ゲインと増大されたノイズに帰着し、それはまたある周
波数で動作的に不安定になるかもしれない。

同時に、大きいインダクタおよび小さいキャパシタ（大
きい特性インピーダンスについて）か、または小さいイ
ンダクタおよび大きいキャパシタ（小さい特性インピー
ダンスについて）を使用する、大きいインピーダンス変
換を必要とする信号転送は、製造するのが一般的に難し
い。誘導性および容量性エレメントにおける、非常に大
きいか、または非常に小さい極端な値は、モノリシック
構造で確かに製造することが一般的に難しく、製造され
た回路の回路特性を、それらの製造プロセスの変動およ
び特定のパターンに非常に依存するようにする傾向があ
る。

この発明は、インピーダンス整合ネットワークへの分布
増幅器構造の新しい応用により、これらの制限を克服す
る。この発明は、改良されたインピーダンス整合または
変換のための「逓昇」か、または「逓降」インピーダン
ス特性を有する定ラインインピーダンス（ＣＬＩ）回路
構造の形成を含む。

この発明に従って構成される分布定ラインインピーダン
ス変換増幅器の例示的な実施例が、第２ａ図および第２
ｂ図に図解される。第２ａ図において、より大きい出力
インピーダンスは、逓昇変換を達する、より小さい入力
インピーダンスに整合される。第２ａ図において、入力
信号は、一連の並列入力伝送ライン２　２　ａ　ｓ　２
　２　ｂ　ｓないし２２ｎに印加され、各々は能動素子
２４１ないし２４−　　（２４＋　ａ　　２４＋　ｎな
いし２４ｆｆｉａ−２４ｍｎ）を介して単一の出力伝送
ライン２６へ接続される。この構成において、入力信号
はｎの並列分布増幅器間で分割され、各々はＺｏの入力
インピーダンスを有する。Ｚ０の値は、直列インピーダ
ンスＺｃおよび単一能動素子分路キャパシタンスにより
決められる。したがって、入力負荷により理解されるイ
ンピーダンスはＺ０／ｎである。

増幅器はすべて、ｚ８およびＺｂの受動素子を含むコモ
ン出力伝送ライン２６で終了し、それは入力ラインの位
相速度を維持し、または整合するように調節される。こ
の構或は、能動素子２４を介して相互接続されかつ同じ
特性を有する、ｎの入力および１の出力の、ｎ＋１の合
或伝送ラインを含む。出力インピーダンスは、単一の伝
送ライン２６の特性インピーダンスＺ。であろう。

第２ｂ図において、より大きいインピーダンスをもつ入
力負荷と、より小さいインピーダンスをもつ出力負荷と
の間の信号増幅および逓降インピーダンス変換を達する
ための構成が図解される。

第２ｂ図において、分布定ラインインピーダンス変換増
幅器３０が、入力信号を受取る単一、またはコモン入力
伝送ライン３２を使用するように図示される。信号はそ
の後、ｍの並列能動素子３４（３４１　−　　３４＋　
ｎないし３４ｆｆｉａ−３４ｍｎ）により、一連の並列
伝送ライン３６に転送される。

入力ライン特性インピーダンスＺｏの値は、直列インピ
ーダンスＺｒおよびｎの能動素子、３４、分路容量の並
列結合により決められる。ｎの分布増幅器の各々は、受
動素子、Ｚｄおよびｚ０を有する、個々の並列出力伝送
ライン３６で終り、それは入力ライン３２の位相速度を
維持し、または整合するように調節される。出力伝送ラ
イン３６ａないし３６ｎは並列に接続され、それで出力
負荷により理解される出力インピーダンスはＺｏ／ｎで
ある。この構威はまた、ｎの出力および１の入力をもつ
、ｎ＋１の合威伝送ラインを含み、各々は同じ特性を有
し、特性出力インピーダンスの低下を結果として生じる
。

第２ａ図および第２ｂ図の実施例の各々において、ｎの
能動素子が各伝送ラインで使用された。

ｍの値は、所望の応用に従って変化され得るが、しかし
当業者は、使用され得る能動素子の数に制限があるとい
うことを容易に理解するであろう。

トランジスタ容量のようなファクタ、およびモノリシッ
ク回路設計についての全体の領域制約は、使用される能
動素子の数に制限をおくのに働くということが、その技
術で知られている。

第２ａ図および第２ｂ図の回路はまた、付加されたイン
ダクタンスＺａまたはＺ６を使用し、それは前に記述さ
れた付加された容量Ｃａを置換する。これらのインピー
ダンスは容量性値を含んでもよいが、それらはまたスト
リップライン導体のような誘導性エレメントを組入れて
もよい。

この発明の方法および装置（定ラインインピーダンス）
と先行の増幅技術（ラインインピーダンス変動）との間
の差をよりよく理解するために、２つの比較の回路が第
３ａ図および第３ｂ図にさらに詳細に図解される。第３
ａ図において、典型的な分布増幅器回路４０が、それぞ
れ、能動ドライバおよびマイクロストリップ型入力およ
び出力伝送ライン４６および４８として、ＦＥＴ　４　
２および４４のカスコード対として９つの能動素子を実
施して図示される。

当業者は、またその技術の文献においてより詳細に論議
される、カスコード構成を容易に理解するであろう。当
業者はまた、マイクロストリップ伝送ライン型エレメン
トを使用するときのインダクタンスの値はエレメントの
長さおよび幅により決められるということを理解するで
あろう。これらの寸法は、第３ａ図および第３ｂ図の比
較の回路で図解される。特定のインダクタンス値は、上
記の等式に従って選ばれる。図解における、明晰さのた
めに、第３図のインダクタンスは、所与の伝送ラインに
沿って値が同じであるように図示される。しかしながら
、出力でより大きい量の電力を扱うために、インピーダ
ンス整合を調節するために、または他の応用のために、
インダクタンス値は、上記の等式の制限内で伝送ライン
に沿って変化され得る。そのような変化は、この発明の
企図および教示内である。

第３ａ図において、入力伝送ライン４６は、５０オーム
終端抵抗器を使用し、５０オーム入カインピーダンスを
与える。出力伝送ライン４８は、１７オーム終端抵抗器
を使用し、約３：１のインピーダンス比のために、１７
オームの出力インピーダンスを与える。両方の伝送ライ
ン、４６および４８のマイクロストリップ伝送ラインイ
ンダクタンスの値は、上記に論議された等式に従って選
ばれ、適当な位相速度を提供し、その後さらに調節され
、最良のゲインおよび出力整合を与える。

応用の特定の動作要件を満たすために、そのような調節
は、当業者により容易に理解され使用される。

第３ｂ図において、インピーダンス変換回路または増幅
器５０が、５０オーム終端抵抗器を使用する単一の入力
伝送ライン５６に接続された、一連のカスコード対の電
界効果トランジスタ５２および５４を有して図示される
。所望の３：１インピーダンス減少を達するために、カ
スコード対５０は、セット当り３の並列組で配置され、
すなわち各ラインインダクタンス間に、入力伝送ライン
５６に接続された３つの能動素子またはトランジスタ増
幅器がある。カスコード対の出力ＦＥＴ５４，ｆｆｉ、
５４２ｆｆｉ、および５４３−（ここでｍ＝３）が、そ
れぞれ３つの出力伝送ライン５８１、５８２、または５
８３に接続され、各々は５０オーム抵抗器により終えら
れる。３つの出力ライン５８が並列に接続された状態で
、特性出力インピーダンスは５０／３　（１７）オーム
出力インピーダンスになる。しかしながら、この発明は
３つの並列分布増幅器の使用に制限されず、他のインピ
ーダンス変換を収容するために、他の終端値が使用され
てもよいということを当業者は理解するであろう。

第３図の回路のゲインおよび出力反射減衰量について得
られた結果は、第４図にグラフ形式で図示される。第４
図のグラフに現われる数量は、当業者により一般に使用
される回路シミュレーション技術を用いて得られる。第
４図に図示されるように、この発明の定ラインインピー
ダンス構成の出力ゲインは、約２ｄＢ高く、それの反射
減衰量は著しく、約５ないし１５ｄＢだけ低い。第３ａ
図のラインインピーダンス変動回路は、約１２．５ＧＨ
ｚで条件付で安定になり、第３ｂ図の定ラインインピー
ダンス回路は、３より大きい安定性ファクタですべての
周波数にわたり無条件に安定である。第３ｂ図の回路の
帯域幅は、インピーダンス逓降変換で使用されるように
、増加された数のトランジスタのため、入力伝送ライン
５の付加的な分路容量の存在により、わずかに低減され
る。

しかしながら、下記に論議される代替の実施例において
、またはそれを介して説明される（参照論文）ように、
分路トランジスタと直列のもう１つのキャパシタを使用
することにより、この容量は低減されることができ、帯
域幅は相応じて増加される。

これらの回路比較は、どのようにこの発明が、高周波数
でのインピーダンス変換についてその技術を前進するか
を部分的に説明するのに役立つ。

この発明が回路製造に与える利点をさらに説明するため
に、一連のシミュレートされた装置または回路の歩留り
が、第３図に図解された２つの回路について誘導された
。これらの誘導の結果は、第５図に図解される。第５ａ
図ないし第５ｃ図は、Ｓパラメータの変動、抵抗器トレ
ランス、およびライン長さ変動に応答する回路歩留りの
結果を図解する。シミュレーション分析に使用される基
準は、もし回路ゲインが■０％以上減少され、またはも
し人力または出力反射減衰量の大きさが２０％以上劣化
されるならば、回路は、失敗または除去と考えられると
仮定した。

３つの重要な処理パラメータを一度に１つ統計的に変化
することにより、モノリシック装置についての回路生産
へのそれらの影響は、統計的に近似され得る。第５ａ図
は、Ｓパラメータ変動に応答する回路歩留り変動を図示
し、第５ｂ図は、ライン長さ変動に応答する歩留りを図
示し、第５ｃ図は抵抗器変化に対応する歩留りを図示す
る。所望の出力インピーダンスを達するのにＬＩＶ回路
で必要とされる小さいインダクタンス、およびトランジ
スタの不整合は、ＬＩｖアプローチに貧弱な歩留りを与
える一因となる。当業者は、新しい定ラインインピーダ
ンス技術が、インピーダンス変換の技術にもたらす実質
的な改良を容易に理解するであろう。

実例 マイクロ波回路での使用のためのこの発明の例示的な実
施例が、モノリシック装置として設計され構成された。

この製造例に使用された回路は、第６図に図解される。

第６図で理解されるように、分布増幅器変換回路６０は
、２５オームの入力インピーダンスおよび５０オームの
出力インピーダンスを収容するように設計される。回路
６０で使用されるカスコードトランジスタ対の各々は、
０．５μｍゲート長さＧａＡｓ　ＦＥＴ６　２および６
４を含む。

この型のＦＥＴは、興味のある動作周波数についてのモ
ノリシック回路を製造するのに非常に有用である。イン
ダクタンスのための受動エレメントは、それの長さが最
大の信号ゲインおよび最小の反射減衰量に調節された伝
送ラインを含む。トランジスタの幅は、所望の２　　２
０ＧＨｚ帯域幅を得るために、シミュレーションにより
１８０μｍであるように予め定められた。コモンソース
ＦＥＴ６２ｆｆｉ，および６２，．１２は、ゲート接続
をアウトにもってくるために、スプリットソースを用い
て、単一ＦＥＴ構造として設計された。コモンゲー｝Ｆ
ＥＴ６４は、ゲート接続が両側にある状態で、単一ＦＥ
Ｔ構造として設計された。最小にされた寄生容量および
容易な回路実現のための最小の複雑さを結果として生じ
た、結合された２重ＦＥＴ構造が形成された。

構成された回路が調査されて、得られた測定された入力
および出力インピーダンスは、第７図にグラフ形式で図
解される。第７図において、５０オームに正規化された
スミス図表が、２ないし１９　ＧＨｚの所望の周波数レ
ンジにわたる、２５オームに近い増幅器入力インピーダ
ンスおよび約５０オームの出力特性インピーダンスをは
っきり図示するのに使用される。

第６図の回路のためのゲインが、第８図に図解される。

増幅器６０のための真のゲインおよび反射減衰量をプロ
ットするために、５０オーム環境で測定されたＳパラメ
ータが、２５オーム入力終端を反射するために、シミュ
レーションを介して翻訳されなければならない。この翻
訳の結果は、第８図に図解される。第８図から、第６図
の回路は、４ないし２０ＧＨ！の９±１ｄＢのゲイン、
および２ないし１９ＧＨｓの１２ｄＢ以上の入力および
出力の反射減衰量を得るように理解される。直流ドレイ
ンバイアスが、約６００ｍＷの合計直流電力消費につい
て、約１５０ｍＡで４ボルトで確立された．１ｄＢ圧縮
点が、９　ＧＨ！で２０ｄＢｍ以上であるように測定さ
れた。

あいにく、非常に大きいインピーダンス変換が必要とさ
れるとき、上記の定ラインインピーダンス方法は、入力
伝送ラインで得られる大きい容量値のため、実際的でな
いかもしれない。大きい容量は帯域幅を制限し、前に述
べられたように、容認できないレベルまで回路歩留りを
低下し得る。

さらに、大きい直流電流は、大きい数の並列トランジス
タに電力を供給するのに必要とされ、それは電力が制限
された環境において、熱を最小化するのに望ましくない
。したがって、これらの制限を克服する代替の実施例が
、第９図に図解される。

第９図は、単一の入力伝送ライン７６、およびＦＥＴ力
スコード対の形式で能動素子に接続されている一連の並
列の伝送ライン７８ａないし７８ｎを使用する、分布増
幅器インピーダンス変換装置７０を図解する。第９図に
おいて、前の実施例で使用されたカスコード対のコモン
ゲー｝　ＦＥＴが、ｎのソース結合されたコモンゲート
ＦＥＴ７４の線輪群により、置換され、各々はコモンソ
ースＦＥＴ７２のゲート幅の１　／　ｎ倍のオーダのゲ
ート幅を有する。コモンゲートＦＥＴ７４．．ｎの各々
の、より小さいゲート幅は、コモンゲートＦＥＴ７４ｍ
ｎの集合的な直流電流が、コモンソースＦＥＴ７２ｍの
それと整合するようにする。コモンゲートＰＥＴ７４ｆ
ｆｉ。の高出力インピーダンスは、隣合うＦＥＴ間で、
出力ドレインラインの各々を分離するのに十分であり、
それで合計の結果として生じる出力反射減衰量は、前に
開示された定ラインインピーダンス回路のそれに近似す
る。変換回路７０を動作するのに必要とされる直流電力
は、しかしながら、ｎのファクタだけ減少される。さら
に、帯域幅は、ｎのファクタだけ理論的゛に増加される
。しかしながら、各コモンソースＦＥＴ７２ｍと直列に
置かれることができるコモンゲートＦＥＴ７４ｆｆｉ。

の数に関する制限がある。各付加的な並列ＦＥＴ　７４
が追加された状態で、各コモンゲートトランジスタのサ
イズにおける対応する必要な減少は、各ＦＥＴにとって
の、より高い出力インピーダンス、および大きいインピ
ーダンス変換を設計するとき考慮されなければならない
出力伝送ライン７８との対応する劣化する出力ゲイン整
合を結果として生じる。

この発明のこの後者の実施例の■っの利点は、半導体レ
ーザについての広帯域整合回路としてのそれの応用性で
あるということを出願人は見つけた。レーザダイオード
ドライバ回路応用は、５０オーム入カインピーダンス（
制御回路）と、６．２５オームインピーダンスを有する
典型的なレーザダイオードとの間をプリッジするために
、８：１インピーダンス変換を典型的に必要とする。現
在、この応用に可能な、または有用なインピーダンス整
合回路はない。この発明は、しかしながら、そのような
インピーダンス変換を達するのに有用である。

典型的なレーザダイオード応用に典型的に必要とされる
、必要な８：１インピーダンス変換を含む変換回路８０
が、第１０図に図解される。第１０図において、８：ｌ
変換が、４：１インピーダンス比を達する定ラインイン
ピーダンス技術を用いること、およびその後に並列能動
素子または変換ラインの各々に関して付加的な２：１比
を達するＬＩＶ技術を使用することにより得られる。レ
ーザの入力インピーダンスは厳密に、または純粋に実で
はないが、それが高周波数で直列ＲＬ回路として正確に
表現され得、なぜならダイオードの内部および寄生容量
は、ボンドワイヤインダクタンスにより効率的に圧倒さ
れるからであるということを、当業者は認識するであろ
う。ボンドワイヤを考慮に入れるために、分布変換増幅
器８０の各伝送ラインまたはアームに使用される最終の
インダクタンスは、ボンドワイヤインダクタンスになる
。

第１０図に図解された広帯域レーザドライバ増幅器回路
８０を使用するシミュレートされた結果が誘導され、第
１１図および第１２図に図解される。第１１図に図示さ
れるように、レーザドライバ回路８０は、０．５ないし
１２．５ＧＨｚの周波数レンジにわたり所望のインピー
ダンス整合を有する。第１２図に図示されるように、レ
ーザドライバ回路８０は、０．５ないし１２．５ＧＨ！
で８。

５±１ｄＢのゲインを得、入力と出力との両方で１０ｄ
Ｂ損失より良い。この誘導のためにシミュレーションで
使用されたトランジスタＳパラメータは、２００μｍゲ
ート幅および０．２５μｍゲート長さＡＩＧａＡｓ　　
ＨＥＭＴから測定された。１ないし１０００μｍに及ぶ
ボンディングワイヤの長さの変化は、ゲインにおいて１
ｄＢ未満の劣化、および出力反射減衰量において４ｄＢ
未満の劣化となり、入力反射減衰量は不変のままであっ
た。回路のためのゲインは、ボンドワイヤ長さ変化に無
関係で、実質上フラットなままである。レーザドライバ
回路８０は、レーザダイオードドライバ整合問題を解決
し、レーザダイオードの新しい応用を確立する、明白な
可能性を示す。

他の応用について、また第９図の実施例を利用する、逓
昇変換が望まれるかもしれない。逓昇バージョンの一般
的な略図が、第１３図に図解される。第１３図において
、逓昇インピーダンス変換装置９０が、ｍの能動素子を
もって図示され、各々はｎの並列入力伝送ライン９６の
１つに接続されたｎのコモンソースＦＥＴ９２を含む。

ＦＥＴ９２ｍｎのためのドレインは、コモンゲー｝ＦＥ
７９４ｍのソースに接続され、それは信号を出力伝送ラ
イン９８に転送する。以前のような適当なインダクタン
スで、第１３図の回路は逓昇機能を達する。

この発明は、それぞれｎの並列出力または入力伝送ライ
ンと関連して、１つの入力または出力伝送ラインを用い
て記述されたが、これは制限ではない。この発明の方法
および装置はまた、それぞれｎの並列出力または入力伝
送ラインと関連して、追加の、多重の、並列の入力また
は出力伝送ラインの使用を企図する。そのような結合は
、たとえば、しかしそれには制限されないが、２．５：
１、３．５：１、または７．５：１のような分数のイン
ピーダンス変換の実現を可能にする。これらの？換は、
当業者により要求される特定の回路応用の便宜を図るか
もしれない。

分数の、または多重のライン入力および出力インピーダ
ンス変換を達するための装置が、第１４図に図解される
。第１４図において、インピーダンス変換装置１００は
、ｑｎ分布増幅器を含み、各々はｑｍ能動素子１０２ｑ
ｍを使用し、ここにｑは整数でありｑ＝３である。しか
しながら、ｑは所望のように、より大きい値を有し得る
ということが容易に明らかである。

この実施例において、ｑ番目ごとの能動素子ｌ０２Ｑ．
．。が、コモン第１伝送ラインに接続されるであろう。

同じｑ番目の能動素子１０２が、異なった第２の伝送ラ
イン９８ｎに接続する。したがって、もしＱ＝２であれ
ば、それなら２■。能動素子があり、１エレメントおき
に（１０２＋＋１、１０２＋１２、１０２＋　１　３、
１０２■。、１０２２１　１、ＬＯ２２＋２、および１
０２。。

ｎ）コモン伝送ライン１０６ｑ入力または出力に接続さ
れる。同じ能動素子が異なった第２の伝送ライン１０８
１、１０８２、・・・１０８ｎに接続される。

結果は、それぞれ、ｑの並列入力または出力伝送ライン
およびｎの並列出力または入力伝送ラインと並列に構成
された、ｑｍの分布増幅器である。

この回路の動作は、ｑｚ０／ｎから２。へのまたはＺ。

からｑＺｏ／ｎへのインピーダンス変換を得る。

記述されたのは、インピーダンス変換を行なうための新
しい方法および装置である。この発明の開示された実施
例は、マイクロ波アンテナ回路、ＲＦインピーダンスト
ランジスタ、および信号制御器を含む、広いレンジの応
用のためのインピーダンス整合変換を与える。レーザ技
術で以前に未知であった可能性を提供する、少なくとも
１つのレーザダイオードドライバ実施例が開示された。

好ましい実施例の先の記述は、図解および記述の目的で
提示された。余すところがないことも、この発明を開示
ざれたまさにその形式に制限することも意図されず、多
くの修正および変化が、上記の教示の観点から可能であ
る。そのような変化は、ｎおよびｑの種々の値も、能動
素子、バイアス電圧、または追加の構或要素も含む。実
施例は、この発明の原理およびそれの実際的な応用を最
もよく説明するように選ばれ記述され、それによって当
業者が、この発明を、種々の実施例において、企図され
る特定の使用に適応するように種々の修正とともに、最
もよく利用するのを可能にする。

この発明の範囲は、前掲の特許請求の範囲およびそれら
の均等物により規定されるということが意図される。

【図面の簡単な説明】

第１図は、分布増幅器回路の機能的な概観を図解する。 第２ａ図および第２ｂ図は、この発明の原理に従って構
成されるインピーダンス整合分布増幅器装置を図解し、
第２ａ図はｎの増加を達成し、第２ｂ図はｎの減少を達
成する。 第３ａ図は、第１図の装置の回路実現を図解する。 第３ｂ図は、第２ａ図および第２ｂ図の装置の回路実現
を図解する。 第４図は、第３ａ図および第３ｂ図の回路につての動作
および製造パラメータの図表示を与える。、第６図は第
２図の装置の例示的な実施例を図解する。 第７図は第６図の回路について、特性インピーダンス対
周波数の図表示を与える。 第８図は第６図の回路について、ゲインおよび入力およ
び出力反射減衰量特性対周波数の図表示を与える。 第９図は大きい変換比を達するための、第２図の装置の
代替の実施例を図解する。 第１０図は第９図の装置の回路実現を図解する。 第１１図は、第１２図の回路について、特性インピーダ
ンス対周波数の図表示を与える。 第１２図は、第１２図の回路について、ゲインおよび入
力および出力反射減衰量特性対周波数の図表示を与える
。 第１３図は大きい変換比を達するための第１０図の装置
の代替の実施例を図解する。 第１４図は分数変換比を達するための、第２図の装置の
代替の実施例を図解する。 図において１０は分布増幅器であり、１２は能動素子で
あり、１４は誘導入力ラインであり、１６は出力ライン
であり、８０は変換回路である。

Claims (20)

【特許請求の範囲】
1. （１）インピーダンス変換を行うための装置であって、
   複数個のｎの分布増幅器を含み、各々は第１のおよび第
   ２の合成伝送ライン間に配置された複数個のｍの能動素
   子を有し、前記ｎの増幅器の各々は共通に少なくとも前
   記第１の伝送ラインを有し、各増幅器の前記能動素子は
   それに接続されかつ第１のインピーダンスインターフェ
   イスを形成し、各第２の伝送ラインはｎの並列伝送ライ
   ンとして接続された別の非コモン伝送ラインであり単一
   の第２のインピーダンスインターフェイスを形成する装
   置。
2. （２）前記分布増幅器の各々は前記第１のおよび第２の
   ラインのｍ＋１の誘導エレメント間に配置され、各ライ
   ンの第１のおよびｍ＋１番目のインダクタンスが前記ラ
   インの残余のエレメントのインダクタンスの半分を有す
   る状態で予め規定されたインダクタンス値を有する複数
   個のｍの能動素子を含む、請求項１に記載の装置。
3. （３）前記コモンラインは入力であり前記並列の非コモ
   ンラインは異なっているインピーダンスの出力を形成し
   、変換特性インピーダンスは前記並列ライン倍のｎのイ
   ンピーダンスで除算される前記コモンラインのインピー
   ダンスである、請求項１に記載の装置。
4. （４）前記コモンラインは出力であり前記並列非コモン
   ラインは入力を形成し、変換特性インピーダンスは前記
   コモンラインのインピーダンスで除算される前記並列ラ
   インのインピーダンスのｎ倍である、請求項１に記載の
   装置。
5. （５）前記能動素子は各ラインで所定のインダクタンス
   値を有するインダクタと直列に接続される、請求項１に
   記載の装置。
6. （６）前記能動素子の各々はトランジスタのカスコード
   対を含む、請求項１に記載の装置。
7. （７）前記トランジスタはゲートを介して前記第１のラ
   インにかつドレインを介して第２のトランジスタの第２
   のソースに接続されその第２のドレインが前記第２のラ
   インに接続され、さらに前記インダクタンスの各々間に
   配置されたｎのカスコード対を含む第１のＦＥＴを含む
   、請求項６に記載の装置。
8. （８）前記ｍの能動素子は、トランジスタのｍのカスコ
   ード接続された線輪群を含み、各カスコード線輪群はゲ
   ートを介して前記第１のラインにかつドレインを介して
   それらのそれぞれのドレインが前記第２のラインに接続
   された複数個のｎの第２のトランジスタのｎのソースに
   接続された第１のＦＥＴを含む、請求項１に記載の装置
   。
9. （９）前記コモンラインは入力でありかつ前記並列非コ
   モンラインは異なっているインピーダンスの出力を形成
   し、変換特性インピーダンスは前記並列ライン倍のｎの
   インピーダンスにより除算される前記コモンラインのイ
   ンピーダンスである、請求項８に記載の装置。
10. （１０）前記コモンラインは出力でありかつ前記並列非
    コモンラインは入力を形成し、変換特性インピーダンス
    は前記コモンラインのインピーダンスで除算される前記
    並列ラインのインピーダンスのｎ倍である、請求項８に
    記載の装置。
11. （１１）インピーダンス変換を行うための装置であって
    、複数個のｑｎの分布増幅器を含み、各々は第１のおよ
    び第２の合成伝送ライン間に配置された複数個のｍの能
    動素子を有し、前記ｎの増幅器のｑ番目ごとのものは共
    通に少なくとも前記第１の伝送ラインを有し、各増幅器
    の前記能動素子はそれに接続されかつそれとともに第１
    のインピーダンスインターフェイスを形成し、それによ
    ってｑのコモン第１伝送ラインが形成され、すべてのｑ
    の第１の伝送ラインはｑの並列ラインとしてさらに接続
    され単一の第１のインピーダンスインターフェイスを形
    成し、前記第２の伝送ラインの各々は別の非コモン伝送
    ラインであり、前記非コモン伝送ラインはｎの並列伝送
    ラインとして接続され第２のインピーダンスインターフ
    ェイスを形成する装置。
12. （１２）前記ｑの並列コモン第１伝送ラインは入力を形
    成しかつ前記並列非コモンラインは異なっているインピ
    ーダンスの出力を形成し、変換特性インピーダンスは前
    記並列ライン倍のｎのインピーダンスで除算される前記
    コモンライン倍のｑのインピーダンスである、請求項１
    １に記載の装置。
13. （１３）前記ｑの並列コモン第１伝送ラインが出力を形
    成しかつ前記並列非コモンラインは異なっているインピ
    ーダンスの入力を形成し、変換特性インピーダンスは前
    記コモンライン倍のｑのインピーダンスで除算される前
    記並列ラインのインピーダンスのｎ倍である、請求項１
    １に記載の装置。
14. （１４）前記能動素子の各々がトランジスタのカスコー
    ド対を含む、請求項１１に記載の装置。
15. （１５）前記トランジスタはゲートを介して前記第１の
    ラインヘかつドレインを介して第２のドレインが前記第
    ２のラインに接続された第２のトランジスタの第２のゲ
    ートに接続され、前記インダクタンスの各々間に配置さ
    れたｎのカスコード対をさらに含む、第１のＦＥＴを含
    む、請求項１４に記載の装置。
16. （１６）前記ｍの能動素子がトランジスタのｍのカスコ
    ード接続された線輪群を含み、各カスコード線輪群はゲ
    ートを介して前記第１のラインにかつドレインを介して
    それらのそれぞれのドレインが前記第２のラインに接続
    された複数個のｎの第２のトランジスタの第２のゲート
    に接続された第１のＦＥＴを含む、請求項１１に記載の
    装置。
17. （１７）２つのインピーダンス負荷間で変換する方法で
    あって、 複数個のｑｎの並列分布増幅器を与えるステップを含み
    、各分布増幅器は入力信号を増幅しかつ前記信号を分布
    誘導エレメントを有する第１のおよび第２の伝送ライン
    間で転送するために構成され、さらに ｑのコモン第１伝送ラインが同じ誘導エレメントを使用
    する状態で前記分布増幅器を構成するステップと、 第１の所定のインピーダンスをもつ前記コモンラインを
    終えるステップと、 ｎの異なった第２の伝送ラインが別の誘導エレメントを
    含む状態で前記分布増幅器を構成するステップと、 第２の所定のインピーダンスをもつ前記ｎの第２のライ
    ンの各々を終えるステップと、 第１のインピーダンスインターフェイスを形成するよう
    に並列で前記ｑの第１の伝送ラインを接続するステップ
    と、 第２のインピーダンスインターフェイスを形成するよう
    に並列で前記ｎの第２の伝送ラインを接続するステツプ
    と、 前記第１の所定のインピーダンスおよび前記第２の所定
    のインピーダンスのｎ倍の比により決められるような所
    望の変換比に依存して信号を前記第１のまたは第２のイ
    ンピーダンスインターフェイスに導入するステップとを
    含む方法。
18. （１８）ｑ＝１であり、それで単一のコモン伝送ライン
    が使用される、請求項１７に記載の方法。
19. （１９）前記コモン伝送ラインが入力を含み、Ｚ＿ｉが
    所望の特性入力負荷インピーダンスである場合、値Ｚ＿
    ｉのインピーダンスをもつ前記コモンラインを終えるス
    テップと、 Ｚ＿ｏ＝ＺｉでありかつＺ＿ｏ／ｎが所望の特性出力負
    荷インピーダンスである場合、値Ｚ＿ｏのインピーダン
    スをもつ前記第２のラインを終えるステップとをさらに
    含む、請求項１８に記載の方法。
20. （２０）前記コモン伝送ラインが出力を含み、Ｚ＿ｏが
    所望の特性出力負荷インピーダンスである場合、値Ｚ＿
    ｏのインピーダンスをもつ前記コモンラインを終えるス
    テップと、 Ｚ＿ｏ＝Ｚ＿ｉでありかつｎＺｏが所望の特性入力負荷
    インピーダンスである場合、値Ｚ＿１のインピーダンス
    をもつ前記第２のラインを終えるステップとをさらに含
    む、請求項１８に記載の方法。