JPH0366205A - 高周波トランジスタの整合回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高周波高出力増幅器に用いるトランジスタの人
出力の整合回路に係わるもので、特にインピーダンスの
整合をとるとともに、トランジスタの空間的大きさから
生ずる位相差による増幅効率の低下をなくすことのでき
る高周波高トランジスタの整合回路に関するものである
。

従来の技術 高周波用トランジスタの人出力インピーダンスは、一般
に主線路マイクロストリップラインの特性インピーダン
ス（５０オーム）に一致しない。電気信号を効率良く増
幅するためには、トランジス夕の人出力インピーダンス
と、人出力それぞれの主線路マイクロストリップライン
のインピーダンスができるだけ一致して、その点におけ
る反射ができるだけ少なくなるほど好ましい。とくに高
周波高出力用トランジスタの入出力インピーダンスは、
５０オームよりもはるかに低いので、通常、入出力主線
路マイクロストリップラインに並列にインピーダンスの
低い素子を挿入して、インピーダンスの整合をとるよう
にしている。先端開放マイクロストリップライン（オー
プンスタブ）のインピーダンス、Ｚｏｓは、 Ｚｏｓ−−ｊ−ｃｏｔ　　βＬ（１） 但し、β−２π／λ、λは整合をとろうとしている周波
数におけるマイクロストリップライン上での波長 りはマイクロストリップラインの長さ、で与えられる。

したがって、ＺｏｓはβＬがπ／２、すなわち、Ｌがλ
／４に近づくにつれ小さくなり、適当な値を選ぶことに
より、トランジスタとの整合をとることができる。

この方法による従来の高周波増幅器の代表的構成を第３
図に示す。

第３図において、１０１は電界効果トランジスタ（ＦＥ
Ｔ）、１０２は入力整合回路基板、１０３は出力整合回
路基板、１０４は入力端子に接続されるマイクロストリ
ップラインで構成された主線路、１０５は出力端子に接
続されるマイクロストリップラインで構成された主線路
、１０６．１０７は前記主線路のトランジスタ側に設け
られた、次第に電極の幅が広くなる、いわゆるテーパー
型部である。１１２は前記トランジスタと前記テーパー
型部を接続するワイヤー　３０１は入出力整合調整用の
島状電極（パッド）、３０２は前記テーパー型部と調整
用パッドを接続するためのワイヤーである。この構造に
おいて、入力整合回路および出力整合回路の調整は、調
整用パッドをワイヤーで接続することによって行ってい
る。

この方式をさらに改良したものとして、整合用チップコ
ンデンサを用いたものが知られており、その代表的構造
を第４図に示す。第４図において、１０１は電界効果ト
ランジスタ（ＦＥＴ）、４０１は人力整合調整回路基板
、４０２は出力整合調整回路基板、１０４は入力端子に
接続されるマイクロストリップラインで構成された主線
路、１０５は出力端子に接続されるマイクロストリップ
ラインで構成された主線路、１０６．１０７は前記主線
路のトランジスタ側に設けられたテーパー型部である。

４０３は入力インピーダンス整合用チップコンデンサ、
４０４は出力インピーダンス整合用チップコンデンサで
、いずれも下電極はアースされている台座の上に接続さ
れ、上電極はワイヤーでトランジスタと入出力整合調整
回路基板の主線路マイクロストリップラインテーパー型
部に接続されている。４０５．４０６は前記トランジス
タと前記チップコンデンサおよび前記テーパー型部を接
続するワイヤーである。

この構造において、入出力整合はチップコンデンサとそ
れを接続しているワイヤーのインダクタンスで整合をと
るようにしている。

発明が解決しようとする課題 しかし、従来例に示した方法は、いずれもインピーダン
スの整合のみを考慮したものであり、テーパー型部にお
ける電気信号の位相差についての考慮がなされておらず
、とくに信号波長に比べて無視できないゲート幅をもつ
高周波高出力ＦＥＴの整合回路としては不十分である。

たとえば１４ＧＨｚの場合、アルミナ基板、あるいはＧ
ａＡｓ基板上の１／４波長に相当する長さは、約２肛で
あり、一方、３Ｗの出力を得るためのＧａＡｓ　ＦＥＴ
のゲート幅は、約４ｍである。したがって、第１図に示
すテーパー型部の中心部を通る電気信号と端部を通る電
気信号とでは、かなりの位相差を生ずる。入力信号に位
相差を生ずると、ＦＥＴで増幅されたあとの信号にも位
相差を生じ、その結果合成された信号出力が減衰し、増
幅効率が低下する。出力部におけるテーパー型部は、さ
らにその悪影響を助長する。

第１の従来例に示したオープンスタブによる整合方法で
は、入出力インピーダンスの低い高周波高出力ＦＥＴの
整合をとるのは、かなり困難であリ、通常、第２の従来
例の構成がとられる。

しかし、第２の従来例に述べた構成の場合、大きいチッ
プコンデンサを別途接続する必要があり、これにより第
１の従来例よりもインピーダンス整合はとりやすいが、
製造する上でチップを実装するため工数が増し、またチ
ップ取り付Ｕ部が別にいるなどから小型高集積化が困難
であり、その結果製造コストが高くなる。

空間的位相差をなくしながら整合をとる方式として、１
／４波長のインピーダンス変換器を用いたいわゆる、電
力分配器や電力合成器が知られており、一般に数Ｗ以上
の電力増幅器に用いられている。しかし、少なくとも１
／４波長の長さのインピーダンス変換器を必要とするこ
とから、小型化が困難である。

課題を解決するための手段 本発明は上記課題を解決するため、主線路にマイクロス
トリップラインを用いるトランジスタのインピーダンス
整合回路において、トランジスタ側主線路がテーパー型
になっており、そのテーパー型部とアース間に、基板と
異なる誘電率を有する誘電体から成る薄膜コンデンサを
有し、高周波信号の進行方向に対する前記薄膜コンデン
サ部の長さが、前記テーパー型部の各部で異なっている
ことにより、前記薄膜コンデンサ部をでた位置において
、高周波信号の位相の違いが補償されるようにしたこと
によって、前記トランジスタとのインピーダンス整合を
とりながら、同時に空間的に生ずる位相差をなくすよう
にしたものである。

作用 本発明は上記した構成により、インピーダンスが低く寸
法の大きい、高周波高出力トランジスタのインピーダン
ス整合と、空間的位相差の補償を同時にできるようにし
たものであり、さらに実装工数が少なく、小型高集積化
が可能であり、製造コストの安い高周波高出力トランジ
スタの整合回路を提供するものである。

実施例 以下、本発明の高周波トランジスタの整合回路の実施例
について、図面を参照しながら説明する。

第１図は本発明の高周波トランジスタの整合回路の構造
の１実施例を示したものである。第１図において、１０
１は電界効果トランジスタ（ＦＥＴ）、１０２は入力整
合回路基板、１０３は出力整合回路基板、１０４は入力
端子に接続されるマイクロストリップラインで構成され
た主線路、１０５は出ノノ端子に接続されるマイクロス
トリップラインで構成された主線路、１０６．１０７は
前記主線路のトランジスタ側に設けられたテーパー型部
である。１０８はその一方の電極が前記テーパー型部の
一部を構成する入力整合用薄膜コンデンサ、１０９はそ
の一方の電極が前記テーパー型部の一部を構成する出力
整合用薄膜コンデンサ、１１０．１１１は前記薄膜コン
デンサ１０Ｂ、１０９の他方の電極に接続されたアース
端子、１１２は前記テーパー型部と前記トランジスタ１
０１を接続するワイヤーである。

入出力整合回路基板はアルごナセラミック基板を用い１
．土、線路およびマイクロストリップラインなどの導電
部にはＣｒ−Ａｕを用い、薄膜コンデンサとしては、誘
電率約４の酸化珪素を誘電体として用いた、金属−誘電
体−金属構造の薄膜コンデンサを用いた。またトランジ
スタとしてＧａＡｓＦＥＴを、また整合される周波数と
して１４ＧＨ２を用いた。アルミナ基板の誘電率を９．
８とした場合、１４ＧＨｚにおける１７４波長相当のマ
イクロストリップラインの長さは約２ｍｍである。

この構造において、人力整合および出力整合のインピー
ダンス整合は、薄膜コンデンサ１０８．１０９によって
行う。

本方式における整合方法についてさらに詳しく説明する
。前述したように、高出力用ＦＥＴの入出力インピーダ
ンスは、数オームから１オーム以下と主線路のインピー
ダンス、５０オームに比べてかなり低い。そこで本実施
例ではその整合をとるために主線路マイクロストリップ
ラインとアース間に薄膜コンデンサを挿入している。ア
ースまでのマイクロストリップラインの長さをＬとする
と、この直列回路のインピーダンス、Ｚｉｎは、Ｚｉｎ
＝１／ｊωｃ＋ｊＺｏ−ｔａｎβＬ（２）＝　　ｊ（１
／ωｃ−Ｚｏ−ｔａｎβＬ　）　（３）０ 但し、ω−２πｆ β＝２π／λ ｆは整合をとろうとしている周波数、 Ｃは薄膜コンデンサの静電容量 Ｚｏはマイクロストリップラインの特性インピーダンス
、 λは整合をとろうとしている周波数の基板内での波長、 Ｌはマイクロストリップラインのアースまでの長さであ
る。

で表わされる。

アースまでのマイクロストリップラインの影響は、十分
幅が広くしかつ長さを短くすると、はぼ無視することが
でき、実質的に静電容量Ｃの値で決まり、それを適当に
選択することにより、Ｚｉｎの値を数オームあるいは１
オーム以下にすることは容易でる。

次に本実施例の空間的位相差補償の動作について説明す
る。テーパー開始部まで同一位相できた電気信号は、テ
ーパー型部で、テーパーに沿って広がりながら進み薄膜
コンデンサ部に到達する。

通常、テーパー型部の端の方が、中心部よりも距離が長
く、第１の実施例の場合も、端の方が薄膜コンデンサに
到達するまでの距離が長いように設定する。薄膜コンデ
ンサに進入した電気信号は、薄膜コンデンサの誘電率が
基板の誘電率と異なるため、そこで位相速度がかわる。

位相速度は、誘電率の平方根に反比例するので、誘電率
が小さいほど位相速度は速い。いまマイクロストリップ
ラインの形成されている基板がアルミナ基板であり、そ
の誘電率が９．８、一方、薄膜コンデンサを形成する誘
電体の誘電率は４であり、したがって、薄膜コンデンサ
部での位相速度は、ｆＪ１フ４＝１．５７倍だけテーパ
ー型部での位相速度よりも速い。したがって端部の薄膜
コンデンサ部の長さを、中心部の薄膜コンデンサの長さ
よりも適当に長くすることにより、テーパー型部で、薄
膜コンデンサに到達するまでに生した端部での位相遅れ
を取り戻すことができ、薄膜コンデンサを出てからトラ
ンジスタまでのマイクロストリップラインの長さと、１ ２ 接続ワイヤーの長さを同じにしておけば、トランジスタ
の入力部で、電気信号の位相差を完全になくすことがで
きる。その時、薄膜コンデンサの静電容量をインピーダ
ンス整合に適した値としておくことにより、インピーダ
ンス整合をも同時に行うことができる。

出力回路の場合は、その逆の経過をたどることになるが
、結果として薄膜コンデンサがない場合にはテーパー型
部端部と中心部とで生ずる電気信号の位相差を、薄膜コ
ンデンサによって同じように補償できることは明らかで
ある。インピーダンス整合についても、入力回路と全く
同様に考えることができる。

ゲート幅約４１１Ｉｌ［ｌ、出力３Ｗ級の同じ性能のＧ
ａＡｓＦＥＴを用いて、本実施例の構造を用いた場合と
第２の従来例の構造を用いた場合とで、性能比較を行っ
たところ、従来例の方法では、１４ＧＨ２において、電
力変換効率１５％、線形利得４ｄＢであったものが、本
実施例の構造とすることにより、電力変換効率２５％、
線形利得５ｄＢと、著しく電気特性面での向上が見られ
た。

本発明の第２の実施例を、第２図に示す。

第２図において、１０１は電界効果トランジスタ（ＦＥ
Ｔ）、１０２は入力整合回路基板、１０３は出力整合回
路基板、１０４は入力対しに接続されるマイクロストリ
ップラインで構成された主線路、１０５は出力端子に接
続されるマイクロストリップラインで構成された主線路
、１０６．１０７は前記主線路のトランジスタ側に設け
られたテーパー型部である。

２０１は入力整合用薄膜コンデンサ、２０２は出力整合
用薄膜コンデンサ、１１０．１１１は前記薄膜コンデン
サの他方の電極に接続されたアース端子、１１２は前記
テーパー型部とトランジスタを接続するワイヤーである
。

入出力整合回路基板には、誘電率９．８のアルξす基板
を用い、主線路およびマイクロストリップラインなどの
導電部にはＣｒ−Ａｕを用い、薄膜コンデンサとしては
、誘電率約９０の酸化チタンを誘電体として用いた金属
−誘電体−金属構造の薄膜コンデンサを用いた。またト
ランジスタとじて３ ４ ＧａＡｓＦＥＴを、ま−た整合させる周波数として１４
ＧＨｚを用いた。

この構造において、人出力のインピーダンス整合は、第
１の実施例と同様、薄膜コンデンサ２０１．２０２によ
って行う。

第１の実施例との相違は、薄膜コンデンサの誘電率と薄
膜コンデンサ部の形状寸法である。この場合、薄膜コン
デンサの誘電率の方が、基板の誘電率よりも大きく、し
たがって、薄膜コンデンサ部での相違速度はテーパー型
部での１Ｂ　−０，３３倍と遅くなる。したがってこの
場合には、第１の実施例の場合とは逆に、テーパー型部
端部に近い部分はど、中心部よりも薄膜コンデンサ部の
長さが短くなるような構造としてお（ことにより、薄膜
コンデンサをでた部分での電気信号の位相を各部で同一
にすることができる。

本実施例では、薄膜コンデンサにより、インピーダンス
整合と、空間的位相差補償をおこなっている。薄膜コン
デンサは、化学気相成長やスパッタリングといった薄膜
形成技術で作成可能であり、アル稟す基板などの各種基
板上に一体に集積化して作りこむことは容易である。し
たがって従来例に示したような、チップコンデンサを必
要としないので、実装工数が少なくまた小型高集積化が
可能であり、したがって製造コストも安くできるもので
ある。

発明の効果 以上、述べた如く、本発明は主線路にマイクロストリッ
プラインを用いるトランジスタのインピーダンス整合回
路において、トランジスタ側主線路がテーパー型になっ
ており、そのテーパー型部とアース間に、基板と異なる
誘電率の誘電体からなる薄膜コンデンサを有し、高周波
信号の進行方向に対する前記薄膜コンデンサの長さが、
前記テーパー型部の各部で異なっていることにより、前
記薄膜コンデンサ部をでた位置において高周波信号の位
相の違いが補償されるようにしたもので、これによりイ
ンピーダンスの低い高周波高出力トランジスタのインピ
ーダンス整合をとると同時に、トランジスタの空間的大
きさにより生ずる信号の５ ６ 位相差をなくすようにしたものであり、また実装工数が
少なく、小型高集積化が可能であり、製造コストの安い
高周波高出力トランジスタの整合回路を提供するもので
ある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構造図、第２図は本発
明の第２の実施例の構造図、第３図、第４図は従来例の
構造図を示したものである。

Claims (3)

【特許請求の範囲】
1. （１）主線路にマイクロストリップラインを用いるトラ
   ンジスタのインピーダンス整合回路において、トランジ
   スタ側主線路がテーパー型になっており、そのテーパー
   型部とアース間に、基板と誘電率の異なる誘電体からな
   る薄膜コンデンサを有し、高周波信号の進行方向に対す
   る前記薄膜コンデンサ部の長さが、前記テーパー型部の
   各部で異なっていることにより、前記薄膜コンデンサ部
   をでた位置において高周波信号の位相の違いが補償され
   ようにしたことを特徴とする高周波トランジスタの整合
   回路。
2. （２）薄膜コンデンサとして、基板より大きい誘電率の
   誘電体を用い、高周波信号の進行方向に対する前記薄膜
   コンデンサの長さが、前記テーパー型部の中心部に近い
   ほど短くなっていることを特徴とする請求項（１）記載
   の高周波トランジスタの整合回路。
3. （３）薄膜コンデンサとして、基板よりも小さい誘電率
   の誘電体を用い、高周波信号の進行方向に対する前記薄
   膜コンデンサの長さが、前記テーパー型部の中心部に近
   いほど長くなっていることを特徴とする請求項（１）記
   載の高周波トランジスタの整合回路。