KR101444520B1 - 증폭 회로 및 그 동작 방법 - Google Patents

증폭 회로 및 그 동작 방법 Download PDF

Info

Publication number
KR101444520B1
KR101444520B1 KR1020120013141A KR20120013141A KR101444520B1 KR 101444520 B1 KR101444520 B1 KR 101444520B1 KR 1020120013141 A KR1020120013141 A KR 1020120013141A KR 20120013141 A KR20120013141 A KR 20120013141A KR 101444520 B1 KR101444520 B1 KR 101444520B1
Authority
KR
South Korea
Prior art keywords
signal
frequency
bias
bias circuit
transistors
Prior art date
Application number
KR1020120013141A
Other languages
English (en)
Other versions
KR20130091862A (ko
Inventor
송영진
원준구
김윤석
신이치 이이쯔까
박주영
김기중
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120013141A priority Critical patent/KR101444520B1/ko
Priority to US13/452,605 priority patent/US8917145B2/en
Publication of KR20130091862A publication Critical patent/KR20130091862A/ko
Application granted granted Critical
Publication of KR101444520B1 publication Critical patent/KR101444520B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/225—Indexing scheme relating to amplifiers the input circuit of an amplifying stage comprising an LC-network

Abstract

본 발명은 증폭 회로에 관한 것이다. 본 발명에 따른 증폭 회로는, 하나 이상의 트랜지스터를 포함하는 증폭부, 저항을 포함하며 상기 하나 이상의 트랜지스터에 각각 연결되는 하나 이상의 제1 바이어스 회로부, 및 제1 주파수보다 큰 주파수를 갖거나 제2 주파수보다 작은 주파수를 갖는 입력 신호를 차단하도록 상기 입력 신호가 인가되는 입력단과 상기 하나 이상의 트랜지스터 사이에 각각 연결되는 하나 이상의 제2 바이어스 회로부를 포함한다. 본 발명에 따르면, 열 폭주를 방지하고, 증폭하고자 하는 입력 신호의 고조파 성분을 제거할 수 있으며, 발진을 억제할 수 있는 증폭 회로를 제공한다.

Description

증폭 회로 및 그 동작 방법{AMPLIFIER CIRCUIT AND OPERATING METHOD THEREOF}
본 발명은 트랜지스터를 포함하는 증폭 회로에서, 트랜지스터의 열 폭주를 방지하고 주파수 대역에서의 응답 특성을 최적화하여 발진을 억제하고 고조파 성분을 제거할 수 있는 증폭 회로에 관한 것이다.
증폭 회로는 소정의 입력 신호를 증폭시켜 출력 신호를 생성하는 회로로서, 전자 기기의 전원, 또는 무선 통신 기기의 통신 신호를 증폭하는 데에 널리 이용된다. 증폭 회로는 증폭하고자 하는 입력 신호를 증폭하여 출력 신호를 생성하는 증폭 회로 이외에 증폭 회로를 동작시키기 위한 바이어스 신호를 전압 또는 전류 형태로 인가하는 바이어스 회로를 포함할 수 있다.
통상 증폭 회로는 연산 증폭기, 트랜지스터, 저항 등과 같은 복수의 소자로 구현되며, 전자 기기에 입력되는 배터리 전압 또는 전원 전압 등으로부터 구동에 필요한 전력을 공급받는다. 이때, 전기적 소자의 특성상, 신호를 증폭시키는 동작 동안, 증폭 소자에서 열이 발생할 수 있으며, 열을 효율적으로 통제하지 못할 경우 열 폭주(thermal runaway) 현상이 발생하여 성능이 저하되거나 또는 소자가 파괴될 수 있다.
열 폭주 현상은 특히 복수의 트랜지스터를 포함하는 증폭 회로에서 심각한 문제가 될 수 있다. 증폭 회로에서 신호 증폭 소자로 동작하는 트랜지스터의 온도가 증가하면, 트랜지스터의 컬렉터 전류와 베이스 전류 사이의 비율에 해당하는 베타(beta, β)값이 감소하게 되며, 통상 출력 단자가 연결되는 컬렉터 단자의 전류를 유지하기 위해 더 많은 베이스 전류를 요구하게 된다. 따라서 더 많은 베이스 전류를 인가하기 위해 전압이 증가하게 되며 열 폭주 현상이 발생할 수 있다.
하기의 선행기술문헌 중에서, 특허문헌 1은 복수의 트랜지스터를 포함하는 증폭 회로에 관한 내용을 개시하고 있으며, 열 폭주 현상을 방지하기 위해 직류 바이어스 신호 입력 단자와 트랜지스터의 베이스 단자 사이에 연결되는 저항을 포함한다. 그러나, 증폭하고자 하는 무선 신호가 입력되는 신호 입력 단자(RF_IN)와 복수의 트랜지스터의 베이스 단자에는 커패시터와 저항만이 연결되므로 발진을 억제하거나, 특정 주파수 대역의 신호만을 통과시키는 효과는 기대할 수 없다.
미국 등록특허공보 US 6,678,513 B2
본 발명의 과제는 상기한 종래 기술의 문제점을 보완하기 위한 것으로서, 증폭 회로의 직류 바이어스 신호 전달 경로에 저항을 배치하여 증폭 소자인 트랜지스터의 열 폭주를 방지하고, 증폭하고자 하는 입력 신호의 전달 경로에 유도성 소자와 용량성 소자를 직렬로 배치하여 발진을 억제하고 고조파 성분을 제거할 수 있는 증폭 회로를 제공하는 데에 있다.
본 발명의 제1 기술적인 측면에 따르면, 하나 이상의 트랜지스터를 포함하는 증폭부; 저항을 포함하며, 상기 하나 이상의 트랜지스터에 각각 연결되는 하나 이상의 제1 바이어스 회로부; 및 제1 주파수보다 큰 주파수를 갖거나, 제2 주파수보다 작은 주파수를 갖는 입력 신호를 차단하도록 상기 입력 신호가 인가되는 입력 단자와 상기 하나 이상의 트랜지스터 사이에 각각 연결되는 하나 이상의 제2 바이어스 회로부; 를 포함하는 증폭 회로를 제안한다.
또한, 상기 하나 이상의 제1 바이어스 회로부와 상기 하나 이상의 제2 바이어스 회로부는, 상기 하나 이상의 트랜지스터의 베이스 또는 게이트 단자에 각각 연결되는 증폭 회로를 제안한다.
또한, 상기 하나 이상의 제2 바이어스 회로부는 서로 직렬로 연결되는 용량성 소자와 유도성 소자를 각각 포함하는 증폭 회로를 제안한다.
또한, 상기 하나 이상의 제1 바이어스 회로부 각각에 포함되는 저항은, 상기 하나 이상의 제2 바이어스 회로부 각각에 포함되는 유도성 소자와 상기 하나 이상의 트랜지스터 각각의 베이스 또는 게이트 단자 사이에 연결되는 증폭 회로를 제안한다.
또한, 상기 하나 이상의 제1 바이어스 회로부 각각에 포함되는 저항은, 상기 하나 이상의 제2 바이어스 회로부 각각에 포함되는 유도성 소자와 용량성 소자 사이에 연결되는 증폭 회로를 제안한다.
또한, 상기 입력 단자와 상기 하나 이상의 제2 바이어스 회로부 사이에 연결되는 저항; 을 더 포함하는 증폭 회로를 제안한다.
또한, 상기 하나 이상의 트랜지스터 각각의 컬렉터 단자는 출력 신호를 내보내는 출력단에 연결되는 증폭 회로를 제안한다.
또한, 상기 제1 주파수는 상기 제2 주파수보다 큰 증폭 회로를 제안한다.
한편, 본 발명의 제2 기술적인 측면에 따르면, 복수의 트랜지스터; 직류 바이어스 신호 입력 단자로부터 입력되는 바이어스 신호가 상기 복수의 트랜지스터 각각의 베이스 또는 게이트 단자로 전달되는 경로에 배치되는 복수의 저항; 상기 복수의 트랜지스터 각각의 베이스 또는 게이트 단자와, 무선(Radio Frequency, RF) 신호 입력 단자 사이에 연결되는 복수의 유도성 소자와 복수의 용량성 소자; 를 포함하고, 상기 복수의 유도성 소자와 복수의 용량성 소자 각각은 서로 직렬로 연결되는 증폭 회로를 제안한다.
또한, 상기 복수의 트랜지스터 각각의 컬렉터 또는 드레인 단자는 무선 신호 출력 단자에 연결되는 증폭 회로를 제안한다.
또한, 상기 복수의 저항 각각은 상기 직류 바이어스 신호 입력 단자와, 상기 복수의 트랜지스터 각각의 베이스 또는 게이트 단자 사이에 연결되는 증폭 회로를 제안한다.
또한, 상기 복수의 저항 각각은 서로 직렬로 연결되는 상기 복수의 유도성 소자와 상기 복수의 용량성 소자 사이의 각각의 노드와, 상기 직류 바이어스 신호 입력 단자 사이에 연결되는 증폭 회로를 제안한다.
한편, 본 발명의 제3 기술적인 측면에 따르면, 저항을 포함하는 제1 바이어스 회로부를 통해 제1 신호를 입력받는 단계; 제1 주파수보다 큰 주파수를 갖거나, 제2 주파수보다 작은 주파수를 갖는 신호를 차단하는 제2 바이어스 회로부를 통해 제2 신호를 입력받는 단계; 및 상기 제1 신호에 의해 동작하여 상기 제2 신호를 증폭하는 단계; 를 포함하는 증폭 회로의 동작 방법을 제안한다.
또한, 상기 제1 신호 입력 단계는, 상기 제1 바이어스 회로부를 통해 전달되는 직류 바이어스(DC Bias) 신호를 상기 제1 신호로서 입력받는 증폭 회로의 동작 방법을 제안한다.
또한, 상기 제2 신호 입력 단계는, 상기 제2 바이어스 회로부를 통해 전달되는 무선(RF, Radio Frequency) 신호를 상기 제2 신호로서 입력받는 증폭 회로의 동작 방법을 제안한다.
또한, 증폭기로 동작하는 트랜지스터의 베이스 또는 게이트 단자를 통해 상기 제1 신호와 상기 제2 신호를 입력받는 증폭 회로의 동작 방법을 제안한다.
또한, 상기 제2 신호 입력 단계는, 서로 직렬로 연결되는 용량성 소자와 유도성 소자를 포함하는 상기 제2 바이어스 회로부를 상기 제2 신호를 입력받는 증폭 회로의 동작 방법을 제안한다.
또한, 상기 제1 주파수는 상기 제2 주파수보다 큰 증폭 회로의 동작 방법을 제안한다.
본 발명에 따르면, 하나 이상의 트랜지스터를 포함하는 증폭 회로에 있어서, 트랜지스터의 베이스(게이트) 단자로 인가되는 직류 바이어스 신호의 전달 경로에 저항을 배치하여 트랜지스터의 증폭 동작에서 발생할 수 있는 열 폭주를 방지하고, 증폭하고자 하는 입력 신호의 전달 경로에 서로 직렬로 연결되는 용량성 소자와 유도성 소자를 배치하여 고조파 성분을 제거하고 발진을 억제할 수 있는 증폭 회로를 제공할 수 있다.
도 1은 본 발명의 제1실시예에 따른 증폭 회로를 도시한 도이다.
도 2는 본 발명의 제2실시예에 따른 증폭 회로를 도시한 도이다.
도 3은 본 발명의 제3실시예에 따른 증폭 회로를 도시한 도이다.
도 4는 본 발명의 제4실시예에 따른 증폭 회로를 도시한 도이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 제1실시예에 따른 증폭 회로를 도시한 도이다.
도 1을 참조하면, 본 발명의 제1실시예에 따른 증폭 회로(100)는, 증폭부(110)로 동작하는 복수의 트랜지스터(Q1~Qn), 복수의 트랜지스터(Q1~Qn)의 베이스 단자에 직류 바이어스(DC Bias) 신호를 인가하는 제1 바이어스 회로부(120), 및 증폭하고자 하는 신호를 복수의 트랜지스터(Q1~Qn)에 인가하는 제2 바이어스 회로부(130)를 포함할 수 있다. 이하, 설명의 편의를 위해, 본 실시예에서 증폭부(110)로 동작하는 복수의 트랜지스터(Q1~Qn)는 BJT(Bipolar Junction Transistor)인 것을 가정한다. 그러나, BJT가 아닌 다른 종류의 트랜지스터 - 예를 들어 FET(Field Effect Transistor, 전계 효과 트랜지스터) - 로 증폭부(110)를 설계할 수 있음은 물론이다. 복수의 트랜지스터(Q1~Qn)의 컬렉터 단자에는 신호 출력 단자(RF_OUT)가 연결되며, 복수의 트랜지스터(Q1~Qn)의 이미터 단자는 접지단에 연결된다.
제1 바이어스 회로부(120)는 직류 바이어스 신호가 인가되는 직류 바이어스 신호 단자(125)와, 복수의 저항(Rq1~Rqn)을 포함한다. 복수의 저항(Rq1~Rqn)은 직류 바이어스 신호가 전달되는 경로에 배치되며, 본 실시예에서는 복수의 저항(Rq1~Rqn)이 직류 바이어스 신호 단자(125)와 복수의 트랜지스터(Q1~Qn)의 베이스 단자 사이에 연결될 수 있다. 복수의 저항(Rq1~Rqn)은 증폭 동작에서 발생할 수 있는 복수의 트랜지스터(Q1~Qn)의 열 폭주(thermal runaway)를 방지하는 역할을 하며, 이에 대해서는 후술한다.
제2 바이어스 회로부(130)는 증폭하고자 하는 신호가 인가되는 신호 입력 단자(RF_IN, 135)와, 용량성 소자(C1~Cn) 및 유도성 소자(L1~Ln)를 포함한다. 본 실시예에서는 증폭하고자 하는 신호로 무선(Radio Frequency, RF) 신호가 신호 입력 단자(RF_IN, 135)에 인가되는 것을 가정한다. 제2 바이어스 회로부(130)에서 포함되는 용량성 소자(C1~Cn)는 커패시터일 수 있으며, 유도성 소자(L1~Ln)는 인덕터, 또는 소정의 길이를 갖는 도체선으로도 구현될 수 있다. 제2 바이어스 회로부(130)에 포함되는 용량성 소자(C1~Cn)와 유도성 소자(L1~Ln)는, 복수의 트랜지스터(Q1~Qn) 각각에 하나씩 마련될 수 있으며, 서로 직렬로 연결된다.
이하, 도 1에 도시한 증폭 회로의 구체적인 동작을 설명한다.
복수의 트랜지스터(Q1~Qn)를 포함하는 증폭부(110)는 동작을 위해 필요한 바이어스 신호를 복수의 저항(Rq1~Rqn)을 통해 입력받는다. 도 1에 도시된 바와 같이, 복수의 트랜지스터(Q1~Qn)와 복수의 저항(Rq1~Rqn)은 1대 1로 대응될 수 있다. 앞서 말한 바와 같이 복수의 저항(Rq1~Rqn)은 증폭 동작에서 발생할 수 있는 복수의 트랜지스터(Q1~Qn)의 열폭주를 방지한다.
복수의 트랜지스터(Q1~Qn)가 입력 신호를 증폭하는 과정에서 열이 발생하며, 발생한 열은 복수의 트랜지스터(Q1~Qn) 각각의 베타(β)값을 감소시킨다. 트랜지스터(Q1~Qn)에서 베타(β)값은 베이스 전류에 대한 컬렉터 전류의 비율로 정의되므로, 베타(β)값의 감소함에 따라 출력 단자(RF_OUT)와 연결되는 컬렉터 전류를 유지하기 위해 더 많은 베이스 전류가 필요하게 된다. 베이스 전류의 증가는, 복수의 트랜지스터(Q1~Qn) 각각의 베이스 단자에 연결된 복수의 저항(Rq1~Rqn) 각각에 인가되는 전압 크기의 증가로 이어지며, 이로 인해 복수의 트랜지스터(Q1~Qn) 각각의 베이스-이미터 간 전압(VBE)이 감소한다. 베이스-이미터 간 전압(VBE)이 감소함에 따라 컬렉터 전류는 감소하게 되고, 상기와 같은 동작 흐름을 통해 복수의 트랜지스터(Q1~Qn) 각각의 열 폭주를 방지할 수 있다. 즉, 복수의 저항(Rq1~Rqn) 각각은 일종의 부궤환(negative feedback) 회로처럼 동작할 수 있다.
증폭하고자 하는 신호가 입력되는 신호 입력 단자(RF_IN, 135)와, 트랜지스터(Q1~Qn)의 베이스 단자 사이에 서로 직렬로 연결되는 용량성 소자(C1~Cn) 및 유도성 소자(L1~Ln)는 발진을 억제하여 시스템의 안정도를 높인다. 용량성 소자(C1~Cn)는 높은 주파수 대역에서 신호를 통과시키는 고대역 통과 필터(High Pass Filter, HPF)로 동작하며, 유도성 소자(L1~Ln)는 낮은 주파수 대역에서 신호를 통과시키는 저대역 통과 필터(Low Pass Filter, LPF)로 동작한다. 따라서, 용량성 소자(C1~Cn)와 유도성 소자(L1~Ln)를 직렬로 연결하고, 그 값을 적절하게 선택함으로써 고조파 성분을 감소시키고 피드백되어 돌아오는 다른 고주파 성분을 차단하여 발진을 차단할 수 있다.
용량성 소자(C1~Cn)과 유도성 소자(L1~Ln)는 직렬 공진을 통해 특정 주파수 대역만을 통과시키는 일종의 밴드 패스 필터(Band Pass Filter, BPF)로 동작할 수 있다. 용량성 소자(C1~Cn)의 값에 따라 제1 주파수보다 낮은 주파수를 갖는 RF 입력 신호가 차단되고, 유도성 소자(L1~Ln)의 값에 따라 제2 주파수보다 높은 주파수를 갖는 RF 입력 신호가 차단된다. 따라서, 용량성 소자(C1~Cn)와 유도성 소자(L1~Ln)의 값을 적절히 선택함으로써, 원하는 주파수 대역의 RF 입력 신호만을 증폭시키는 증폭 회로를 구현할 수 있다.
도 2는 본 발명의 제2실시예에 따른 증폭 회로를 도시한 도이다.
도 2에 도시된 증폭 회로(200)는, 도 1에 도시된 증폭 회로(100)와 마찬가지로 복수의 트랜지스터(Q1~Qn)로 구현되는 증폭부(210)와, 복수의 저항(Rq1~Rqn) 및 직류 바이어스 신호 입력 단자(DC Bias, 225)를 포함하는 제1 바이어스 회로부(220), 및 서로 직렬로 연결되는 용량성 소자(C1~Cn), 유도성 소자(L1~Ln)와 신호 입력 단자(RF_IN, 235)를 갖는 제2 바이어스 회로부(230)를 포함할 수 있다.
도 2에 도시된 증폭 회로(200)는, 도 1에 도시된 증폭 회로(100)와 달리 제1 바이어스 회로부(220)에 포함되는 복수의 저항(Rq1~Rqn)이, 제2 바이어스 회로부(230)에 포함되는 복수의 유도성 소자(L1~Ln)을 통해서 트랜지스터(Q1~Qn)의 베이스 단자에 각각 연결된다. 직류 바이어스 신호 입력 단자(DC Bias, 225)를 통해 입력되는 직류 바이어스 신호가 RF 입력 신호와 마찬가지로 유도성 소자(L1~Ln)를 통해 트랜지스터(Q1~Qn)의 베이스 단자에 인가된다. 따라서, 유도성 소자(L1~Ln)에 의해 직류 바이어스 신호 입력 단자(DC Bias, 225)를 통해 유입되는 고주파 신호까지 차단할 수 있어 전체적인 시스템 안정도를 더욱 높일 수 있다.
도 3은 본 발명의 제3실시예에 따른 증폭 회로를 도시한 도이다.
도 3을 참조하면, 본 실시예에 따른 증폭 회로(300)는 RF 입력 신호를 증폭하는 복수의 트랜지스터(Q1~Qn), 제1노드가 복수의 트랜지스터(Q1~Qn)의 베이스 단자에 연결되고 제2노드는 직류 바이어스 신호 입력 단자(DC Bias)에 연결되는 복수의 저항(Rq1~Rqn), 및 서로 직렬로 연결되며 RF 입력 신호가 전달되는 경로인 입력 신호 단자(RF_IN)와 트랜지스터(Q1~Qn)의 베이스 단자 사이에 연결되는 유도성 소자(L1~Ln)와 용량성 소자(C1~Cn)를 포함한다. 또한, 도 3에 도시된 바와 같이, 입력 신호 단자(RF_IN)와 용량성 소자(C1~Cn) 사이에는 저항(RRF)이 추가로 연결될 수 있다.
직류 바이어스 신호의 전달 경로에 배치되는 복수의 저항(Rq1~Rqn)과, RF 입력 신호의 전달 경로에 연결되는 유도성 소자(L1~Ln)와 용량성 소자(C1~Cn)의 역할은 도 1 및 도 2에 도시된 증폭 회로(100, 200)의 경우와 동일하다. 즉 복수의 저항(Rq1~Rqn)은 증폭 동작 과정에서 트랜지스터(Q1~Qn)가 과열되어 발생할 수 있는 열 폭주(thermal runaway) 현상을 방지하는 역할을 한다. 또한, 유도성 소자(L1~Ln)와 용량성 소자(C1~Cn)는 RF 입력 신호의 고조파 성분을 제거하고, 발진을 억제한다.
RF 입력 신호의 전달 경로에 추가로 배치되는 저항(RRF)은, 증폭기로 동작하는 트랜지스터(Q1~Qn)의 선형성 및 전체 시스템의 안정도를 유지하는 역할을 한다. 지나치게 큰 RF 입력 신호가 신호 입력 단자(RF_IN)를 통해 인가되는 경우, RF 입력 신호에 의해 직류 바이어스 신호가 불안정해질 수 있으며, 그로부터 트랜지스터(Q1~Qn)의 비선형성이 커질 수 있다. RF 입력 신호의 전달 경로에 적절한 크기를 갖는 저항(RRF)를 연결함으로써, 지나치게 큰 RF 입력 신호가 인가되는 경우 이를 작게 하여 선형성이 저하되는 것을 방지할 수 있다.
도 4는 본 발명의 제4실시예에 따른 증폭 회로를 도시한 도이다.
도 4를 참조하면, 본 실시예에 따른 증폭 회로(400)는 도 3에 도시한 증폭 회로(300)와 마찬가지로 복수의 트랜지스터(Q1~Qn), 복수의 저항(Rq1~Rqn), 및 서로 직렬로 연결되는 유도성 소자(L1~Ln)와 용량성 소자(C1~Cn)를 포함한다. 유도성 소자(L1~Ln)와 용량성 소자(C1~Cn)가 RF 입력 신호의 전달 경로에 연결되고, 복수의 저항(Rq1~Rqn)이 직류 바이어스 신호의 전달 경로에 연결되며, 지나치게 큰 RF 입력 신호가 인가될 때 나타나는 비선형성 증가를 억제하기 위한 저항(RRF)이 추가로 RF 입력 신호의 전달 경로에 연결된다.
또한, 도 4에 도시된 증폭 회로(400)는 도 2에 도시된 증폭 회로(200)와 유사하게, 직류 바이어스 신호의 전달 경로에 배치되는 복수의 저항(Rq1~Rqn)이 제1노드와 제2노드를 포함하며, 제1노드는 직류 바이어스 신호 입력 단자(DC Bias)에 연결되고, 제2노드는 용량성 소자(L1~Ln)를 통해 트랜지스터(Q1~Qn)의 베이스 단자에 연결된다. 따라서, 직류 바이어스 신호의 전달 경로에 복수의 저항(Rq1~Rqn)과 용량성 소자(L1~Ln)가 배치되므로, 직류 바이어스 신호와 함께 유입되는 고주파 신호를 차단할 수 있다.
이상에서는 도 1 내지 도 4를 참조하여 본 발명의 실시예에 따른 증폭 회로(100, 200, 300, 400)를 설명함에 있어서, 설명의 편의를 위해 증폭 소자로 동작하는 트랜지스터(Q1~Qn)가 BJT인 것으로 가정하여 설명하였다. 그러나 앞서 언급하였듯이, 증폭 소자로 동작하는 트랜지스터(Q1~Qn)는 BJT가 아닌 FET일 수 있으며, 이때 BJT의 베이스, 컬렉터, 이미터 단자는 각각 FET의 게이트, 드레인, 소스 단자로 대체될 수 있다. 즉, FET로 증폭 회로(100, 200, 300, 400)를 구현하는 경우, FET의 게이트 단자에 직류 바이어스 신호와 RF 입력 신호가 인가되며, FET의 소스 단자는 접지 단에 연결되고, 신호 출력 단자(RF_OUT)는 FET의 드레인 단자에 연결될 수 있다.
또한, 도 1 내지 도 4에 도시된 증폭 회로(100, 200, 300, 400)는 공통적으로 RF 입력 신호의 전달 경로에 서로 직렬로 연결되는 유도성 소자(L1~Ln)와 용량성 소자(C1~Cn)를 포함한다. 특히, 유도성 소자(L1~Ln)를 RF 입력 신호의 전달 경로에 연결함으로써, 주파수 측면에서 고주파를 감쇄시키고 그로부터 발진을 억제할 수 있는 효과를 얻을 수 있다. 이는 유도성 소자(L1~Ln)와 용량성 소자(C1~Cn)의 직렬 공진 현상으로부터 얻을 수 있는 효과이며, 전체적인 시스템의 안정도를 높이는데 기여할 수 있다.
이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.
따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다.
100, 200, 300, 400 : 증폭 회로
110, 210 : 증폭부
120, 220 : 제1 바이어스 회로부
130, 230 : 제2 바이어스 회로부
DC Bias : 직류 바이어스 신호 입력 단자
RF_IN : 신호 입력 단자
Q1~Qn : 트랜지스터
Rq1~Rqn, RRF : 저항
C1~Cn : 용량성 소자
L1~Ln : 유도성 소자

Claims (18)

  1. 하나 이상의 트랜지스터를 포함하는 증폭부;
    저항을 포함하며, 상기 하나 이상의 트랜지스터에 각각 연결되는 하나 이상의 제1 바이어스 회로부; 및
    제1 주파수보다 큰 주파수를 갖거나, 제2 주파수보다 작은 주파수를 갖는 입력 신호를 차단하도록 상기 입력 신호가 인가되는 입력 단자와 상기 하나 이상의 트랜지스터 사이에 각각 연결되는 하나 이상의 제2 바이어스 회로부; 를 포함하고,
    상기 저항과 상기 하나 이상의 트랜지스터는 부궤환 회로로서 동작하는 증폭 회로.
  2. 제1항에 있어서,
    상기 하나 이상의 제1 바이어스 회로부와 상기 하나 이상의 제2 바이어스 회로부는, 상기 하나 이상의 트랜지스터의 베이스 또는 게이트 단자에 각각 연결되는 증폭 회로.
  3. 제1항에 있어서, 상기 하나 이상의 제2 바이어스 회로부는
    서로 직렬로 연결되는 용량성 소자와 유도성 소자를 각각 포함하는 증폭 회로.
  4. 제3항에 있어서,
    상기 하나 이상의 제1 바이어스 회로부 각각에 포함되는 저항은, 상기 하나 이상의 제2 바이어스 회로부 각각에 포함되는 유도성 소자와 상기 하나 이상의 트랜지스터 각각의 베이스 또는 게이트 단자 사이에 연결되는 증폭 회로.
  5. 제3항에 있어서,
    상기 하나 이상의 제1 바이어스 회로부 각각에 포함되는 저항은, 상기 하나 이상의 제2 바이어스 회로부 각각에 포함되는 유도성 소자와 용량성 소자 사이에 연결되는 증폭 회로.
  6. 제1항에 있어서,
    상기 입력 단자와 상기 하나 이상의 제2 바이어스 회로부 사이에 연결되는 저항; 을 더 포함하는 증폭 회로.
  7. 제1항에 있어서,
    상기 하나 이상의 트랜지스터 각각의 컬렉터 단자는 출력 신호를 내보내는 출력단에 연결되는 증폭 회로.
  8. 제1항에 있어서,
    상기 제1 주파수는 상기 제2 주파수보다 큰 증폭 회로.
  9. 복수의 트랜지스터;
    직류 바이어스 신호 입력 단자로부터 입력되는 바이어스 신호가 상기 복수의 트랜지스터 각각의 베이스 또는 게이트 단자로 전달되는 경로에 배치되는 복수의 저항;
    상기 복수의 트랜지스터 각각의 베이스 또는 게이트 단자와, 무선(Radio Frequency, RF) 신호 입력 단자 사이에 연결되는 복수의 유도성 소자와 복수의 용량성 소자; 를 포함하고,
    상기 복수의 유도성 소자와 복수의 용량성 소자 각각은 서로 직렬로 연결되고, 상기 저항과 상기 하나 이상의 트랜지스터는 부궤환 회로로서 동작하는 증폭 회로.
  10. 제9항에 있어서,
    상기 복수의 트랜지스터 각각의 컬렉터 또는 드레인 단자는 무선 신호 출력 단자에 연결되는 증폭 회로.
  11. 제9항에 있어서,
    상기 복수의 저항 각각은 상기 직류 바이어스 신호 입력 단자와, 상기 복수의 트랜지스터 각각의 베이스 또는 게이트 단자 사이에 연결되는 증폭 회로.
  12. 제9항에 있어서,
    상기 복수의 저항 각각은 서로 직렬로 연결되는 상기 복수의 유도성 소자와 상기 복수의 용량성 소자 사이의 각각의 노드와, 상기 직류 바이어스 신호 입력 단자 사이에 연결되는 증폭 회로.
  13. 저항을 포함하는 제1 바이어스 회로부를 통해 제1 신호를 입력받는 단계;
    제1 주파수보다 큰 주파수를 갖거나, 제2 주파수보다 작은 주파수를 갖는 신호를 차단하는 제2 바이어스 회로부를 통해 제2 신호를 입력받는 단계; 및
    상기 제1 신호에 의해 동작하여 상기 제2 신호를 증폭하는 단계; 를 포함하고,
    상기 저항과 상기 제2 신호를 증폭하는 하나 이상의 트랜지스터는 부궤한 회로로서 동작하는 증폭 회로의 동작 방법.
  14. 제13항에 있어서,
    상기 제1 신호 입력 단계는,
    상기 제1 바이어스 회로부를 통해 전달되는 직류 바이어스(DC Bias) 신호를 상기 제1 신호로서 입력받는 증폭 회로의 동작 방법.
  15. 제13항에 있어서,
    상기 제2 신호 입력 단계는,
    상기 제2 바이어스 회로부를 통해 전달되는 무선(RF, Radio Frequency) 신호를 상기 제2 신호로서 입력받는 증폭 회로의 동작 방법.
  16. 제13항에 있어서,
    증폭기로 동작하는 트랜지스터의 베이스 또는 게이트 단자를 통해 상기 제1 신호와 상기 제2 신호를 입력받는 증폭 회로의 동작 방법.
  17. 제13항에 있어서,
    상기 제2 신호 입력 단계는,
    서로 직렬로 연결되는 용량성 소자와 유도성 소자를 포함하는 상기 제2 바이어스 회로부를 상기 제2 신호를 입력받는 증폭 회로의 동작 방법.
  18. 제13항에 있어서,
    상기 제1 주파수는 상기 제2 주파수보다 큰 증폭 회로의 동작 방법.
KR1020120013141A 2012-02-09 2012-02-09 증폭 회로 및 그 동작 방법 KR101444520B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120013141A KR101444520B1 (ko) 2012-02-09 2012-02-09 증폭 회로 및 그 동작 방법
US13/452,605 US8917145B2 (en) 2012-02-09 2012-04-20 Amplifier circuit and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120013141A KR101444520B1 (ko) 2012-02-09 2012-02-09 증폭 회로 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20130091862A KR20130091862A (ko) 2013-08-20
KR101444520B1 true KR101444520B1 (ko) 2014-09-24

Family

ID=48945109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120013141A KR101444520B1 (ko) 2012-02-09 2012-02-09 증폭 회로 및 그 동작 방법

Country Status (2)

Country Link
US (1) US8917145B2 (ko)
KR (1) KR101444520B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6678513B2 (en) * 2001-05-31 2004-01-13 Skyworks Solutions, Inc. Non-linear transistor circuits with thermal stability
US6970040B1 (en) * 2003-11-13 2005-11-29 Rf Micro Devices, Inc. Multi-mode/multi-band power amplifier
US20060081878A1 (en) 2004-10-05 2006-04-20 Hirokazu Makihara Transistor circuit
JP2007129537A (ja) 2005-11-04 2007-05-24 Mitsubishi Electric Corp 増幅回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274639A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 半導体電力増幅器および多段モノリシック集積回路
US6538515B2 (en) 2001-01-19 2003-03-25 Telefonaktiebolaget Lm Ericsson (Publ) Power amplifier and method of operating a power amplifier having multiple output-power modes
US6859103B2 (en) 2003-06-11 2005-02-22 Delta Electronics, Inc. Bias circuit for improving linearity of a radio frequency power amplifier
US7123096B2 (en) 2004-05-26 2006-10-17 Raytheon Company Quadrature offset power amplifier
JP2006325096A (ja) * 2005-05-20 2006-11-30 Matsushita Electric Ind Co Ltd 高周波電力増幅器
US7345547B2 (en) 2005-10-17 2008-03-18 Wj Communications, Inc. Bias circuit for BJT amplifier
US7446612B2 (en) 2006-09-08 2008-11-04 Skyworks Solutions, Inc. Amplifier feedback and bias configuration
JP2010124433A (ja) * 2008-11-21 2010-06-03 Panasonic Corp 高周波電力増幅器
KR101373658B1 (ko) * 2009-12-04 2014-03-13 한국전자통신연구원 전력 증폭 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6678513B2 (en) * 2001-05-31 2004-01-13 Skyworks Solutions, Inc. Non-linear transistor circuits with thermal stability
US6970040B1 (en) * 2003-11-13 2005-11-29 Rf Micro Devices, Inc. Multi-mode/multi-band power amplifier
US20060081878A1 (en) 2004-10-05 2006-04-20 Hirokazu Makihara Transistor circuit
JP2007129537A (ja) 2005-11-04 2007-05-24 Mitsubishi Electric Corp 増幅回路

Also Published As

Publication number Publication date
US20130207728A1 (en) 2013-08-15
US8917145B2 (en) 2014-12-23
KR20130091862A (ko) 2013-08-20

Similar Documents

Publication Publication Date Title
CN108512515B (zh) 功率放大电路
US7944293B2 (en) Systems and methods for an adaptive bias circuit for a differential power amplifier
US10355653B2 (en) Power amplifier circuit
CN110324012B (zh) 放大电路
JP2010124433A (ja) 高周波電力増幅器
JP2006325096A (ja) 高周波電力増幅器
KR102061156B1 (ko) 전력 증폭 회로
KR20180021383A (ko) 비선형 고주파수 증폭기 장치
US9722546B2 (en) Bias circuit for low quiescent current amplifier
JP2005295057A (ja) 電力増幅器
US20160344349A1 (en) Transistor package, amplification circuit including the same, and method of forming transistor
KR101444520B1 (ko) 증폭 회로 및 그 동작 방법
CN112214061B (zh) 偏置电路
JP2019154012A (ja) 電力増幅回路及び電力増幅器
JP2019205006A (ja) 電力増幅回路
JP4756843B2 (ja) トランジスタ回路
JP2008004987A (ja) 信号増幅回路
KR101203010B1 (ko) 선형성이 향상된 달링톤 증폭기의 전력증폭회로
JP2008124559A (ja) 電力増幅器およびそれを用いた通信装置
US20070146078A1 (en) Selective amplifier
JP2006093906A (ja) 高周波電力増幅器
JP2021078020A (ja) 電力増幅モジュール
KR101891619B1 (ko) 질화갈륨 집적회로 증폭기의 선형화 바이어스 회로 기술
WO2022249955A1 (ja) 送信回路
JP2006339837A (ja) 集積回路化高周波増幅器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 6