JP2002222893A - 高周波増幅器 - Google Patents

高周波増幅器

Info

Publication number
JP2002222893A
JP2002222893A JP2001020507A JP2001020507A JP2002222893A JP 2002222893 A JP2002222893 A JP 2002222893A JP 2001020507 A JP2001020507 A JP 2001020507A JP 2001020507 A JP2001020507 A JP 2001020507A JP 2002222893 A JP2002222893 A JP 2002222893A
Authority
JP
Japan
Prior art keywords
ground
terminal
frequency amplifier
circuit
ground plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2001020507A
Other languages
English (en)
Inventor
Toshiki Seshimo
下 敏 樹 瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001020507A priority Critical patent/JP2002222893A/ja
Priority to TW091100872A priority patent/TW521489B/zh
Priority to US10/056,078 priority patent/US6617919B2/en
Priority to EP02001173A priority patent/EP1227578A3/en
Publication of JP2002222893A publication Critical patent/JP2002222893A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Abstract

(57)【要約】 【課題】 リード数の増加を防止し、小型パッケージに
より高い利得を実現する。 【解決手段】 増幅回路ＭＭＩＣ１１内で共通に接地電
位を供給するノードが設けられ、また増幅回路ＭＭＩＣ
１１を実装するプリント配線基板ＰＷＢの入力系接地面
と出力系接地面とがプリント配線基板ＰＷＢ上では電気
的に分離されており、増幅回路ＭＭＩＣ１１上には接地
パターンが存在しないことにより、増幅回路ＭＭＩＣ１
１の接地ノードは真の接地電位を供給する手段として作
用し、発振を防止することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高周波増幅器に係
わり、特に複数の増幅段を有する増幅器に関する。
【０００２】
【従来の技術】１ＧＨｚ以上の高周波信号の増幅を行う
高周波増幅器として、例えばパーソナルハンディホンシ
ステム（以下、ＰＨＳという）の送信用端末として用い
られている従来の増幅器について説明する。
【０００３】このような高周波増幅器では、多くの場合
にＧａＡｓＭＥＳＦＥＴ（Metal Semiconductor Field
Effect Transistor）によるソース接地増幅器が用いら
れる。この場合、１増幅段当り約１０ｄＢの利得を実現
することができ、２段から４段構成の高周波ＭＭＩＣ
（Monolithic Microwave Integrated Circuit）が広く
用いられている。
【０００４】一般には、低価格化のため、このようなＭ
ＭＩＣは安価な外囲器であるプラスチックパッケージに
実装される。それも極力小型化を実現するために、可能
な限りリード数の少ないパッケージが採用されている。
【０００５】図７に、従来の高周波増幅器の一例とし
て、２段の増幅段を有する増幅回路ＭＭＩＣが、６本の
ピンＬＩＮ、ＬＯＵＴ、ＬＶｄ１、ＬＧＮＤ１、ＬＧＮ
Ｄ２−１、ＬＧＮＤ２−２を有するプラスチックパッケ
ージＰＫＧに実装されている構成を示す。
【０００６】増幅回路ＭＭＩＣがベッドＢＤ上に搭載さ
れ、増幅回路ＭＭｌＣの各パッドＰＩＮ、ＰＯＵＴ、Ｐ
Ｖｄ１、ＰＧＮＤ１、ＰＧＮＤ２と対応する端子ＬＩ
Ｎ、ＬＯＵＴ、ＬＶｄ１、ＬＧＮＤ１、ＬＧＮＤ２−
１、ＬＧＮＤ２−２との間がワイヤＷでボンディング接
続されている。
【０００７】図８に、プラスティックパッケージＰＫＧ
に実装された増幅回路ＭＭＩＣがマザーボードとしての
プリント配線基板ＰＷＢ上に実装されている状態を示
す。プリント配線基板ＰＷＢ上にパターニングされた信
号線ＳＩＮ、ＳＯＵＴ、電源線ＳＶｄ１、接地面ＳＧＮ
Ｄ１、ＳＧＮＤ２が形成されており、増幅回路ＭＭＩＣ
の対応する端子ＬＩＮ、ＬＯＵＴ、ＬＶｄ１、ＬＧＮＤ
１、ＬＧＮＤ２−１、ＬＧＮＤ２−２と半田により接続
されている。
【０００８】ここで、プリント配線基板ＰＷＢの裏面側
には、図示されていない接地面が形成されている。表面
側に形成された接地面ＳＧＮＤ１、ＳＧＮＤ２は、裏面
側の接地面と、ビアホールＶＨ１、ＶＨ１及びＶＨ２に
よりそれぞれ貫通接続されている。
【０００９】図９に、プリント配線基板ＰＷＢ上に形成
された増幅回路の構成を、等価回路として示す。
【００１０】ＧａＡｓＭＥＳＦＥＴ Ｑ１及びＱ２によ
り、２段のソース接地増幅段が構成されている。ＭＥＳ
ＦＥＴ Ｑ１のドレインがパッドＰＶｄ１、リード及び
ボンディングワイヤに寄生する寄生インダクタンスＬｗ
_ｖｄ１を介して、電源系伝送線路としての電源線ＳＶ
ｄ１に接続され、ゲートがパッドＰＩＮ、寄生インダク
タンスＬｗ_ｉｎを介して信号線ＳＩＮに接続され、ソ
ースがパッドＰＧＮＤ１、寄生インダクタンスＬｗ_ｇ
ｎｄ１を介して接地されている。
【００１１】ＭＥＳＦＥＴ Ｑ２のドレインがパッドＰ
ＯＵＴ、インダクタンスＬｗ_ｏｕｔを介して、出力系
伝送線路としての信号線ＳＯＵＴに接続され、ゲートが
ＭＥＳＦＥＴ Ｑ１のドレインに容量Ｃｓを介して接続
され、ソースがパッドＰＧＮＤ２、インダクタンスＬｗ
_ｇｎｄ２を介して接地されている。
【００１２】ＭＥＳＦＥＴ Ｑ１のゲートとソースの間
に、安定化抵抗Ｒｓｔ１が接続され、ＭＥＳＦＥＴ Ｑ
２のゲートとソースの間に、安定化抵抗Ｒｓｔ２が接続
されている。
【００１３】インダクタンスＬｗ_ｖｄ１、電源線Ｓｖ
ｄ１、段間容量Ｃｓにより、段間整合回路が形成されて
いる。それぞれの寄生インダクタンスは、上述したよう
に増幅回路ＭＭＩＣのパッドに接続されるボンディング
ワイヤ、リード、プリント配線基板ＰＷＢ上の接地面、
及びビアホールＶＨのインダクタンスの総和となる。
【００１４】このような構成では、プリント配線基板Ｐ
ＷＢの裏面側に形成された接地面が真の接地電位を供給
する接地ノードである。よって、増幅回路ＭＭＩＣの接
地パッドＰＧＮＤは、その真の接地面から寄生インダク
タンスＬｗ_ｇｎｄ１及びＬｗ_ｇｎｄ２を介して電気的
に浮いた状態となっている。
【００１５】それ故に、１段目の増幅段におけるＭＥＳ
ＦＥＴ Ｑ１の接地パッドＰＧＮＤ１と、２段目の増幅
段におけるＭＥＳＦＥＴ Ｑ２の接地パッドＰＧＮＤ２
とは、プリント配線基板ＰＷＢにおいても接続先の接地
面が相互に分離されている。これは、増幅回路ＭＭＩＣ
内において１段目及び２段目の接地面を共通にすると、
２段目のＭＥＳＦＥＴ Ｑ２のソースから１段目のＭＥ
ＳＦＥＴ Ｑ１のソースヘ通ずる正帰還パスが生じて、
増幅器が発振するおそれがあるためである。
【００１６】その一方で、真の接地面との間に存在する
寄生インダクタンスが大きいと、増幅器としての利得は
低下してしまう。そのような利得の低下を抑えるには、
増幅回路ＭＭＩＣにおける接地電位を供給するノードに
割り当てるワイヤ及びリードの数を多くすればよい。し
かし、リード数を増加させるとパッケージコストの増大
を招くこととなる。
【００１７】
【発明が解決しようとする課題】以上述べたように、従
来は、高い利得を得ようとすると、リード数が増加して
パッケージコストが増大するという問題があった。
【００１８】本発明は上記事情に鑑み、リード数を増加
させることなく小型パッケージにより高い利得を実現す
ることが可能な高周波増幅器を提供することを目的とす
る。
【００１９】
【課題を解決するための手段】本発明の高周波増幅器
は、少なくとも２段の増幅段を有する増幅回路がプリン
ト配線基板上に実装された高周波増幅器であって、前記
増幅回路内に設けられ、全ての前記増幅段の接地電位を
共通に供給する接地ノードと、前記プリント配線基板に
設けられ、前記増幅回路へ与える入力信号を伝送する入
力系伝送線路において接地電位を供給する第１の接地面
と、前記プリント配線基板に設けられ、前記増幅回路か
ら出力された出力信号を伝送する出力系伝送線路におい
て接地電位を供給し、前記第１の接地面と前記プリント
配線基板上では電気的に分離されており、前記増幅回路
内の前記接地ノードを介して前記第１の接地面と接続さ
れた第２の接地面とを備えることを特徴とする。
【００２０】ここで前記増幅回路は、前記入力信号を与
えられる入力端子と、前記出力信号を与えられる出力端
子と、前記第１の接地面に電気的に接続された第１の接
地端子と、前記第２の接地面に電気的に接続された第２
の接地端子とを備え、前記第１の接地端子は前記入力端
子に隣接し、及び／又は前記第２の接地端子は前記出力
端子に隣接するものであってよい。
【００２１】また、前記増幅回路に含まれる前記増幅段
のうち最終段を除くものにおける電源端子と、前記接地
ノードに電気的に接続された第３の接地端子との間に電
気的に接続され、前記プリント配線基板上に搭載された
容量素子をさらに備えることもできる。
【００２２】前記プリント配線基板において、接地電位
を有する接地面が存在しない領域に、前記容量素子と、
前記容量素子と前記高周波増幅回路とを接続するパター
ンとが配置されていてよい。
【００２３】前記入力系伝送線路及び前記出力系伝送線
路は、マイクロストリップ線路又はコプレーナ線路であ
ってよい。
【００２４】前記高周波増幅器は、ゲートが前記入力端
子に接続され、ドレインが電源端子に接続され、ソース
が接地された第１段目の増幅段に含まれる第１のＦＥＴ
と、… … ゲートが第ｎ−１のＦＥＴのドレイン
に第ｎ−１の容量を介して接続され、ドレインが前記出
力端子に接続され、ソースが接地された第ｎ段目の増幅
段に含まれる第ｎのＦＥＴとを含むものであってよい。
【００２５】あるいは前記高周波増幅器は、ベースが前
記入力端子に接続され、コレクタが電源端子に接続さ
れ、エミッタが接地された第１段目の増幅段に含まれる
第１のバイポーラトランジスタと、 … … ベー
スが第ｎ−１のバイポーラトランジスタのコレクタに第
ｎ−１の容量を介して接続され、コレクタが前記出力端
子に接続され、エミッタが接地された第ｎ段目の増幅段
に含まれる第ｎのバイポーラトランジスタとを含むもの
であってよい。
【００２６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
【００２７】（１）第１の実施の形態 本発明の第１の実施の形態による高周波増幅器について
説明する。図１に、本実施の形態による増幅器のパッケ
ージ内部の概略構成を示す。
【００２８】増幅回路ＭＭＩＣ１１がベッドＢＤ１１上
に搭載されている。増幅回路ＭＭＩＣ１１の入力パッド
ＰＩＮ１１からリードＬＩＮ１１ヘワイヤＷによりワイ
ヤボンディングされ、同様に第１の接地パッドＰＧＮＤ
_ｉｎからリードＬＧＮＤ_ｉｎヘ、第２の接地パッドＰ
ＧＮＤ_ｏｕｔからリードＬＧＮＤ_ｏｕｔヘ、第３の接
地パッドＰＧＮＤ_ａからリードＬＧＮＤ_ａヘ、さらに
第１の電源パッドＰＶｄ１１からリードＬＶｄ１１ヘ、
出力パッドＰＯＵＴ１１からリードＬＯＵＴ１１ヘワイ
ヤボンディングされている。
【００２９】ここで、第１の接地リードＬＧＮＤ_ｉｎ
と入力信号用リードＬＩＮ１１とは隣接しており、第２
の接地リードＬＧＮＤ_ｏｕｔと出力信号用リードＬＯ
ＵＴ１１とは図示されたように対向位置にあり、あるい
は隣接した位置にある。
【００３０】また、本実施の形態における増幅回路ＭＭ
ＩＣ１１の第１の接地パッドＰＧＮＤ_ｉｎ、第２の接
地パッドＰＧＮＤ_ｏｕｔ、第３の接地パッドＰＧＮＤ_
ａは、それぞれ対応する第１の接地リードＰＧＮＤ_ｉ
ｎ、第２の接地リードＰＧＮＤ_ｏｕｔ、第３の接地リ
ードＰＧＮＤ_ａに接続されている。
【００３１】図２に、本装置がパッケージＰＫＧ１１に
封止された増幅回路ＭＭＩＣ１１が例えばマザーボード
としてのプリント配線基板ＰＷＢ１１上に実装されてい
る状態を示す。プリント配線基板ＰＷＢ１１には、次の
ような構成上の特徴がある。
【００３２】第１に、入力信号ＩＮを伝達する入力系伝
送線路としてのマイクロストリップ線路ＭＳＬ_ｉｎ
に、信号線ＳＩＮ１と共に含まれる接地面（図中、ハッ
チングが施された領域ＳＦＧＮＤ１でありＳＩＮ１の下
層に存在する）と、出力信号ＯＵＴを伝達する出力系伝
送線路としてのマイクロストリップ線路ＭＳＬ_ｏｕｔ
に、信号線ＳＯＵＴ１と共に含まれる接地面ＳＦＧＮＤ
２（図中、ハッチングが施された領域ＳＦＧＮＤ２であ
りＳＯＵＴ１の下層に存在する）とがＰＷＢ１１上では
電気的に分離している。ここで、接地面ＳＦＧＮＤ１と
ＳＦＧＮＤ２とは、増幅回路ＭＭＩＣ１１の端子ＰＧＮ
_ｉｎ及びＰＧＮ_ｏｕｔを介して接続された状態にあ
る。
【００３３】第２に、第３の電源線ＳＶｄ１１に接続さ
れるデカップリング容量Ｃ１１の接地端子が、増幅回路
ＭＭＩＣ１１の第３の接地リードＬＧＮＤ_ａに接続さ
れており、そのパターン及び容量Ｃ１１下部には接地面
は形成されていない。
【００３４】このようなプリント配線基板ＰＷＢ１１上
に実装された増幅回路ＭＭＩＣ１１の等価回路の構成を
図３に示す。ＭＥＳＦＥＴ Ｑ１及びＱ２は、２段のソ
ース接地増幅段を構成する。ＭＥＳＦＥＴ Ｑ１のドレ
インが電源パッドＰＶｄ１１に接続され、ゲートが入力
パッドＰＩＮ１１に接続され、ソースが接地パッドＰＧ
ＮＤ_ｉｎに接続されている。
【００３５】ＭＥＳＦＥＴ Ｑ２のドレインが出力パッ
ドＰＯＵＴ１１に接続され、ゲートが段間容量Ｃｓを介
してＭＥＳＦＥＴ Ｑ１のドレインに接続され、ソース
が接地パッドＰＧＮＤ_ｏｕｔに接続されている。
【００３６】また、第３の接地パッドＰＧＮＤ_ａが、
第１、第２の接地パッドＰＧＮＤ_ｉｎ、ＰＧＮＤ_ｏｕ
ｔに接続されている。第１、第２、第３の接地パッドＰ
ＧＮＤ_ｉｎ、ＰＧＮＤ_ｏｕｔ、ＰＧＮＤ_ａは共通接
続されており、増幅回路ＭＭＩＣ１１内において接地電
位を共通に供給する接地ノードとして作用する。
【００３７】段間容量Ｃｓは、電源パッドＰＶｄ１１に
接続された外部の受動素子と共に、段間整合回路を構成
する。
【００３８】デカップリング容量Ｃ１１は、容量Ｃｐと
寄生インダクタンスＬｘとを有する。
【００３９】尚、図３に示された寄生インダクタンスＬ
ｗ_ｖｄ１ａ、Ｌｓ_ｖｄ１ｂは、それぞれ電源パッドＰ
Ｖｄ１１、接地パッドＰＧＮＤ_ａに接続されたワイヤ
やリードに寄生するインダクタンスである。
【００４０】寄生インダクタンスＬｗ_ｉｎ及びＬｗ_ｏ
ｕｔは、それぞれ入力パッドＰＩＮ及び出力パッドＰＯ
ＵＴに接続されたワイヤ及びリードに寄生するインダク
タンスである。
【００４１】寄生インダクタンスＬｗ_ｉｎ_ｇｎｄ及び
Ｌｗ_ｏｕｔ_ｇｎｄは、接地パッドＰＧＮＤ_ｉｎ、Ｐ
ＧＮＤ_ｏｕｔに接続されたワイヤ、リード、プリント
配線基板ＰＷＢ１１上の接地用パターン、ビアホールＶ
Ｈ１１、ＶＨ１２のインダクタンスの総和である。
【００４２】また、入力系伝送線路としてのマイクロス
トリップ線路ＭＳＬ_ｉｎは、入力信号を伝達する信号
線ＳＩＮ１と、接地面ＭＳＬ_ＧＮＤ_ｉｎとを有する。
同様に、出力系伝送線路としてのマイクロストリップ線
路ＭＳＬ_ｏｕｔは、出力信号を伝達する信号線ＳＯＵ
Ｔ１と、接地面ＭＳＬ_ＧＮＤ_ｏｕｔとを有する。
【００４３】以上のように、上記第１の実施の形態は、
２段以上のソース接地ＦＥＴで構成された増幅回路ＭＭ
ＩＣ１１の構成、このＭＭＩＣ１１が実装されるプリン
ト配線基板ＰＷＢ１１の接地パターンの構成に関し、次
のような特徴がある。
【００４４】第１に、増幅回路ＭＭＩＣ１１内の全ての
接地電位、この場合はソース接地ＭＥＳＦＥＴ Ｑ１、
Ｑ２のソース電位は、増幅回路ＭＭＩＣ１１内で共通の
接地ノードに接続されている。
【００４５】第２に、プリント配線基板ＰＷＢ１１にお
いて、増幅回路ＭＭＩＣ１１への入力信号を伝送する入
力系伝送線路（マイクロストリップ線路）ＭＳＬ_ｉｎ
における接地線ＭＳＬ_ＧＮＤ_ｉｎは、増幅回路ＭＭＩ
Ｃ１１の接地端子ＰＧＮＤ_ｉｎに接続されている。こ
こで、接地端子ＰＧＮＤ_ｉｎは、入力端子ＰＩＮ１１
に隣接して設けられている。
【００４６】第３に、プリント配線基板ＰＷＢ１１にお
いて、増幅回路ＭＭＩＣ１１からの出力信号を伝送する
出力系伝送線路（マイクロストリップ線路）ＭＳＬ_ｏ
ｕｔにおける接地線ＭＳＬ_ＧＮＤ_ｏｕｔは、増幅回路
ＭＭＩＣ１１の接地端子ＰＧＮＤ_ｏｕｔに接続されて
いる。接地端子ＰＧＮＤ_ｏｕｔは、出力端子ＰＯＵＴ
１１と対向した位置、あるいは隣接した位置に設けられ
ている。
【００４７】第４に、プリント配線基板ＰＷＢ１１にお
いて、接地電位を供給する接地面が、増幅回路ＭＭＩＣ
１１の実装領域を境界として、入力側の接地面ＳＦＧＮ
Ｄ１、出力側の接地面ＳＦＧＮＤ２の２つに電気的に分
離されている。この接地面ＳＦＧＮＤ１と接地面ＳＦＧ
ＮＤ２とは、プリント配線基板ＰＷＢ１１においては接
続されておらず、増幅回路ＭＭＩＣ１１の接地端子ＰＧ
ＮＤ_ｉｎ及びＰＧＮＤ_ｏｕｔを介して接続された状態
にある。
【００４８】但し、プリント基板ＰＷＢ１１上に実装さ
れる他の素子へ供給されるＧＮＤ電位を安定なものとす
るために、接地面ＳＦＧＮＤ１とＳＦＧＮＤ２がプリン
ト基板ＰＷＢ１１のＭＭＩＣ１１から電気的に遠い領域
に置いて、高周波的に十分高いインピーダンスによって
接続したとしても本実施の形態の効果を損なうことはな
い。
【００４９】第５に、増幅回路ＭＭＩＣ１１の少なくと
も最終段を除くソース接地ＦＥＴの電源端子ＰＶｄ１１
はプリント配線基板ＰＷＢ１１の電源線（図３において
矢印Ｖｄ１で示された線）に接続されているが、この電
源ラインに接続されたデカップリング容量Ｃ１１の接地
端子は、増幅回路ＭＭＩＣ１１の接地パッドＰＧＮＤ_
ａと接続されている。
【００５０】このように、本実施の形態には構成上幾つ
かの特徴があるが、特にＲＦ信号の伝送経路において接
地電位を供給する構成が重要である。図７〜図９に示さ
れた従来の増幅器では、信号線ＳＩＮを経て増幅回路Ｍ
ＭＩＣ内を伝わる経路において、真の接地面はプリント
配線基板ＰＷＢに設けられた接地面である。よって、増
幅回路ＭＭＩＣ内の接地ノードは、プリント配線基板Ｐ
ＷＢの真の接地面とインダクタンスを介して電気的に浮
いた状態にある。即ち、従来の増幅器では、増幅回路Ｍ
ＭＩＣ内の接地面は真の接地面から浮いた擬似的な接地
面であった。このため、この擬似的な接地面に起因して
回路が発振するおそれがあった。
【００５１】これに対し、本実施の形態では、ＲＦ信号
がマイクロストリップ線路ＭＳＬ_ｉｎにおける信号線
ＳＩＮ１を伝送されて、増幅回路ＭＭＩＣ１１を経てマ
イクロストリップ線路ＭＳＬ_ｏｕｔへ伝達される間、
増幅回路ＭＭＩＣ１１内の接地ノード以外に、接地電位
を供給するノードとして作用するものは存在しない。従
って、本実施の形態では、増幅回路ＭＭＩＣ１１内の接
地ノードは真の接地電位を供給する手段として作用し、
発振のおそれが回避される。また、従来の増幅器の等価
回路を示す図９における接地パッドＰＧＮＤ１、ＰＧＮ
Ｄ２と接地面との間に寄生するインダクタンスＬｗ_ｇ
ｎｄ１、Ｌｗ_ｇｎｄ２がもたらしていた利得低下も防
止される。
【００５２】次に、従来の増幅器と本実施の形態による
増幅器とに対してシミュレーションを行った結果につい
て説明する。図７〜図９に示された従来の増幅器と、図
１〜図３に示された上記第１の実施の形態による増幅器
とも、同一の規格で共に搬送周波数１．９ＧＨｚのＰＨ
Ｓ用パワーアンプとして設計した場合についてシミュレ
ーションを行った。
【００５３】従来の増幅器と本実施の形態による増幅器
共、ＭＥＳＦＥＴのサイズ、半導体チップの面積、プラ
スティックパッケージは同一とした。以下に、両者共通
の回路の主要パラメータを示す。
【００５４】 ＭＥＳＦＥＴ Ｑ１のゲート幅：０．６ｍｍ ＭＥＳＦＥＴ Ｑ２のゲート幅：３．６ｍｍ ワイヤ１本のインダクタンス：０．６ｎＨ リード１本のインダクタンス：０．４ｎＨ 半導体チップサイズ：７５０μｍ×７４０μｍ プラスティックパッケージの外部端子数：６本 さらに、本実施の形態による装置におけるデカップリン
グ容量Ｃ１１のパラメータは、下記の通りである。
【００５５】 容量Ｃｐ：５ｐＦ、寄生インダクタンスＬｘ：１ｎＨ また、通常デカップリング容量Ｃｐには、通常１００ｐ
Ｆ以上の大きい容量を用いる。しかし、ここでは５ｐＦ
と小さい値を採用した。その理由は、電源パッドＰＶｄ
１１、グランドパッドＰＧＮＤ_ａにそれぞれ寄生する
インダクタンスＬｗ_ｖｄ１ａ、Ｌｗ_ｖｄ１ｂ、及びデ
カップリング容量Ｃ１１に寄生するインダクタンスＬｘ
の総和が３ｎＨとなり、既にこの値で段間整合に必要な
値を上回っており、容量Ｃｐを小さく設定することによ
り所望のインピーダンスにできるからである。
【００５６】シミュレーションの結果、従来の装置にお
ける小信号利得は２６．３ｄＢであったのに対し、本実
施の形態による装置の小信号利得は３３．８ｄＢであっ
た。即ち、本実施の形態により従来よりも７．５ｄＢ利
得が向上したことになる。
【００５７】尚、利得と安定性とは通常トレードオフの
関係にある。しかし、本実施の形態では、０〜７ＧＨｚ
の周波数領域における安定係数の最小値が１．３となる
ように安定化抵抗Ｒst1及びＲst2の値を調整しており、
安定性を損なうことなく利得の向上が可能である。
【００５８】（２）第２の実施の形態 本発明の第２の実施の形態について以下に説明する。
【００５９】図４に、本実施の形態による高周波増幅器
におけるパッケージ内部の概略構成を示す。
【００６０】増幅回路ＭＭＩＣ１２がベッドＢＤ１２上
に搭載されている。増幅回路ＭＭＩＣ１２の入力パッド
ＰＩＮ１２からリードＬＩＮ１２ヘ、第１の接地パッド
ＰＧＮＤ_ｉｎ１からリードＬＧＮＤ_ｉｎ１ヘ、第２の
接地パッドＰＧＮＤ_ｏｕｔ１からリードＬＧＮＤ_ｏｕ
ｔ１ヘ、第３の接地パッドＰＧＮＤ_ａ１からリードＬ
ＧＮＤ_ａ１ヘ、第１の電源パッドＰＶｄ１２からリー
ドＬＶｄ１２ヘ、出力パッドＰＯＵＴ１２からリードＬ
ＯＵＴ１２ヘワイヤボンディングされている。
【００６１】ここで、第１の接地リードＬＧＮＤ_ｉｎ
１と入力信号用リードＬＩＮ１２とは隣接しており、第
２のＧＮＤリードＬＧＮＤ_ｏｕｔ１と出力信号用リー
ドＬＯＵＴ１２とは図示のように対向した位置、あるい
は隣接した位置にある。
【００６２】また、本実施の形態における半導体チップ
ＭＭＩＣ１２の第１のグランドパッドＰＧＮＤ_ｉｎ
１、第２のグランドパッドＰＧＮＤ_ｏｕｔ１、第３の
グランドパッドＰＧＮＤ_ａ１は、上記第１の実施の形
態と同様に、それぞれ対応する第１のグランドリードＰ
ＧＮＤ_ｉｎ１、第２のグランドリードＰＧＮＤ_ｏｕｔ
１、第３のグランドリードＰＧＮＤ_ａ１に接続されて
いる。
【００６３】本実施の形態による増幅回路ＭＭＩＣ１２
も上記第１の実施の形態における増幅回路ＭＭＩＣ１１
と同様に、図２に示されたプリント配線基板ＰＷＢ１１
上に実装される。
【００６４】次に、本実施の形態による増幅回路ＭＭＩ
Ｃ１２の等価回路の構成を図５に示す。
【００６５】ＭＥＳＦＥＴ Ｑ１１及びＱ１２により、
２段のソース接地増幅段が構成されている。ＭＥＳＦＥ
Ｔ Ｑ１１のドレインがインダクタンスＬ１を介して入
力パッドＰＶｄ１２に接続され、ゲートが入力パッドＰ
ＩＮ１２に接続され、ソースが接地パッドＰＧＮＤ_ｉ
ｎ１に接続されている。
【００６６】ＭＥＳＦＥＴ Ｑ２のドレインが出力パッ
ドＰＯＵＴ１２に接続され、ゲートが段間容量Ｃ２を介
してＭＥＳＦＥＴ Ｑ１１のドレインに接続され、ソー
スがインダクタンスＬ３を介して接地パッドＰＧＮＤ_
ｏｕｔ１に接続されている。
【００６７】また、第３の接地パッドＰＧＮＤ_ａ１
が、第１、第２の接地パッドＰＧＮＤ_ｉｎ１、ＰＧＮ
Ｄ_ｏｕｔ１に接続されている。この第１、第２及び第
３の接地パッドＰＧＮＤ_ｉｎ１、ＰＧＮＤ_ｏｕｔ１、
ＰＧＮＤ_ａにより、増幅回路ＭＭＩＣ１２内でＭＥＳ
ＦＥＴ Ｑ１１及びＱ１２のソースに共通に接地電位を
供給する接地ノードが構成されている。
【００６８】段間容量Ｃ２は、インダクタンスＬ１及び
電源パッドＰＶｄ１２に接続された外部の受動素子と共
に、段間整合回路を構成する。
【００６９】増幅回路ＭＭＩＣ１２内における接地電位
に関し、上記第１の実施の形態と同様に、増幅回路ＭＭ
ＩＣ１２内の接地ノード以外に接地電位供給手段として
作用するものは存在しない。従って、上記第１の実施の
形態では、増幅回路ＭＭＩＣ１２内の接地ノードは真の
接地電位を供給する手段として作用し、回路の発振を防
止することができる。
【００７０】また、従来の増幅器において存在していた
接地パッドＰＧＮＤ１、ＰＧＮＤ２と接地面との間に寄
生するインダクタンスＬｗ_ｇｎｄ１、Ｌｗ_ｇｎｄ２も
存在せず、これらがもたらしていた利得低下が防止され
る。
【００７１】本実施の形態は上記第１の実施の形態と比
較し、ＭＥＳＦＥＴ Ｑ１２のソースと接地ノードとの
間に、ソースインダクタンスＬ３が接続されている点で
相違する。このインダクタンスＬ３は、複数の増幅段の
うち、最も信号波形に歪みが生じやすいのが最終段であ
ることに鑑み、最終段は利得をやや落としても歪みを抑
制することを目的として付加したものである。
【００７２】尚、本実施の形態の主要回路パラメータを
下記に示す。
【００７３】ＭＥＳＦＥＴ Ｑ１及びＱ２の閾値電圧は
−０．３Ｖ、ＭＥＳＦＥＴ Ｑ１のゲート幅は１６０μ
ｍ、ＭＥＳＦＥＴ Ｑ２のゲート幅は５００μｍであ
る。
【００７４】図６に、出力電力を一定値（８ｄＢｍ）と
した時の、利得および３次高調波歪率ＩＭ３のソースイ
ンダクタンスＬ３への依存性を示す。
【００７５】インダクタンスＬ３の増加に伴い、利得は
単調減少する。しかし、インダクタンスＬ３が１ｎＨの
時に、３次高調波歪ＩＭ３は極小値を取る。この現象
は、ソースインダクタンスＬ３が付加されることによ
り、一種の負帰還パスが形成され、負帰還の効果として
歪改善がもたらされると考えられる。
【００７６】但し、ソースインダクタンスＬ３がもたら
す負帰還は、理想的な負帰還、即ち、出力信号の一部を
その位相を変化させることなく入力に加算するという構
成にはなっていない。理想的な負帰還回路では帰還係数
が実数である。しかし、ソースインダクタンスによる負
帰還回路では、帰還係数は複素数となる。３次高調波歪
ＩＭ３がソースインダクタンスＬ３の増加に対して単調
減少にならず、１ｎＨのときにおいて極小値が生じるの
はこのためであると考えられる。
【００７７】本実施の形態では、ソースインダクタンス
Ｌ３＝１ｎＨとすることにより、ソースインダクタンス
が存在しない場合よりも、３次高調波歪ＩＭ３を約１４
ｄＢ改善することができる。
【００７８】尚、１ｎＨのソースインダクタンスＬ３を
付加することにより、利得は約５ｄＢ低下した。しか
し、図７〜図９に示された従来の増幅器の利得２６．３
ｄＢと比較し、２８．７ｄＢという改善効果が得られ
た。
【００７９】上述した実施の形態は一例であって、本発
明を限定するものではない。例えば、上記実施の形態で
は、ＧａＡｓ基板上に形成したＭＥＳＦＥＴを用いてソ
ース接地回路を構成している。しかしこれに限らず、シ
リコン基板上に形成したＭＯＳＦＥＴを用いてソース接
地回路を構成してもよく、あるいはバイポーラトランジ
スタを用いてエミッタ接地回路を構成した場合にも、同
様に本発明を適用することができる。
【００８０】また、上記実施の形態では、プリント配線
基板に設けられた入力系及び出力系伝送線路として、マ
イクロストリップ線路を用いている。しかし、コプレー
ナライン等、他の形式による伝送線路を用いてもよい。
【００８１】
【発明の効果】以上説明したように、本発明の高周波増
幅器によれば、増幅回路内において接地電位を共通に供
給する接地ノードを有し、また増幅回路を実装するプリ
ント配線基板において入力系と出力系とで電気的に分離
された接地面をそれぞれ有することで、端子数の増加を
招くことなく増幅回路内で浮いた疑似的な接地電位供給
手段がもたらしていた発振を防止し、安定性を維持しつ
つ利得を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による高周波増幅器
のパッケージ内部の概略構成を示す平面図。
【図２】同高周波増幅器をプリント配線基板上に搭載し
たときの概略構成を示す平面図。
【図３】同高周波増幅器の等価回路の構成を示した回路
図。
【図４】本発明の第２の実施の形態による高周波増幅器
のパッケージ内部の概略構成を示す平面図。
【図５】同高周波増幅器の等価回路の構成を示した回路
図。
【図６】同高周波増幅器において、出力電力が一定のと
きの利得及び３次高調波歪率のソースインダクタンス依
存性を示すグラフ。
【図７】従来の高周波増幅器のパッケージ内部の概略構
成を示す平面図。
【図８】同高周波増幅器をプリント配線基板上に搭載し
たときの概略構成を示す平面図。
【図９】同高周波増幅器の等価回路の構成を示した回路
図。
【符号の説明】
ＭＭＩＣ１１、ＭＭＩＣ１２ 半導体チップ ＰＫＧ１１、ＰＫＧ１２ プラスティックパッケージ ＢＤ１１、ＢＤ１２ ベッド ＰＧＮＤ_ａ、ＰＧＮＤ_ａ１ 接地パッド ＰＶｄ１１ 電源パッド ＰＯＵＴ１１、ＰＯＵＴ１２ 出力パッド ＰＩＮ１１、ＰＩＮ１２ 入力パッド ＰＧＮＤ_ｉｎ、ＰＧＮＤ_ｉｎ１ 接地パッド（入力
側） ＰＧＮＤ_ｏｕｔ、ＰＧＮＤ_ｏｕｔ１ 接地パッド（出
力側） ＬＧＮＤ_ａ、ＬＧＮＤ_ａ１ 接地リード（電源側） ＬＧＮＤ_ｉｎ、ＬＧＮＤ_ｉｎ１ 接地リード（入力
側） ＬＧＮＤ_ｏｕｔ、ＬＧＮＤ_ｏｕｔ１ 接地リード（出
力側） ＬＩＮ１１、ＬＩＮ１２ 入力リード ＬＶｄ１１、ＬＶｄ１２ 電源リード ＬＯＵＴ１１、ＬＯＵＴ１２ 出力リード ＳＶｄ１１ 電源線 ＳＩＮ１ 入力信号線 ＳＯＵＴ１ 出力信号線 ＳＦＧＮＤ１ 接地面 ＳＦＧＮＤ２ 接地面 ＭＳＬ_ＧＮＤ_ｉｎ マイクロストリップ線路（入力系
接地線） ＭＳＬ_ｉｎ マイクロストリップ線路（入力信号線） ＭＳＬ_ＧＮＤ_ｏｕｔ マイクロストリップ線路（出力
系接地線） ＭＳＬ_ｏｕｔ （出力信号線） Ｌｗ_ｉｎ インダクタンス Ｌｗ_ｉｎ_ｇｎｄ インダクタンス ＰＩＮ 入力パッド ＰＧＮＤ_ｉｎ 接地パッド Ｒｓｔ１、Ｒｓｔ２ 安定化抵抗 Ｑ１、Ｑ２ ＭＥＳＦＥＴ Ｃｓ 段間容量 Ｃ１１ デカップリング容量 Ｃｐ 容量 Ｌｘ 寄生インダクタンス Ｌｗ_ｖｄｌａ インダクタンス Ｌｗ_ｖｄｌｂ インダクタンス Ｌｗ_ｏｕｔ インダクタンス Ｌｗ_ｏｕｔ_ｇｎｄ インダクタンス Ｗ ワイヤ ＰＷＢ プリント配線基板
フロントページの続き Ｆターム(参考） 5F038 BE01 BE07 BE09 DF02 5J092 AA04 AA41 CA16 CA54 CA75 FA16 FA20 HA11 HA24 HA25 HA29 HA33 KA12 KA47 KA59 KA66 MA08 MA21 QA03 QA04 QA05 QA06 SA14 TA01 TA02

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】少なくとも２段の増幅段を有する増幅回路
    がプリント配線基板上に実装された高周波増幅器であっ
    て、 前記増幅回路内に設けられ、全ての前記増幅段の接地電
    位を共通に供給する接地ノードと、 前記プリント配線基板に設けられ、前記増幅回路へ与え
    る入力信号を伝送する入力系伝送線路において接地電位
    を供給する第１の接地面と、 前記プリント配線基板に設けられ、前記増幅回路から出
    力された出力信号を伝送する出力系伝送線路において接
    地電位を供給し、前記第１の接地面と前記プリント配線
    基板上では電気的に分離されており、前記増幅回路内の
    前記接地ノードを介して前記第１の接地面と接続された
    第２の接地面と、 を備えることを特徴とする高周波増幅器。
  2. 【請求項２】前記増幅回路は、 前記入力信号を与えられる入力端子と、 前記出力信号を与えられる出力端子と、 前記第１の接地面に電気的に接続された第１の接地端子
    と、 前記第２の接地面に電気的に接続された第２の接地端子
    と、 を備え、 前記第１の接地端子は前記入力端子に隣接し、及び／又
    は前記第２の接地端子は前記出力端子に隣接することを
    特徴とする請求項１記載の高周波増幅器。
  3. 【請求項３】前記増幅回路に含まれる前記増幅段のうち
    最終段を除くものにおける電源端子と、前記接地ノード
    に電気的に接続された第３の接地端子との間に電気的に
    接続され、前記プリント配線基板上に搭載された容量素
    子をさらに備えることを特徴とする請求項１又は２記載
    の高周波増幅器。
  4. 【請求項４】前記プリント配線基板において、接地電位
    を有する接地面が存在しない領域に、前記容量素子と、
    前記容量素子と前記高周波増幅回路とを接続するパター
    ンとが配置されていることを特徴とする請求項３記載の
    高周波増幅器。
  5. 【請求項５】前記入力系伝送線路及び前記出力系伝送線
    路は、マイクロストリップ線路又はコプレーナ線路であ
    ることを特徴とする請求項１乃至４のいずれかに記載の
    高周波増幅器。
  6. 【請求項６】前記高周波増幅器は、ゲートが前記入力端
    子に接続され、ドレインが電源端子に接続され、ソース
    が接地された第１段目の増幅段に含まれる第１のＦＥＴ
    と、… …ゲートが第ｎ−１（ｎは２以上の整数）
    のＦＥＴのドレインに第ｎ−１の容量を介して接続さ
    れ、ドレインが前記出力端子に接続され、ソースが接地
    された第ｎ段目の増幅段に含まれる第ｎのＦＥＴと、を
    含むことを特徴とする請求項１乃至５記載の高周波増幅
    器。
  7. 【請求項７】前記高周波増幅器は、ベースが前記入力端
    子に接続され、コレクタが電源端子に接続され、エミッ
    タが接地された第１段目の増幅段に含まれる第１のバイ
    ポーラトランジスタと、… …ベースが第ｎ−１の
    バイポーラトランジスタのコレクタに第ｎ−１の容量を
    介して接続され、コレクタが前記出力端子に接続され、
    エミッタが接地された第ｎ段目の増幅段に含まれる第ｎ
    のバイポーラトランジスタと、を含むことを特徴とする
    請求項１乃至５記載の高周波増幅器。
JP2001020507A 2001-01-29 2001-01-29 高周波増幅器 Abandoned JP2002222893A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001020507A JP2002222893A (ja) 2001-01-29 2001-01-29 高周波増幅器
TW091100872A TW521489B (en) 2001-01-29 2002-01-21 High frequency amplifier
US10/056,078 US6617919B2 (en) 2001-01-29 2002-01-28 RF amplifier
EP02001173A EP1227578A3 (en) 2001-01-29 2002-01-28 RF amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001020507A JP2002222893A (ja) 2001-01-29 2001-01-29 高周波増幅器

Publications (1)

Publication Number Publication Date
JP2002222893A true JP2002222893A (ja) 2002-08-09

Family

ID=18886205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001020507A Abandoned JP2002222893A (ja) 2001-01-29 2001-01-29 高周波増幅器

Country Status (4)

Country Link
US (1) US6617919B2 (ja)
EP (1) EP1227578A3 (ja)
JP (1) JP2002222893A (ja)
TW (1) TW521489B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008114610A1 (ja) * 2007-03-19 2008-09-25 Murata Manufacturing Co., Ltd. 高周波回路装置、能動回路装置および送受信装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872333B2 (en) 2008-02-14 2014-10-28 Viasat, Inc. System and method for integrated waveguide packaging
US8072065B2 (en) * 2008-02-14 2011-12-06 Viasat, Inc. System and method for integrated waveguide packaging
AU2011218651B2 (en) 2010-08-31 2014-10-09 Viasat, Inc. Leadframe package with integrated partial waveguide interface
CN116072663B (zh) * 2023-02-28 2024-02-02 海信家电集团股份有限公司 功率模块及具有其的电子设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4465979A (en) * 1982-10-08 1984-08-14 Fred S. Eichelberger UHF antenna amplifier having planar transformers
JPH04261205A (ja) 1991-02-15 1992-09-17 Tdk Corp 高周波アンプモジュール
EP0506122A3 (en) * 1991-03-29 1994-09-14 Matsushita Electric Ind Co Ltd Power module
JPH10173568A (ja) 1996-12-11 1998-06-26 Alps Electric Co Ltd 高周波回路基板
JP2891299B2 (ja) * 1997-05-02 1999-05-17 日本電気株式会社 半導体マイクロ波増幅器
JPH10322141A (ja) * 1997-05-20 1998-12-04 Matsushita Electric Ind Co Ltd 高周波電力増幅器およびそれを用いた無線通信装置
US6329879B1 (en) * 1998-11-12 2001-12-11 Hitachi, Ltd. High frequency power amplifier system and wireless communication system
US6300827B1 (en) * 1999-12-09 2001-10-09 Maxim Integrated Products, Inc. Method and apparatus for cascaded ground return amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008114610A1 (ja) * 2007-03-19 2008-09-25 Murata Manufacturing Co., Ltd. 高周波回路装置、能動回路装置および送受信装置

Also Published As

Publication number Publication date
EP1227578A3 (en) 2004-09-22
TW521489B (en) 2003-02-21
US6617919B2 (en) 2003-09-09
US20020101283A1 (en) 2002-08-01
EP1227578A2 (en) 2002-07-31

Similar Documents

Publication Publication Date Title
US11277100B2 (en) Multiple-stage power amplifiers implemented with multiple semiconductor technologies
US7061329B2 (en) Semiconductor device having balanced circuit for use in high frequency band
US10250197B1 (en) Multiple-stage power amplifiers implemented with multiple semiconductor technologies
US8299857B2 (en) RF power amplifier including broadband input matching network
US5166639A (en) High gain mololithic microwave integrated circuit amplifier
US20220123774A1 (en) Radio-frequency module and communication device
JP3559532B2 (ja) 電力増幅器
JP2001274639A (ja) 半導体電力増幅器および多段モノリシック集積回路
JP2002222893A (ja) 高周波増幅器
JP2755250B2 (ja) 半導体集積回路
JP3062358B2 (ja) マイクロ波集積回路素子
JP3208119B2 (ja) 高周波半導体装置
JP2006086329A (ja) 電力増幅器モジュール
JP3208118B2 (ja) 電力増幅器
JPH0575314A (ja) マイクロ波集積回路素子
US20220399856A1 (en) Doherty amplifiers and amplifier modules with shunt inductor and capacitor circuit for improved carrier harmonic loading
JPH11204728A (ja) 高周波半導体装置
JP3499495B2 (ja) マイクロ波半導体増幅器
JP2002171144A (ja) 高周波増幅器
US6670674B2 (en) Transistor and power amplifier with improved bandwidth
JP3667136B2 (ja) 高周波電力増幅器モジュール
JPH11154837A (ja) 半導体装置、半導体集積回路および高周波処理回路
JP2005051062A (ja) 半導体装置
JPH04176201A (ja) 高周波集積回路
JPH0650809B2 (ja) モノリシツクマイクロ波集積回路用バイアス回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060614