JP3649214B2 - 超小型電力変換装置およびその製造方法 - Google Patents
超小型電力変換装置およびその製造方法 Download PDFInfo
- Publication number
- JP3649214B2 JP3649214B2 JP2002224578A JP2002224578A JP3649214B2 JP 3649214 B2 JP3649214 B2 JP 3649214B2 JP 2002224578 A JP2002224578 A JP 2002224578A JP 2002224578 A JP2002224578 A JP 2002224578A JP 3649214 B2 JP3649214 B2 JP 3649214B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- connection
- power converter
- substrate
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は，半導体基板に形成した半導体集積回路（以下ＩＣと記す）と、コイルやコンデンサ、抵抗などの受動部品で構成されるＤＣ−ＤＣコンバ−タなどの超小型電力変換装置に関する。
【０００２】
【従来の技術】
近年、電子情報機器、特に携帯型の各種電子情報機器の普及が著しい。それらの電子情報機器は、電池を電源とするものが多く、ＤＣ−ＤＣコンバータなどの電力変換装置を内蔵している。通常その電力変換装置は、スイッチング素子、整流素子、制御用ＩＣなどの能動素子とコイル、トランス、コンデンサ、抵抗などの受動素子の各個別部品をセラミック基板やプラスチック等のプリント基板などの上にハイブリッド型のモジュールとして、構成されている。
【０００３】
図２６は、ＤＣ−ＤＣコンバータの回路構成図である。図中の外枠の点線部分５０がＤＣ−ＤＣコンバータの回路である。
ＤＣ−ＤＣコンバータは、入力コンデンサＣｉ、出力コンデンサＣｏ、調整用の抵抗ＲT 、コンデンサＣT 、薄膜インダクタＬおよびマイクロ電源用ＩＣで構成される。直流の入力電圧Ｖｉを入力し、マイクロ電源用ＩＣのＭＯＳＦＥＴをスイッチングさせて、直流の所定の出力電圧Ｖｏを出力する。薄膜インダクタＬと出力コンデンサＣｏは直流電圧を出力するためのフィルタ回路である。
【０００４】
この回路において、薄膜インダクタＬの直流抵抗が大きくなると、この部分での電圧降下が大きくなり、出力電圧Ｖｏが低くなる。つまり、ＤＣ−ＤＣコンバータの変換効率は小さくなる。
【０００５】
【発明が解決しようとする課題】
携帯用を含めた各種電子情報機器の小型軽量化の要望に伴い、内蔵される電力変換装置の小型化の要求も強い。ハイブリッド型電源モジュールの小型化は、ＭＣＭ（マルチチップモジュール）技術や，積層セラミック部品等の技術により進歩してきている。しかしながら、個別の部品を同一基板上に，並べて実装するため、電源モジュールの実装面積の縮小化が制限されている。特にインダクタやトランス等の磁気誘導部品は、集積回路と比べると体積が非常に大きいために、電子機器の小型化を図る上で最大の制約となっている。
【０００６】
これら磁気誘導部品の小型化にたいする今後の方向としては、チップ部品として限りなく小さくし、面実装により電源全体を小さくする方向と、シリコン基板上に薄膜で形成する方向の二つが考えられる。近年、磁気誘導部品の小型化の要求に応えて、半導体技術の適用により、半導体基板上に薄型のマイクロ磁気素子（コイル、トランス）を搭載した例も報告されている。発明者も特願２０００−０８０６５号公報において、そのような平面型磁気誘導部品を考案した。これは、スイッチング素子や制御回路等の半導体装置を作り込んだ半導体基板の表面上に、薄膜コイルを磁性薄膜とフェライト薄板とで挟んだ形の平面型磁気誘導素子（薄膜インダクタ）を薄膜技術により形成したものである。これにより、磁気誘導素子の薄型化とその実装面積の削減が可能となった。
【０００７】
しかしなお、個別チップ部品数が多いことや、また実装面積が大きいという問題があった。
これを解決するために、発明者は特願２００１−０２１４５３号公報の図１で開示された超小型電力変換装置を考案した。この超小型電力変換装置に用いられている平面型磁気誘導素子は、渦巻き状（蚊取り線香状）のコイル導体の隙間に磁性を帯びた微粒子を混入した樹脂を充填し、上面、下面をフェライト薄板で挟んで形成される。
【０００８】
しかし、この方法では、コイル導体のインダクタンスは渦巻きの回数にほぼ比例するため、大きなインダクタンスを確保するためには、渦巻きの回数を増やす必要がある。実装面積を増やさずに渦巻きの回数を増やすと、コイル導体の断面積を小さくする必要がある。
つまり、高いインダクタンスを得るためには、コイル導体の断面積を小さく、導体線長を長くしなければならない。しかし、コイル導体の断面積を小さく、導体線長を長くすると、コイル導体の直流抵抗が増大し、このコイル導体での電圧降下が大きくなり、超小型電力変換装置の変換効率が低下してしまう。また、直流抵抗が増大するため電力損失も増大する。
【０００９】
この発明の目的は、実装面積が小さく、電力変換効率を向上させ、電力損失の低減を図ることができる平面型磁気誘導素子を有する超小型電力変換装置およびその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
前記の目的を達成するために、半導体集積回路の形成された半導体基板と、薄膜磁気誘導素子と、コンデンサとを有する超小型電力変換装置において、磁性絶縁基板と、該磁性絶縁基板の第１主面に形成された第１導体と前記磁性絶縁基板の第２主面に形成された第２導体と前記磁性絶縁基板を貫通する貫通孔に形成された接続導体とをそれぞれ接続してなるコイル導体と、からなる薄膜磁気誘導素子を有し、前記半導体基板と前記薄膜磁気誘導素子とをバンプ電極を介して接続する構成とする。
また、前記薄膜磁気誘導素子の前記バンプ電極と接続する部分が表面がＮｉ−Ａｕで覆われたＣｕ層により形成されているとよい。
【００１１】
また、半導体集積回路の形成された半導体基板と、薄膜磁気誘導素子と、コンデンサとを有する超小型電力変換装置において、
磁性絶縁基板と、該磁性絶縁基板の第１主面に形成された第１導体と前記磁性絶縁基板の第２主面に形成された第２導体と前記磁性絶縁基板を貫通する貫通孔に形成された接続導体とをそれぞれ接続してなるコイル導体と、前記磁性絶縁基板の第１主面に形成されかつ少なくともそのうちのいくつかは前記第１導体とは接していない複数の第１接続配線および前記磁性絶縁基板の第２主面に形成されかつ少なくともそのうちのいくつかは前記第２導体とは接していない前記第１接続配線と同数の第２接続配線とを接続導体により接続してなる接続端子と、からなる薄膜磁気誘導素子を有する構成とする。
また、前記第１接続配線および前記第２接続配線が表面がＮｉ−Ａｕで覆われたＣｕ層により形成されているとよい。
【００１２】
また、半導体集積回路の形成された半導体基板と、薄膜磁気誘導素子と、コンデンサとを有する超小型電力変換装置において、前記半導体基板上に形成された第１導体と絶縁支持基板上に形成された第２導体と前記第１、第２導体をそれぞれ接続する接続導体とで構成されるコイル導体と、該コイル導体自体を被覆し該コイル導体内部を充填する磁性絶縁体と、からなる薄膜磁気誘導素子を有する構成とする。
また、前記磁性絶縁基板が、フェライト基板であるとよい。
また、前記コイル導体表面を絶縁膜もしくは磁性を有する微粒子を分散させた樹脂で被覆するとよい。
また、前記磁性絶縁体が、磁性を有する微粒子を分散させた樹脂であるとよい。
【００１３】
また、前記薄膜磁気誘導素子が、無端ソレノイドもしくは非無端ソレノイドのいずれかで構成されるとよい。
また、前記半導体基板に形成した第１導体と前記薄膜磁気誘導素子とをバンプ電極を介して接続するとよい。
また、前記半導体基板面に形成した前記第１導体上にバンプ電極を形成し、前記絶縁支持基板上に形成した第２導体上に接続導体を形成し、該接続導体と前記バンプ電極とを接続するとよい。
【００１４】
また、前記絶縁支持基板が、セラミック基板であるとよい。
また、前記コンデンサが、積層セラミックコンデンサアレイ基板であるとよい。
また、前記積層セラミックコンデンサアレイ基板と、前記薄膜磁気誘導素子と、前記半導体基板とをそれぞれ積層して接続するとよい。
【００１５】
また、前記積層セラミックコンデンサアレイ基板と、前記絶縁セラミック基板と、前記薄膜磁気誘導素子と、前記半導体基板とをそれぞれ積層して接続するとよい。
また、磁性絶縁基板に複数の貫通孔を形成する工程と、該貫通孔に導電性材料を充填して複数の接続導体を形成する工程と、前記磁性絶縁基板の表面と裏面に表面側コイル導体となる複数の第１導体および少なくともそのうちのいくつかは前記第１導体とは接していない複数の第１接続配線並びに裏面側コイル導体となる複数の第２導体および少なくともそのうちのいくつかは前記第２導体とは接していない前記第１接続配線と同数の第２接続配線をそれぞれ形成する工程と、一つの第１導体の一端と一つの第２導体の一端の位置を合わせて一つの接続導体と接続し、他端をずらし、該他端が無端ソレノイドもしくは非無端ソレノイドの終端となるものを除き、前記一つの第１導体の他端を前記一つの第２導体とは別の第２導体の一端と位置を合わせて前記一つの接続導体とは別の接続導体で接続し、前記一つの第２導体の他端を前記一つの第１導体とは別の第１導体の一端と位置を合わせて前記接続導体とは別の接続導体により接続して、無端ソレノイドもしくは非無端ソレノイドを形成するとともに、前記第１接続配線を前記第２接続配線と位置を合わせて接続導体により接続して接続端子を形成する工程と、第１、第２導体表面を絶縁膜もしくは磁性を有する微粒子を分散させた樹脂で被覆する工程とを含む製造方法とする。
【００１６】
また、絶縁支持基板上に裏面側コイル導体となる第２導体を形成する工程と、該第２導体の端部上に接続導体を形成する工程と、該第２導体表面を磁性を有する微粒子を分散させた樹脂で被覆する工程と、表面側コイル導体となる第１導体を半導体チップ面に形成し、該第１導体の両端上に突起導体を形成する工程と、該突起導体と前記接続導体とを固着させて無端ソレノイドもしくは非無端ソレノイドを形成する工程とを含む製造方法とする。
【００１７】
また、半導体集積回路の形成された半導体基板と、薄膜磁気誘導素子と、コンデンサとを有する超小型電力変換装置において、半導体基板と薄膜磁性誘素子を形成する磁性絶縁基板とが積層一体化され、半導体基板に形成された集積回路の外部導出端子が、少なくとも磁気絶縁基板に形成された接続端子を経由して外部回路と接続する構成とする。積層セラミックコンデンサアレイに形成した端子を経由して外部回路と接続しても構わない。
【００１８】
前記のように、コイル特性の高性能化の手段として，コイル導体の巻き方を薄膜プロセスによるトロイダル巻き線構造の無端ソレノイドにすることにより，インダクタンス値を高め，かつ、直流抵抗による電力損失を低減できる。
また、非無端ソレノイド（通常のソレノイド）とすることで、さらに、磁気飽和を抑えてインダクタンス値を高めることができる。
【００１９】
【発明の実施の形態】
〔実施例１〕
図１、図２および図３は、この発明の第１実施例の超小型電力変換装置の要部構成図で、図１は超小型電力変換装置の要部断面図、図２（ａ）は半導体チップの要部断面図、図２（ｂ）は図２（ａ）のＡ−Ａ面での要部平面図、図３（ａ）は薄膜インダクタの要部断面図、図３（ｂ）は図３（ａ）の上部から透視した要部平面図である。図２（ａ）は図２（ｂ）のＸ−Ｘ線で切断した要部断面図であり、図３（ａ）は図３（ｂ）のＸ−Ｘ線で切断した要部断面図である。
【００２０】
コイル導体は、図３（ｂ）の３、４、５で示されるようにその平面形状はリング状であり、トロイダル状の無端ソレノイドとなっている。このコイル導体はフェライト基板１を取り巻いている。このコイル導体は、フェライト基板１の表面に表面側コイル導体である第１導体４を形成し、裏面に裏面側コイル導体である第２導体５を形成し、この第１導体４と第２導体５をフェライト基板１を貫通する接続導体３で接続する構成となっている。第１導体４の一端と第２導体５の一端の位置を合わせ、両者の他端をずらして形成し、それぞれの端部を接続導体３で互い違いに接続することで、トロイダル状の無端ソレノイドが形成される。第１導体４と第２導体５の表面をレジストまたは絶縁性保護膜８で被覆する。
【００２１】
このようにして形成した薄膜インダクタの一方の主面にマイクロ電源ＩＣチップ（半導体チップ１１）を配置し、他方の主面に積層セラミックコンデンサアレイ１５を配置することで図２６の外枠の点線部分５０の超小型電力変換装置（ＤＣ−ＤＣコンバータ）が形成される。
このように、無端ソレノイドの薄膜インダクタとすることで、渦巻き状の薄膜コンダクタよりもインダクタンス値を大きくできるため、薄膜インダクタの小型化（小実装面積）を図ることができる。また、薄膜インダクタの直流抵抗を小さくできるために、電力変換装置の変換効率の向上と電力損失の低減を図ることができる。
【００２２】
尚、前記の半導体チップ１１に形成された集積回路（ＩＣ）の端子（パット電極上に形成したスタッドバンプ１２も含む：外部導出端子）は、フェライト基板１に形成された接続配線６、７と接続導体２および積層セラミックコンデンサアレイ１４の接続配線１５を経由して図示しない外部回路と接続する。
図４から図１０は、第１実施例の超小型電力変換装置の製造方法であり、工程順に示した、要部製造工程断面図である。尚、図４から図７は、平面型磁気誘導素子である薄膜インダクタの製造方法となる。
【００２３】
厚さ８００μｍ以下で２００μｍ以上のフェライト基板１を用意する。この厚さは、磁気特性との兼ね合いで決まり、薄くなり過ぎると磁気飽和が起こりやすくなり好ましくない。また、薄すぎると強度的にも好ましくない。一方、厚くなり過ぎると超小型電力変換装置の厚みが実用的でなくなる。そのため、前記の範囲をさらに狭めて、厚さ７００μｍ以下で４００μｍ以上とするとよい（図４）。
【００２４】
つぎに、このフェライト基板１に直径０．５ｍｍ程度の半導体チップ接続用貫通孔と、直径０．１５ｍｍ程度のコイル導体接続用貫通孔を形成する。この場合、孔あけはサンドブラストやレーザー加工で行う。そのとき、貫通孔をフェライト基板の上下から開けると、貫通孔の開口部面積を小さくできて、小型化に寄与できる。次に、スクリーン印刷により、この貫通孔を導電性ペースト（例えばＡｇペースト）で埋めて，焼結させて接続導体２、３とする。また、Ｃｕメッキで貫通孔の側壁を被覆して接続導体としてもよい。また、焼結前のグリーンシート状のフェライトシートに貫通孔を形成し、その貫通孔に導電ペーストを充填して一括焼結し接続導体としてもよい。尚、接続導体２は半導体チップ接続用貫通孔を充填して形成され、接続導体３はコイル導体接続用貫通孔を充填して形成される（図５）。
【００２５】
つぎに、このフェライト基板１の表面と裏面に表面側コイル導体である第１導体４と裏面側コイル導体である第２導体５をＣｕメッキなどで形成し、接続導体３を介して第１導体４の一端と第２導体５の一端の位置を合わせて接続し、両者の他端を互い違いにずらして第１導体４と第２導体５を接続導体３で接続して、トロイダル状の無端ソレノイドを形成する。また、半導体チップ１１や積層セラミックコンデンサアレイ１４と接続する接続配線６もＣｕメッキで形成する（図６）。
【００２６】
つぎに、第１導体４上と第２導体５上にレジスト（絶縁膜として使用）もしくは絶縁保護膜８をスクリーン印刷により埋め込み、堆積させる。この時、接続配線６は、マスクにより開口し、その上に電解メッキもしくは無電解メッキにより表面がＮｉ−Ａｕ層のＣｕメッキ層で接続配線７を形成する。このＮｉ−Ａｕメッキ層はスタッドバンプ１２と接続配線７との接合性を向上させるものである（図７）。
【００２７】
つぎに、半導体チップ１１のパッド電極上に形成したスタッドバンプ１２を介して、第１導体４と第２導体５の図示しないＩＣと接続するためのコイルの端子および接続配線６と半導体チップ１１とを接続し、その後、アンダーフィル１３（例えばエポキシ系接着剤）により半導体チップ１１とフェライト基板１とを固着させる（図８）。
【００２８】
つぎに、図８のＹ−Ｙ線に沿ってダイシングにより切断すことにより、半導体チップ１１と無端ソレノイドの薄膜インダクタとが一体となった構造が出来上がる（図９）。
尚、フェライト基板１上下に形成された第１導体４、第２導体５と接続する接続導体３、および接続配線６同士を接続する接続導体２を、第１導体４、第２導体５および接続配線６を形成するときのＣｕメッキで貫通孔内をメッキすることで同時に形成しても構わない。
【００２９】
さらに、複数のコンデンサと抵抗を一括形成した積層セラミック基板（厚さ０．５ｍｍ）をダイシングによりチップサイズに切り出して形成された積層セラミックコンデンサアレイ１４の表面実装用端子電極１５と、フェライト基板１に形成した接続配線７とを導電性接着剤で接続して超小型電力変換装置を形成する（図１０）。
【００３０】
このように、半導体素子を作り込んだ半導体チップと，薄膜技術により，形成する薄膜インダクタとを積み重ねて一つの構造体部品とし、この構造体部品と複数のコンデンサおよび抵抗部品を一括形成した積層型セラミックコンデンサアレイ基板を積み重ねて一つの構造体部品とすることで超小型電力変換装置を形成することができる。このとき、セラミックコンデンサアレイの積層数と素子配置を調整して、底面積を半導体チップもしくは薄膜インダクタの大きい方と同じ（電極端子形成分だけ大き目）にすることで、積層型セラミックコンデンサアレイ上に半導体チップおよび薄膜インダクタを無駄スペース無しに積み重ねる構造とできる。
【００３１】
尚、薄膜インダクタは、図７の段階で切断して単独部品として用いたり（例えば、超小型アンテナなど）、また、図９のように、半導体チップと一体として用たりすることもできる。
〔実施例２〕
図１１は、この発明の第２実施例の超小型電力変換装置の要部断面図である。
【００３２】
図１の第１実施例と異なるのは、レジストまたは絶縁性保護膜８ではなく、磁気を帯びた微粒子を含んだ樹脂（磁性体微粒子分散エポキシ樹脂１６）で第１導体４、第２導体５を被覆する点である。このように、磁性体微粒子分散エポキシ樹脂１６で被覆することで、磁束の外部への漏れを防止できて、直流抵抗の増大を抑制しながら、薄膜インダクタのインダクタンス値を高めることができる。その結果、薄膜インダクタの実装面積を一層縮小することができる。
【００３３】
図１２は、図１１の第２実施例の超小型電力変換装置の製造方法を示し、要部製造工程断面図である。図７の工程が異なるだけで、その他の工程は前記の製造工程と同じであるため説明を省略する。
図７に相当する工程で、第１導体４上と第２導体５上に磁性体微粒子分散エポキシ樹脂１６をスクリーン印刷により埋め込み，堆積させる。
〔実施例３〕
図１３、図１４、図１５は、この発明の第３実施例の超小型電力変換装置の要部構成図で、図１３は超小型電力変換装置の要部断面図、図１４（ａ）は半導体チップと表面側コイル導体の要部断面図、図１４（ｂ）は図１４（ａ）のＡ−Ａ面での要部平面図、図１５（ａ）は薄膜インダクタの主要部分の要部断面図、図１５（ｂ）は図１５（ａ）の上部からの透視した要部平面図である。図１４（ａ）は図１４（ｂ）のＸ−Ｘ線で切断した要部断面図であり、図１５（ａ）は図１５（ｂ）のＸ−Ｘ線で切断した要部断面図である。
【００３４】
図１、図２、図３との違いは、まず、フェライト基板１を用いずに、セラミック基板２０を用いる点である。セラミック基板２０上に第２導体５（裏面側コイル導体）を形成し、この第２導体５端部上に接続導体２２を形成し、第２導体５上に磁気を帯びた微粒子を含んだ樹脂（磁性体微粒子分散エポキシ樹脂２４）を形成する。
【００３５】
また、半導体チップ１１上（半導体チップ１１の下面）に形成した第１導体４（表面側コイル導体）を、磁性体微粒子分散エポキシ樹脂２４上へ配置し、この第１導体４上に形成したスタッドバンプ１２を介して、第２導体５に形成した接続導体２２と第１導体４とを接続してトロイダル状の無端ソレノイドである薄膜インダクタを形成する。この場合も前記した実施例と同様の効果が得られる。
【００３６】
尚、図中の３１は半導体チップ１１と無端ソレノイドの終端部の第１導体４との接続箇所であり、３２は半導体チップ１１に形成したパッド電極である。
図１６から図２２は、第３実施例の超小型電力変換装置の製造方法であり、工程順に示した、要部製造工程断面図である。尚、図１６から図２１は、平面型磁気誘導素子である薄膜インダクタの製造方法となる。
【００３７】
厚さ４００μｍ以下のセラミック基板２０を用意する。厚みについては、機械的強度があればよい（図１６）。
つぎに、このセラミック基板２０に直径０．５ｍｍの積層セラミックコンデンサアレー１４との接続用貫通孔を形成する。この場合、穴あけは、型成形または焼結前の穴あけ加工により、予め穴を有するセラミック基板２０を用いた。次に、スクリーン印刷により、この貫通孔を導電性ペースト（例えばＡｇペースト）で埋めた後、焼結させ接続導体２１とする。また、Ｃｕメッキで貫通孔の側壁を被覆して接続導体としてもよい（図１７）。
【００３８】
つぎに、セラミック基板２０上に裏面側コイル導体である第２導体５（下面コイル導体）を形成し、またセラミック基板２０上面に接続導体２１と接するように接続配線６を形成する（図１８）。
つぎに、第２導体５上を磁性体微粒子を分散攪拌させたエポキシ樹脂（磁性体微粒子分散エポキシ樹脂２４）でスクリーン印刷により埋め込み，堆積させる。この時、第２導体５の図示しない両端の端子部および接続配線６は、マスクにより開口する構造とする。この第２導体５の端子部の開口部にＣｕメッキで接続導体２２を形成し、その表面にＮｉ−Ａｕ層をメッキで形成する。また、接続配線６の開口部にも同様にＣｕメッキで接続配線２３を形成し、その表面にＮｉ−Ａｕ層をメッキで形成する。つぎに、メッキ法により、半導体チップ１１上に表面側コイル導体である第１導体４（上面コイル導体）と接続配線６を形成し、この第１導体４の両端上と接続配線６上にスタッドバンプ１２を形成する（図１９）。
【００３９】
つぎに、スタッドバンプ１２を介して、第２導体５上に形成した接続導体２２および接続配線７と接続し、アンダーフィル１３（例えばエポキシ系接着剤）により半導体チップ１１とセラミック基板２０を固着させる（図２０）。
つぎに、図２０のＹ−Ｙ線に沿ってダイシングにより切断すことにより、半導体チップ１１と無端ソレノイドの薄膜インダクタとが一体となった構造が出来上がる（図２１）。
【００４０】
さらに、複数のコンデンサと抵抗を一括形成した積層セラミック基板（厚さ０．５ｍｍ）をダイシングによりチップサイズに切り出して形成された積層セラミックコンデンサアレイ１４の表面実装用端子電極１５と、セラミック基板２０に形成した接続配線２１とを導電性接着剤で接続して超小型電力変換装置を形成する（図２２）。
【００４１】
尚、図２１の段階で、半導体チップと薄膜インダクタとが一体となった部品として用いることもできる。
前記した第１から第３実施例は薄膜インダクタがトロイダル状の無端ソレノイドであるが、これを非無端ソレノイド（通常のソレノイドであり、両端のある磁心にコイル導体を巻き付けた形状もの）で形成した場合について説明する。
〔実施例４〕
図２３、図２４、図２５は、この発明の第４実施例の超小型電力変換装置の要部構成図で、図２３は超小型電力変換装置の要部断面図、図２４（ａ）は半導体チップの要部断面図、図２４（ｂ）は図２４（ａ）のＡ−Ａ面での要部平面図、図２５（ａ）は薄膜インダクタの要部断面図、図２５（ｂ）は図２５（ａ）の上部から透視した要部平面図である。図２４（ａ）は図２４（ｂ）のＸ−Ｘ線で切断した要部断面図であり、図２５（ａ）は図２５（ｂ）のＸ−Ｘ線で切断した要部断面図である。
【００４２】
第１実施例との違いは、無端ソレノイドの代わりに非無端ソレノイドで形成した点である。
薄膜インダクタは、コイルをフェライト基板に巻きつけたソレノイド（棒状の磁心にコイルを巻き付けた形状もの）である。図２５（ｂ）に示すように、このコイルは、フェライト基板１の表面に、第１導体４ａをストレート状に形成し、裏面に第２導体５ａをストレート状に形成し、この第１導体４ａと第２導体５ａをフェライト基板１を貫通する接続導体３で接続する。第１導体４ａの一端と第２導体５ａの一端の位置を合わせ、他端をずらして形成し、それぞれの端部を互い違いに接続導体３で接続することで、非無端ソレノイドが形成される。第１、第２導体４ａ、５ａ上をレジストまたは絶縁性保護膜８で被覆する。
【００４３】
このようにして形成した薄膜インダクタの一方の主面にマイクロ電源ＩＣチップ（半導体チップ１１）を配置し、他方の主面に積層セラミックコンデンサアレイ１４を配置することで図２６の外枠の点線部分５０の超小型電力変換装置（ＤＣ−ＤＣコンバータ）が形成される。
このように非無端ソレノイドとすることで、第１実施例の無端ソレノイドより、コイル磁心の磁路断面積を増加させることができるため、磁気飽和が起こり難くなり、低直流抵抗としながら、大きな直流電流を流した場合でも比較的高いインダクタンスを保ことができる。
【００４４】
また、この実施例の超小型電力変換装置の製造工程は、図２から図８の製造工程と同じである。異なるのは、図６の工程で、穴付きのフェライト基板の表面と裏面にストレート状の第１、第２導体４ａ、５ａおよび接続配線６を形成して、磁心に始点と終点がある非無端ソレノイドとする点である。
また、前記のレジストまたは絶縁性保護膜８の代わりに第２実施例のように磁気を帯びた微粒子を含んだ樹脂（磁性体微粒子分散エポキシ樹脂１６）で第１、第２導体４ａ、５ａを被覆してもよい。
【００４５】
また、前記のフェライト基板１を用いずに、第３実施例のように、図１３のようにセラミック基板２０上に図２５の点線のような第２導体５ａを形成し、この第２導体５ａ端部上に接続導体３を形成し、第２導体５ａ上に、磁気を帯びた微粒子を含んだ樹脂（磁性体微粒子分散エポキシ樹脂２４）を形成する。また、半導体チップ１１上に図２５の実線で示すような第１導体４ａを形成し、この第１導体４ａにスタッドバンプ１２を形成して、このスタッドバンプ１２と第２導体５ａ上に形成した接続導体２２とを接続することで図２５に相当する非無端ソレノイドである薄膜インダクタを形成してもよい。
【００４６】
また、支持基板上に、前記した薄膜インダクタまたは半導体チップ搭載薄膜インダクタと、前記した積層セラミックコンデンサアレーなどとを併設してもよい。このように併設すると、超小型電力変換装置の実装面積は大きくなるが、厚みを減じることができる。
【００４７】
【発明の効果】
この発明によれば、薄膜インダクタをトロイダル状の無端ソレノイド構造とすることで、インダクタンス値を、渦巻き構造に比べて、３倍以上大きくできるため、コイル配線長を短縮できて直流抵抗を低減できる。また、薄膜インダクタの実装面積を低減できる。
【００４８】
直流抵抗の低減により、電力変換装置の変換効率の向上と電力損失の低減を図ることができる。
また、非無端ソレノイド構造とすることで、低直流抵抗で、無端ソレノイドよりさらにインダクタンス値を高めることができる。
そのため、一層の実装面積の低減と変換効率の向上と電力損失の低減を図ることができる。
【００４９】
また、この超小型電力変換装置１個（一個の部品）でＤＣ−ＤＣコンバータ回路が形成されており、また、表面実装部品と同様の端子電極構造となっているため、応用機器の回路において部品の実装が容易となる。
この薄膜インダクタと積層セラミックコンデンサアレイを用いることで、個別部品で構成した従来の電力変換装置（ＤＣ−ＤＣコンバータ）と比べて、実装面積をほぼ１／２以下に削減できる。
【図面の簡単な説明】
【図１】この発明の第１実施例の超小型電力変換装置の要部断面図
【図２】この発明の第１実施例の超小型電力変換装置を構成する半導体チップであり、（ａ）は要部断面図、（ｂ）は（ａ）のＡ−Ａ面での要部平面図
【図３】この発明の第１実施例の超小型電力変換装置を構成する薄膜インダクタであり、（ａ）は要部断面図、（ｂ）は（ａ）の上部から透視した要部平面図
【図４】第１実施例の超小型電力変換装置の要部製造工程断面図
【図５】図４に続く、第１実施例の超小型電力変換装置の要部製造工程断面図
【図６】図５に続く、第１実施例の超小型電力変換装置の要部製造工程断面図
【図７】図６に続く、第１実施例の超小型電力変換装置の要部製造工程断面図
【図８】図７に続く、第１実施例の超小型電力変換装置の要部製造工程断面図
【図９】図８に続く、第１実施例の超小型電力変換装置の要部製造工程断面図
【図１０】図９に続く、第１実施例の超小型電力変換装置の要部製造工程断面図
【図１１】この発明の第２実施例の超小型電力変換装置の要部断面図
【図１２】第２実施例の超小型電力変換装置の要部製造工程断面図
【図１３】この発明の第３実施例の超小型電力変換装置の要部断面図
【図１４】この発明の第３実施例の超小型電力変換装置を構成する半導体チップと表面側コイル導体であり、（ａ）は要部断面図、（ｂ）は（ａ）のＡ−Ａ面での要部平面図
【図１５】この発明の第３実施例の超小型電力変換装置を構成する薄膜インダクタの主要部分であり、（ａ）は要部断面図、（ｂ）は（ａ）の上部から透視した要部平面図
【図１６】第３実施例の超小型電力変換装置の要部製造工程断面図
【図１７】図１６に続く、第３実施例の超小型電力変換装置の要部製造工程断面図
【図１８】図１７に続く、第３実施例の超小型電力変換装置の要部製造工程断面図
【図１９】図１８に続く、第３実施例の超小型電力変換装置の要部製造工程断面図
【図２０】図１９に続く、第３実施例の超小型電力変換装置の要部製造工程断面図
【図２１】図２０に続く、第３実施例の超小型電力変換装置の要部製造工程断面図
【図２２】図２１に続く、第３実施例の超小型電力変換装置の要部製造工程断面図
【図２３】この発明の第４実施例の超小型電力変換装置の要部断面図
【図２４】この発明の第４実施例の超小型電力変換装置を構成する半導体チップであり、（ａ）は要部断面図、（ｂ）は（ａ）のＡ−Ａ面での要部平面図
【図２５】この発明の第４実施例の超小型電力変換装置を構成する薄膜インダクタであり、（ａ）は要部断面図、（ｂ）は（ａ）の上部から透視した要部平面図
【図２６】ＤＣ−ＤＣコンバータの回路構成図
【符号の説明】
１ フェライト基板
２、４、２２ 接続導体
４、４ａ 第１導体
５、５ａ 第２導体
６、７、１５、２１、２３ 接続配線
８ レジストまたは絶縁保護膜
１１ 半導体チップ
１２ スタッドバンプ
１３ アンダーフィル
１４ 積層セラミックコンデンサアレイ
１６、２４ 磁性体微粒子分散エポキシ樹脂
２０ セラミック基板
３１ 接続箇所
３２ パッド電極
５０ 外枠の点線部分（ＤＣ−ＤＣコンバータ回路）
【発明の属する技術分野】
本発明は，半導体基板に形成した半導体集積回路（以下ＩＣと記す）と、コイルやコンデンサ、抵抗などの受動部品で構成されるＤＣ−ＤＣコンバ−タなどの超小型電力変換装置に関する。
【０００２】
【従来の技術】
近年、電子情報機器、特に携帯型の各種電子情報機器の普及が著しい。それらの電子情報機器は、電池を電源とするものが多く、ＤＣ−ＤＣコンバータなどの電力変換装置を内蔵している。通常その電力変換装置は、スイッチング素子、整流素子、制御用ＩＣなどの能動素子とコイル、トランス、コンデンサ、抵抗などの受動素子の各個別部品をセラミック基板やプラスチック等のプリント基板などの上にハイブリッド型のモジュールとして、構成されている。
【０００３】
図２６は、ＤＣ−ＤＣコンバータの回路構成図である。図中の外枠の点線部分５０がＤＣ−ＤＣコンバータの回路である。
ＤＣ−ＤＣコンバータは、入力コンデンサＣｉ、出力コンデンサＣｏ、調整用の抵抗ＲT 、コンデンサＣT 、薄膜インダクタＬおよびマイクロ電源用ＩＣで構成される。直流の入力電圧Ｖｉを入力し、マイクロ電源用ＩＣのＭＯＳＦＥＴをスイッチングさせて、直流の所定の出力電圧Ｖｏを出力する。薄膜インダクタＬと出力コンデンサＣｏは直流電圧を出力するためのフィルタ回路である。
【０００４】
この回路において、薄膜インダクタＬの直流抵抗が大きくなると、この部分での電圧降下が大きくなり、出力電圧Ｖｏが低くなる。つまり、ＤＣ−ＤＣコンバータの変換効率は小さくなる。
【０００５】
【発明が解決しようとする課題】
携帯用を含めた各種電子情報機器の小型軽量化の要望に伴い、内蔵される電力変換装置の小型化の要求も強い。ハイブリッド型電源モジュールの小型化は、ＭＣＭ（マルチチップモジュール）技術や，積層セラミック部品等の技術により進歩してきている。しかしながら、個別の部品を同一基板上に，並べて実装するため、電源モジュールの実装面積の縮小化が制限されている。特にインダクタやトランス等の磁気誘導部品は、集積回路と比べると体積が非常に大きいために、電子機器の小型化を図る上で最大の制約となっている。
【０００６】
これら磁気誘導部品の小型化にたいする今後の方向としては、チップ部品として限りなく小さくし、面実装により電源全体を小さくする方向と、シリコン基板上に薄膜で形成する方向の二つが考えられる。近年、磁気誘導部品の小型化の要求に応えて、半導体技術の適用により、半導体基板上に薄型のマイクロ磁気素子（コイル、トランス）を搭載した例も報告されている。発明者も特願２０００−０８０６５号公報において、そのような平面型磁気誘導部品を考案した。これは、スイッチング素子や制御回路等の半導体装置を作り込んだ半導体基板の表面上に、薄膜コイルを磁性薄膜とフェライト薄板とで挟んだ形の平面型磁気誘導素子（薄膜インダクタ）を薄膜技術により形成したものである。これにより、磁気誘導素子の薄型化とその実装面積の削減が可能となった。
【０００７】
しかしなお、個別チップ部品数が多いことや、また実装面積が大きいという問題があった。
これを解決するために、発明者は特願２００１−０２１４５３号公報の図１で開示された超小型電力変換装置を考案した。この超小型電力変換装置に用いられている平面型磁気誘導素子は、渦巻き状（蚊取り線香状）のコイル導体の隙間に磁性を帯びた微粒子を混入した樹脂を充填し、上面、下面をフェライト薄板で挟んで形成される。
【０００８】
しかし、この方法では、コイル導体のインダクタンスは渦巻きの回数にほぼ比例するため、大きなインダクタンスを確保するためには、渦巻きの回数を増やす必要がある。実装面積を増やさずに渦巻きの回数を増やすと、コイル導体の断面積を小さくする必要がある。
つまり、高いインダクタンスを得るためには、コイル導体の断面積を小さく、導体線長を長くしなければならない。しかし、コイル導体の断面積を小さく、導体線長を長くすると、コイル導体の直流抵抗が増大し、このコイル導体での電圧降下が大きくなり、超小型電力変換装置の変換効率が低下してしまう。また、直流抵抗が増大するため電力損失も増大する。
【０００９】
この発明の目的は、実装面積が小さく、電力変換効率を向上させ、電力損失の低減を図ることができる平面型磁気誘導素子を有する超小型電力変換装置およびその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
前記の目的を達成するために、半導体集積回路の形成された半導体基板と、薄膜磁気誘導素子と、コンデンサとを有する超小型電力変換装置において、磁性絶縁基板と、該磁性絶縁基板の第１主面に形成された第１導体と前記磁性絶縁基板の第２主面に形成された第２導体と前記磁性絶縁基板を貫通する貫通孔に形成された接続導体とをそれぞれ接続してなるコイル導体と、からなる薄膜磁気誘導素子を有し、前記半導体基板と前記薄膜磁気誘導素子とをバンプ電極を介して接続する構成とする。
また、前記薄膜磁気誘導素子の前記バンプ電極と接続する部分が表面がＮｉ−Ａｕで覆われたＣｕ層により形成されているとよい。
【００１１】
また、半導体集積回路の形成された半導体基板と、薄膜磁気誘導素子と、コンデンサとを有する超小型電力変換装置において、
磁性絶縁基板と、該磁性絶縁基板の第１主面に形成された第１導体と前記磁性絶縁基板の第２主面に形成された第２導体と前記磁性絶縁基板を貫通する貫通孔に形成された接続導体とをそれぞれ接続してなるコイル導体と、前記磁性絶縁基板の第１主面に形成されかつ少なくともそのうちのいくつかは前記第１導体とは接していない複数の第１接続配線および前記磁性絶縁基板の第２主面に形成されかつ少なくともそのうちのいくつかは前記第２導体とは接していない前記第１接続配線と同数の第２接続配線とを接続導体により接続してなる接続端子と、からなる薄膜磁気誘導素子を有する構成とする。
また、前記第１接続配線および前記第２接続配線が表面がＮｉ−Ａｕで覆われたＣｕ層により形成されているとよい。
【００１２】
また、半導体集積回路の形成された半導体基板と、薄膜磁気誘導素子と、コンデンサとを有する超小型電力変換装置において、前記半導体基板上に形成された第１導体と絶縁支持基板上に形成された第２導体と前記第１、第２導体をそれぞれ接続する接続導体とで構成されるコイル導体と、該コイル導体自体を被覆し該コイル導体内部を充填する磁性絶縁体と、からなる薄膜磁気誘導素子を有する構成とする。
また、前記磁性絶縁基板が、フェライト基板であるとよい。
また、前記コイル導体表面を絶縁膜もしくは磁性を有する微粒子を分散させた樹脂で被覆するとよい。
また、前記磁性絶縁体が、磁性を有する微粒子を分散させた樹脂であるとよい。
【００１３】
また、前記薄膜磁気誘導素子が、無端ソレノイドもしくは非無端ソレノイドのいずれかで構成されるとよい。
また、前記半導体基板に形成した第１導体と前記薄膜磁気誘導素子とをバンプ電極を介して接続するとよい。
また、前記半導体基板面に形成した前記第１導体上にバンプ電極を形成し、前記絶縁支持基板上に形成した第２導体上に接続導体を形成し、該接続導体と前記バンプ電極とを接続するとよい。
【００１４】
また、前記絶縁支持基板が、セラミック基板であるとよい。
また、前記コンデンサが、積層セラミックコンデンサアレイ基板であるとよい。
また、前記積層セラミックコンデンサアレイ基板と、前記薄膜磁気誘導素子と、前記半導体基板とをそれぞれ積層して接続するとよい。
【００１５】
また、前記積層セラミックコンデンサアレイ基板と、前記絶縁セラミック基板と、前記薄膜磁気誘導素子と、前記半導体基板とをそれぞれ積層して接続するとよい。
また、磁性絶縁基板に複数の貫通孔を形成する工程と、該貫通孔に導電性材料を充填して複数の接続導体を形成する工程と、前記磁性絶縁基板の表面と裏面に表面側コイル導体となる複数の第１導体および少なくともそのうちのいくつかは前記第１導体とは接していない複数の第１接続配線並びに裏面側コイル導体となる複数の第２導体および少なくともそのうちのいくつかは前記第２導体とは接していない前記第１接続配線と同数の第２接続配線をそれぞれ形成する工程と、一つの第１導体の一端と一つの第２導体の一端の位置を合わせて一つの接続導体と接続し、他端をずらし、該他端が無端ソレノイドもしくは非無端ソレノイドの終端となるものを除き、前記一つの第１導体の他端を前記一つの第２導体とは別の第２導体の一端と位置を合わせて前記一つの接続導体とは別の接続導体で接続し、前記一つの第２導体の他端を前記一つの第１導体とは別の第１導体の一端と位置を合わせて前記接続導体とは別の接続導体により接続して、無端ソレノイドもしくは非無端ソレノイドを形成するとともに、前記第１接続配線を前記第２接続配線と位置を合わせて接続導体により接続して接続端子を形成する工程と、第１、第２導体表面を絶縁膜もしくは磁性を有する微粒子を分散させた樹脂で被覆する工程とを含む製造方法とする。
【００１６】
また、絶縁支持基板上に裏面側コイル導体となる第２導体を形成する工程と、該第２導体の端部上に接続導体を形成する工程と、該第２導体表面を磁性を有する微粒子を分散させた樹脂で被覆する工程と、表面側コイル導体となる第１導体を半導体チップ面に形成し、該第１導体の両端上に突起導体を形成する工程と、該突起導体と前記接続導体とを固着させて無端ソレノイドもしくは非無端ソレノイドを形成する工程とを含む製造方法とする。
【００１７】
また、半導体集積回路の形成された半導体基板と、薄膜磁気誘導素子と、コンデンサとを有する超小型電力変換装置において、半導体基板と薄膜磁性誘素子を形成する磁性絶縁基板とが積層一体化され、半導体基板に形成された集積回路の外部導出端子が、少なくとも磁気絶縁基板に形成された接続端子を経由して外部回路と接続する構成とする。積層セラミックコンデンサアレイに形成した端子を経由して外部回路と接続しても構わない。
【００１８】
前記のように、コイル特性の高性能化の手段として，コイル導体の巻き方を薄膜プロセスによるトロイダル巻き線構造の無端ソレノイドにすることにより，インダクタンス値を高め，かつ、直流抵抗による電力損失を低減できる。
また、非無端ソレノイド（通常のソレノイド）とすることで、さらに、磁気飽和を抑えてインダクタンス値を高めることができる。
【００１９】
【発明の実施の形態】
〔実施例１〕
図１、図２および図３は、この発明の第１実施例の超小型電力変換装置の要部構成図で、図１は超小型電力変換装置の要部断面図、図２（ａ）は半導体チップの要部断面図、図２（ｂ）は図２（ａ）のＡ−Ａ面での要部平面図、図３（ａ）は薄膜インダクタの要部断面図、図３（ｂ）は図３（ａ）の上部から透視した要部平面図である。図２（ａ）は図２（ｂ）のＸ−Ｘ線で切断した要部断面図であり、図３（ａ）は図３（ｂ）のＸ−Ｘ線で切断した要部断面図である。
【００２０】
コイル導体は、図３（ｂ）の３、４、５で示されるようにその平面形状はリング状であり、トロイダル状の無端ソレノイドとなっている。このコイル導体はフェライト基板１を取り巻いている。このコイル導体は、フェライト基板１の表面に表面側コイル導体である第１導体４を形成し、裏面に裏面側コイル導体である第２導体５を形成し、この第１導体４と第２導体５をフェライト基板１を貫通する接続導体３で接続する構成となっている。第１導体４の一端と第２導体５の一端の位置を合わせ、両者の他端をずらして形成し、それぞれの端部を接続導体３で互い違いに接続することで、トロイダル状の無端ソレノイドが形成される。第１導体４と第２導体５の表面をレジストまたは絶縁性保護膜８で被覆する。
【００２１】
このようにして形成した薄膜インダクタの一方の主面にマイクロ電源ＩＣチップ（半導体チップ１１）を配置し、他方の主面に積層セラミックコンデンサアレイ１５を配置することで図２６の外枠の点線部分５０の超小型電力変換装置（ＤＣ−ＤＣコンバータ）が形成される。
このように、無端ソレノイドの薄膜インダクタとすることで、渦巻き状の薄膜コンダクタよりもインダクタンス値を大きくできるため、薄膜インダクタの小型化（小実装面積）を図ることができる。また、薄膜インダクタの直流抵抗を小さくできるために、電力変換装置の変換効率の向上と電力損失の低減を図ることができる。
【００２２】
尚、前記の半導体チップ１１に形成された集積回路（ＩＣ）の端子（パット電極上に形成したスタッドバンプ１２も含む：外部導出端子）は、フェライト基板１に形成された接続配線６、７と接続導体２および積層セラミックコンデンサアレイ１４の接続配線１５を経由して図示しない外部回路と接続する。
図４から図１０は、第１実施例の超小型電力変換装置の製造方法であり、工程順に示した、要部製造工程断面図である。尚、図４から図７は、平面型磁気誘導素子である薄膜インダクタの製造方法となる。
【００２３】
厚さ８００μｍ以下で２００μｍ以上のフェライト基板１を用意する。この厚さは、磁気特性との兼ね合いで決まり、薄くなり過ぎると磁気飽和が起こりやすくなり好ましくない。また、薄すぎると強度的にも好ましくない。一方、厚くなり過ぎると超小型電力変換装置の厚みが実用的でなくなる。そのため、前記の範囲をさらに狭めて、厚さ７００μｍ以下で４００μｍ以上とするとよい（図４）。
【００２４】
つぎに、このフェライト基板１に直径０．５ｍｍ程度の半導体チップ接続用貫通孔と、直径０．１５ｍｍ程度のコイル導体接続用貫通孔を形成する。この場合、孔あけはサンドブラストやレーザー加工で行う。そのとき、貫通孔をフェライト基板の上下から開けると、貫通孔の開口部面積を小さくできて、小型化に寄与できる。次に、スクリーン印刷により、この貫通孔を導電性ペースト（例えばＡｇペースト）で埋めて，焼結させて接続導体２、３とする。また、Ｃｕメッキで貫通孔の側壁を被覆して接続導体としてもよい。また、焼結前のグリーンシート状のフェライトシートに貫通孔を形成し、その貫通孔に導電ペーストを充填して一括焼結し接続導体としてもよい。尚、接続導体２は半導体チップ接続用貫通孔を充填して形成され、接続導体３はコイル導体接続用貫通孔を充填して形成される（図５）。
【００２５】
つぎに、このフェライト基板１の表面と裏面に表面側コイル導体である第１導体４と裏面側コイル導体である第２導体５をＣｕメッキなどで形成し、接続導体３を介して第１導体４の一端と第２導体５の一端の位置を合わせて接続し、両者の他端を互い違いにずらして第１導体４と第２導体５を接続導体３で接続して、トロイダル状の無端ソレノイドを形成する。また、半導体チップ１１や積層セラミックコンデンサアレイ１４と接続する接続配線６もＣｕメッキで形成する（図６）。
【００２６】
つぎに、第１導体４上と第２導体５上にレジスト（絶縁膜として使用）もしくは絶縁保護膜８をスクリーン印刷により埋め込み、堆積させる。この時、接続配線６は、マスクにより開口し、その上に電解メッキもしくは無電解メッキにより表面がＮｉ−Ａｕ層のＣｕメッキ層で接続配線７を形成する。このＮｉ−Ａｕメッキ層はスタッドバンプ１２と接続配線７との接合性を向上させるものである（図７）。
【００２７】
つぎに、半導体チップ１１のパッド電極上に形成したスタッドバンプ１２を介して、第１導体４と第２導体５の図示しないＩＣと接続するためのコイルの端子および接続配線６と半導体チップ１１とを接続し、その後、アンダーフィル１３（例えばエポキシ系接着剤）により半導体チップ１１とフェライト基板１とを固着させる（図８）。
【００２８】
つぎに、図８のＹ−Ｙ線に沿ってダイシングにより切断すことにより、半導体チップ１１と無端ソレノイドの薄膜インダクタとが一体となった構造が出来上がる（図９）。
尚、フェライト基板１上下に形成された第１導体４、第２導体５と接続する接続導体３、および接続配線６同士を接続する接続導体２を、第１導体４、第２導体５および接続配線６を形成するときのＣｕメッキで貫通孔内をメッキすることで同時に形成しても構わない。
【００２９】
さらに、複数のコンデンサと抵抗を一括形成した積層セラミック基板（厚さ０．５ｍｍ）をダイシングによりチップサイズに切り出して形成された積層セラミックコンデンサアレイ１４の表面実装用端子電極１５と、フェライト基板１に形成した接続配線７とを導電性接着剤で接続して超小型電力変換装置を形成する（図１０）。
【００３０】
このように、半導体素子を作り込んだ半導体チップと，薄膜技術により，形成する薄膜インダクタとを積み重ねて一つの構造体部品とし、この構造体部品と複数のコンデンサおよび抵抗部品を一括形成した積層型セラミックコンデンサアレイ基板を積み重ねて一つの構造体部品とすることで超小型電力変換装置を形成することができる。このとき、セラミックコンデンサアレイの積層数と素子配置を調整して、底面積を半導体チップもしくは薄膜インダクタの大きい方と同じ（電極端子形成分だけ大き目）にすることで、積層型セラミックコンデンサアレイ上に半導体チップおよび薄膜インダクタを無駄スペース無しに積み重ねる構造とできる。
【００３１】
尚、薄膜インダクタは、図７の段階で切断して単独部品として用いたり（例えば、超小型アンテナなど）、また、図９のように、半導体チップと一体として用たりすることもできる。
〔実施例２〕
図１１は、この発明の第２実施例の超小型電力変換装置の要部断面図である。
【００３２】
図１の第１実施例と異なるのは、レジストまたは絶縁性保護膜８ではなく、磁気を帯びた微粒子を含んだ樹脂（磁性体微粒子分散エポキシ樹脂１６）で第１導体４、第２導体５を被覆する点である。このように、磁性体微粒子分散エポキシ樹脂１６で被覆することで、磁束の外部への漏れを防止できて、直流抵抗の増大を抑制しながら、薄膜インダクタのインダクタンス値を高めることができる。その結果、薄膜インダクタの実装面積を一層縮小することができる。
【００３３】
図１２は、図１１の第２実施例の超小型電力変換装置の製造方法を示し、要部製造工程断面図である。図７の工程が異なるだけで、その他の工程は前記の製造工程と同じであるため説明を省略する。
図７に相当する工程で、第１導体４上と第２導体５上に磁性体微粒子分散エポキシ樹脂１６をスクリーン印刷により埋め込み，堆積させる。
〔実施例３〕
図１３、図１４、図１５は、この発明の第３実施例の超小型電力変換装置の要部構成図で、図１３は超小型電力変換装置の要部断面図、図１４（ａ）は半導体チップと表面側コイル導体の要部断面図、図１４（ｂ）は図１４（ａ）のＡ−Ａ面での要部平面図、図１５（ａ）は薄膜インダクタの主要部分の要部断面図、図１５（ｂ）は図１５（ａ）の上部からの透視した要部平面図である。図１４（ａ）は図１４（ｂ）のＸ−Ｘ線で切断した要部断面図であり、図１５（ａ）は図１５（ｂ）のＸ−Ｘ線で切断した要部断面図である。
【００３４】
図１、図２、図３との違いは、まず、フェライト基板１を用いずに、セラミック基板２０を用いる点である。セラミック基板２０上に第２導体５（裏面側コイル導体）を形成し、この第２導体５端部上に接続導体２２を形成し、第２導体５上に磁気を帯びた微粒子を含んだ樹脂（磁性体微粒子分散エポキシ樹脂２４）を形成する。
【００３５】
また、半導体チップ１１上（半導体チップ１１の下面）に形成した第１導体４（表面側コイル導体）を、磁性体微粒子分散エポキシ樹脂２４上へ配置し、この第１導体４上に形成したスタッドバンプ１２を介して、第２導体５に形成した接続導体２２と第１導体４とを接続してトロイダル状の無端ソレノイドである薄膜インダクタを形成する。この場合も前記した実施例と同様の効果が得られる。
【００３６】
尚、図中の３１は半導体チップ１１と無端ソレノイドの終端部の第１導体４との接続箇所であり、３２は半導体チップ１１に形成したパッド電極である。
図１６から図２２は、第３実施例の超小型電力変換装置の製造方法であり、工程順に示した、要部製造工程断面図である。尚、図１６から図２１は、平面型磁気誘導素子である薄膜インダクタの製造方法となる。
【００３７】
厚さ４００μｍ以下のセラミック基板２０を用意する。厚みについては、機械的強度があればよい（図１６）。
つぎに、このセラミック基板２０に直径０．５ｍｍの積層セラミックコンデンサアレー１４との接続用貫通孔を形成する。この場合、穴あけは、型成形または焼結前の穴あけ加工により、予め穴を有するセラミック基板２０を用いた。次に、スクリーン印刷により、この貫通孔を導電性ペースト（例えばＡｇペースト）で埋めた後、焼結させ接続導体２１とする。また、Ｃｕメッキで貫通孔の側壁を被覆して接続導体としてもよい（図１７）。
【００３８】
つぎに、セラミック基板２０上に裏面側コイル導体である第２導体５（下面コイル導体）を形成し、またセラミック基板２０上面に接続導体２１と接するように接続配線６を形成する（図１８）。
つぎに、第２導体５上を磁性体微粒子を分散攪拌させたエポキシ樹脂（磁性体微粒子分散エポキシ樹脂２４）でスクリーン印刷により埋め込み，堆積させる。この時、第２導体５の図示しない両端の端子部および接続配線６は、マスクにより開口する構造とする。この第２導体５の端子部の開口部にＣｕメッキで接続導体２２を形成し、その表面にＮｉ−Ａｕ層をメッキで形成する。また、接続配線６の開口部にも同様にＣｕメッキで接続配線２３を形成し、その表面にＮｉ−Ａｕ層をメッキで形成する。つぎに、メッキ法により、半導体チップ１１上に表面側コイル導体である第１導体４（上面コイル導体）と接続配線６を形成し、この第１導体４の両端上と接続配線６上にスタッドバンプ１２を形成する（図１９）。
【００３９】
つぎに、スタッドバンプ１２を介して、第２導体５上に形成した接続導体２２および接続配線７と接続し、アンダーフィル１３（例えばエポキシ系接着剤）により半導体チップ１１とセラミック基板２０を固着させる（図２０）。
つぎに、図２０のＹ−Ｙ線に沿ってダイシングにより切断すことにより、半導体チップ１１と無端ソレノイドの薄膜インダクタとが一体となった構造が出来上がる（図２１）。
【００４０】
さらに、複数のコンデンサと抵抗を一括形成した積層セラミック基板（厚さ０．５ｍｍ）をダイシングによりチップサイズに切り出して形成された積層セラミックコンデンサアレイ１４の表面実装用端子電極１５と、セラミック基板２０に形成した接続配線２１とを導電性接着剤で接続して超小型電力変換装置を形成する（図２２）。
【００４１】
尚、図２１の段階で、半導体チップと薄膜インダクタとが一体となった部品として用いることもできる。
前記した第１から第３実施例は薄膜インダクタがトロイダル状の無端ソレノイドであるが、これを非無端ソレノイド（通常のソレノイドであり、両端のある磁心にコイル導体を巻き付けた形状もの）で形成した場合について説明する。
〔実施例４〕
図２３、図２４、図２５は、この発明の第４実施例の超小型電力変換装置の要部構成図で、図２３は超小型電力変換装置の要部断面図、図２４（ａ）は半導体チップの要部断面図、図２４（ｂ）は図２４（ａ）のＡ−Ａ面での要部平面図、図２５（ａ）は薄膜インダクタの要部断面図、図２５（ｂ）は図２５（ａ）の上部から透視した要部平面図である。図２４（ａ）は図２４（ｂ）のＸ−Ｘ線で切断した要部断面図であり、図２５（ａ）は図２５（ｂ）のＸ−Ｘ線で切断した要部断面図である。
【００４２】
第１実施例との違いは、無端ソレノイドの代わりに非無端ソレノイドで形成した点である。
薄膜インダクタは、コイルをフェライト基板に巻きつけたソレノイド（棒状の磁心にコイルを巻き付けた形状もの）である。図２５（ｂ）に示すように、このコイルは、フェライト基板１の表面に、第１導体４ａをストレート状に形成し、裏面に第２導体５ａをストレート状に形成し、この第１導体４ａと第２導体５ａをフェライト基板１を貫通する接続導体３で接続する。第１導体４ａの一端と第２導体５ａの一端の位置を合わせ、他端をずらして形成し、それぞれの端部を互い違いに接続導体３で接続することで、非無端ソレノイドが形成される。第１、第２導体４ａ、５ａ上をレジストまたは絶縁性保護膜８で被覆する。
【００４３】
このようにして形成した薄膜インダクタの一方の主面にマイクロ電源ＩＣチップ（半導体チップ１１）を配置し、他方の主面に積層セラミックコンデンサアレイ１４を配置することで図２６の外枠の点線部分５０の超小型電力変換装置（ＤＣ−ＤＣコンバータ）が形成される。
このように非無端ソレノイドとすることで、第１実施例の無端ソレノイドより、コイル磁心の磁路断面積を増加させることができるため、磁気飽和が起こり難くなり、低直流抵抗としながら、大きな直流電流を流した場合でも比較的高いインダクタンスを保ことができる。
【００４４】
また、この実施例の超小型電力変換装置の製造工程は、図２から図８の製造工程と同じである。異なるのは、図６の工程で、穴付きのフェライト基板の表面と裏面にストレート状の第１、第２導体４ａ、５ａおよび接続配線６を形成して、磁心に始点と終点がある非無端ソレノイドとする点である。
また、前記のレジストまたは絶縁性保護膜８の代わりに第２実施例のように磁気を帯びた微粒子を含んだ樹脂（磁性体微粒子分散エポキシ樹脂１６）で第１、第２導体４ａ、５ａを被覆してもよい。
【００４５】
また、前記のフェライト基板１を用いずに、第３実施例のように、図１３のようにセラミック基板２０上に図２５の点線のような第２導体５ａを形成し、この第２導体５ａ端部上に接続導体３を形成し、第２導体５ａ上に、磁気を帯びた微粒子を含んだ樹脂（磁性体微粒子分散エポキシ樹脂２４）を形成する。また、半導体チップ１１上に図２５の実線で示すような第１導体４ａを形成し、この第１導体４ａにスタッドバンプ１２を形成して、このスタッドバンプ１２と第２導体５ａ上に形成した接続導体２２とを接続することで図２５に相当する非無端ソレノイドである薄膜インダクタを形成してもよい。
【００４６】
また、支持基板上に、前記した薄膜インダクタまたは半導体チップ搭載薄膜インダクタと、前記した積層セラミックコンデンサアレーなどとを併設してもよい。このように併設すると、超小型電力変換装置の実装面積は大きくなるが、厚みを減じることができる。
【００４７】
【発明の効果】
この発明によれば、薄膜インダクタをトロイダル状の無端ソレノイド構造とすることで、インダクタンス値を、渦巻き構造に比べて、３倍以上大きくできるため、コイル配線長を短縮できて直流抵抗を低減できる。また、薄膜インダクタの実装面積を低減できる。
【００４８】
直流抵抗の低減により、電力変換装置の変換効率の向上と電力損失の低減を図ることができる。
また、非無端ソレノイド構造とすることで、低直流抵抗で、無端ソレノイドよりさらにインダクタンス値を高めることができる。
そのため、一層の実装面積の低減と変換効率の向上と電力損失の低減を図ることができる。
【００４９】
また、この超小型電力変換装置１個（一個の部品）でＤＣ−ＤＣコンバータ回路が形成されており、また、表面実装部品と同様の端子電極構造となっているため、応用機器の回路において部品の実装が容易となる。
この薄膜インダクタと積層セラミックコンデンサアレイを用いることで、個別部品で構成した従来の電力変換装置（ＤＣ−ＤＣコンバータ）と比べて、実装面積をほぼ１／２以下に削減できる。
【図面の簡単な説明】
【図１】この発明の第１実施例の超小型電力変換装置の要部断面図
【図２】この発明の第１実施例の超小型電力変換装置を構成する半導体チップであり、（ａ）は要部断面図、（ｂ）は（ａ）のＡ−Ａ面での要部平面図
【図３】この発明の第１実施例の超小型電力変換装置を構成する薄膜インダクタであり、（ａ）は要部断面図、（ｂ）は（ａ）の上部から透視した要部平面図
【図４】第１実施例の超小型電力変換装置の要部製造工程断面図
【図５】図４に続く、第１実施例の超小型電力変換装置の要部製造工程断面図
【図６】図５に続く、第１実施例の超小型電力変換装置の要部製造工程断面図
【図７】図６に続く、第１実施例の超小型電力変換装置の要部製造工程断面図
【図８】図７に続く、第１実施例の超小型電力変換装置の要部製造工程断面図
【図９】図８に続く、第１実施例の超小型電力変換装置の要部製造工程断面図
【図１０】図９に続く、第１実施例の超小型電力変換装置の要部製造工程断面図
【図１１】この発明の第２実施例の超小型電力変換装置の要部断面図
【図１２】第２実施例の超小型電力変換装置の要部製造工程断面図
【図１３】この発明の第３実施例の超小型電力変換装置の要部断面図
【図１４】この発明の第３実施例の超小型電力変換装置を構成する半導体チップと表面側コイル導体であり、（ａ）は要部断面図、（ｂ）は（ａ）のＡ−Ａ面での要部平面図
【図１５】この発明の第３実施例の超小型電力変換装置を構成する薄膜インダクタの主要部分であり、（ａ）は要部断面図、（ｂ）は（ａ）の上部から透視した要部平面図
【図１６】第３実施例の超小型電力変換装置の要部製造工程断面図
【図１７】図１６に続く、第３実施例の超小型電力変換装置の要部製造工程断面図
【図１８】図１７に続く、第３実施例の超小型電力変換装置の要部製造工程断面図
【図１９】図１８に続く、第３実施例の超小型電力変換装置の要部製造工程断面図
【図２０】図１９に続く、第３実施例の超小型電力変換装置の要部製造工程断面図
【図２１】図２０に続く、第３実施例の超小型電力変換装置の要部製造工程断面図
【図２２】図２１に続く、第３実施例の超小型電力変換装置の要部製造工程断面図
【図２３】この発明の第４実施例の超小型電力変換装置の要部断面図
【図２４】この発明の第４実施例の超小型電力変換装置を構成する半導体チップであり、（ａ）は要部断面図、（ｂ）は（ａ）のＡ−Ａ面での要部平面図
【図２５】この発明の第４実施例の超小型電力変換装置を構成する薄膜インダクタであり、（ａ）は要部断面図、（ｂ）は（ａ）の上部から透視した要部平面図
【図２６】ＤＣ−ＤＣコンバータの回路構成図
【符号の説明】
１ フェライト基板
２、４、２２ 接続導体
４、４ａ 第１導体
５、５ａ 第２導体
６、７、１５、２１、２３ 接続配線
８ レジストまたは絶縁保護膜
１１ 半導体チップ
１２ スタッドバンプ
１３ アンダーフィル
１４ 積層セラミックコンデンサアレイ
１６、２４ 磁性体微粒子分散エポキシ樹脂
２０ セラミック基板
３１ 接続箇所
３２ パッド電極
５０ 外枠の点線部分（ＤＣ−ＤＣコンバータ回路）
Claims (16)
- 半導体集積回路の形成された半導体基板と、薄膜磁気誘導素子と、コンデンサとを有する超小型電力変換装置において、
磁性絶縁基板と、該磁性絶縁基板の第１主面に形成された第１導体と前記磁性絶縁基板の第２主面に形成された第２導体と前記磁性絶縁基板を貫通する貫通孔に形成された接続導体とをそれぞれ接続してなるコイル導体と、からなる薄膜磁気誘導素子を有し、前記半導体基板と前記薄膜磁気誘導素子とをバンプ電極を介して接続することを特徴とする超小型電力変換装置。 - 前記薄膜磁気誘導素子の前記バンプ電極と接続する部分が表面がＮｉ−Ａｕで覆われたＣｕ層により形成されていることを特徴とする請求項１に記載の超小型電力変換装置。
- 半導体集積回路の形成された半導体基板と、薄膜磁気誘導素子と、コンデンサとを有する超小型電力変換装置において、
磁性絶縁基板と、該磁性絶縁基板の第１主面に形成された第１導体と前記磁性絶縁基板の第２主面に形成された第２導体と前記磁性絶縁基板を貫通する貫通孔に形成された接続導体とをそれぞれ接続してなるコイル導体と、前記磁性絶縁基板の第１主面に形成されかつ少なくともそのうちのいくつかは前記第１導体とは接していない複数の第１接続配線および前記磁性絶縁基板の第２主面に形成されかつ少なくともそのうちのいくつかは前記第２導体とは接していない前記第１接続配線と同数の第２接続配線とを接続導体により接続してなる接続端子と、からなる薄膜磁気誘導素子を有することを特徴とする超小型電力変換装置。 - 前記第１接続配線および前記第２接続配線が表面がＮｉ−Ａｕで覆われたＣｕ層により形成されていることを特徴とする請求項３に記載の超小型電力変換装置。
- 半導体集積回路の形成された半導体基板と、薄膜磁気誘導素子と、コンデンサとを有する超小型電力変換装置において、
前記半導体基板上に形成された第１導体と絶縁支持基板上に形成された第２導体と前記第１、第２導体をそれぞれ接続する接続導体とで構成されるコイル導体と、該コイル導体自体を被覆し該コイル導体内部を充填する磁性絶縁体と、からなる薄膜磁気誘導素子を有することを特徴とする超小型電力変換装置。 - 前記磁性絶縁基板が、フェライト基板であることを特徴とする請求項１ないし４のいずれかに記載の超小型電力変換装置。
- 前記コイル導体表面を絶縁膜もしくは磁性を有する微粒子を分散させた樹脂で被覆することを特徴とする請求項１ないし４のいずれかに記載の超小型電力変換装置。
- 前記磁性絶縁体が、磁性を有する微粒子を分散させた樹脂であることを特徴とする請求項５に記載の超小型電力変換装置。
- 前記薄膜磁気誘導素子が、無端ソレノイドもしくは非無端ソレノイドのいずれかで構成されること特徴とする請求項１ないし５のいずれかに記載の超小型電力変換装置。
- 前記半導体基板面に形成した前記第１導体上にバンプ電極を形成し、前記絶縁支持基板上に形成した第２導体上に接続導体を形成し、該接続導体と前記バンプ電極とを接続することを特徴とする請求項５に記載の超小型電力変換装置。
- 前記絶縁支持基板が、セラミック基板であることを特徴とする請求項５に記載の超小型電力変換装置。
- 前記コンデンサが、積層セラミックコンデンサアレイ基板であることを特徴とする請求項１ないし５のいずれかに記載の超小型電力変換装置。
- 前記積層セラミックコンデンサアレイ基板と、前記薄膜磁気誘導素子と、前記半導体基板とをそれぞれ積層して接続することを特徴とする請求項１２に記載の超小型電力変換装置。
- 磁性絶縁基板に複数の貫通孔を形成する工程と、該貫通孔に導電性材料を充填して複数の接続導体を形成する工程と、前記磁性絶縁基板の表面と裏面に表面側コイル導体となる複数の第１導体および少なくともそのうちのいくつかは前記第１導体とは接していない複数の第１接続配線並びに裏面側コイル導体となる複数の第２導体および少なくともそのうちのいくつかは前記第２導体とは接していない前記第１接続配線と同数の第２接続配線をそれぞれ形成する工程と、一つの第１導体の一端と一つの第２導体の一端の位置を合わせて一つの接続導体と接続し、他端をずらし、該他端が無端ソレノイドもしくは非無端ソレノイドの終端となるものを除き、前記一つの第１導体の他端を前記一つの第２導体とは別の第２導体の一端と位置を合わせて前記一つの接続導体とは別の接続導体で接続し、前記一つの第２導体の他端を前記一つの第１導体とは別の第１導体の一端と位置を合わせて前記接続導体とは別の接続導体により接続して、無端ソレノイドもしくは非無端ソレノイドを形成するとともに、前記第１接続配線を前記第２接続配線と位置を合わせて接続導体により接続して接続端子を形成する工程と、第１、第２導体表面を絶縁膜もしくは磁性を有する微粒子を分散させた樹脂で被覆する工程とを含むことを特徴とする超小型電力変換装置の製造方法。
- 絶縁基板上に裏面側コイル導体となる第２導体を形成する工程と、該第２導体の端部上に接続導体を形成する工程と、該第２導体表面を磁性を有する微粒子を分散させた樹脂で被覆する工程と、表面側コイル導体となる第１導体を半導体チップ面に形成し、該第１導体の両端上に突起導体を形成する工程と、該突起導体と前記接続導体とを固着させて無端ソレノイドもしくは非無端ソレノイドを形成する工程とを含むことを特徴とする超小型電力変換装置の製造方法。
- 半導体集積回路の形成された半導体基板と、薄膜磁気誘導素子と、コンデンサとを有する超小型電力変換装置において、
半導体基板と薄膜磁性誘素子を形成する磁性絶縁基板とが積層一体化され、半導体基板に形成された集積回路の外部導出端子が、少なくとも磁気絶縁基板に形成された接続端子を経由して外部回路と接続することを特徴とする超小型電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002224578A JP3649214B2 (ja) | 2002-08-01 | 2002-08-01 | 超小型電力変換装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002224578A JP3649214B2 (ja) | 2002-08-01 | 2002-08-01 | 超小型電力変換装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004072815A JP2004072815A (ja) | 2004-03-04 |
| JP3649214B2 true JP3649214B2 (ja) | 2005-05-18 |
Family
ID=32012501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002224578A Expired - Lifetime JP3649214B2 (ja) | 2002-08-01 | 2002-08-01 | 超小型電力変換装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3649214B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4609152B2 (ja) | 2005-03-30 | 2011-01-12 | 富士電機システムズ株式会社 | 超小型電力変換装置 |
| JP2007318954A (ja) * | 2006-05-29 | 2007-12-06 | Fuji Electric Device Technology Co Ltd | 超小型ｄｃ−ｄｃコンバータモジュール |
| JP4821452B2 (ja) * | 2006-06-20 | 2011-11-24 | 富士電機株式会社 | 超小型電力変換装置およびその製造方法 |
| JP2008017540A (ja) * | 2006-07-03 | 2008-01-24 | Fuji Electric Holdings Co Ltd | 超小型電力変換装置 |
| US7649746B2 (en) | 2007-02-02 | 2010-01-19 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device with inductor |
| JP2008251901A (ja) | 2007-03-30 | 2008-10-16 | Fuji Electric Device Technology Co Ltd | 複合半導体装置 |
| JP5194625B2 (ja) | 2007-08-06 | 2013-05-08 | 富士電機株式会社 | マイクロ電源モジュール |
| JP5088073B2 (ja) * | 2007-09-28 | 2012-12-05 | 富士電機株式会社 | Ｄｃ−ｄｃコンバータ |
| JP5194749B2 (ja) * | 2007-12-05 | 2013-05-08 | 富士電機株式会社 | 超小型電力変換装置 |
| CN102412702B (zh) * | 2008-01-07 | 2014-10-22 | 台达电子工业股份有限公司 | 负载点组件 |
| JP2010028017A (ja) * | 2008-07-24 | 2010-02-04 | Fuji Electric Device Technology Co Ltd | 薄型インダクタおよびその製造方法と、この薄型インダクタを用いた超小型電力変換装置 |
| US8237269B2 (en) * | 2008-08-01 | 2012-08-07 | Qualcomm Incorporated | High Q transformer disposed at least partly in a non-semiconductor substrate |
| JP6115696B1 (ja) * | 2015-07-27 | 2017-04-19 | 株式会社村田製作所 | スピーカーモジュール及び電子機器 |
| CN114242421B (zh) * | 2021-12-28 | 2023-07-21 | 横店集团东磁股份有限公司 | 一种薄膜电感及制作方法 |
-
2002
- 2002-08-01 JP JP2002224578A patent/JP3649214B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004072815A (ja) | 2004-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6930584B2 (en) | Microminiature power converter | |
| US7646610B2 (en) | DC-DC converter | |
| JP5549600B2 (ja) | 平板状コイル付きモジュールの製造方法及び平板状コイル付きモジュール | |
| US8217748B2 (en) | Compact inductive power electronics package | |
| JP3649214B2 (ja) | 超小型電力変換装置およびその製造方法 | |
| US8018311B2 (en) | Microminiature power converter | |
| JP2002233140A (ja) | 超小型電力変換装置 | |
| JP4835414B2 (ja) | 超小型電力変換装置 | |
| JP4883392B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2009246159A (ja) | 多出力磁気誘導素子およびそれを備えた多出力超小型電力変換装置 | |
| JP2004343976A (ja) | 多出力超小型電力変換装置 | |
| JP6365696B2 (ja) | モジュール | |
| US10790792B2 (en) | LC composite device, processor, and method for manufacturing LC composite device | |
| JP3661380B2 (ja) | 平面型インダクタ | |
| JP4573498B2 (ja) | 超小型電力変換装置 | |
| JP2005340754A (ja) | 超小型電力変換装置 | |
| JP5429649B2 (ja) | インダクタ内蔵部品及びこれを用いたｄｃ−ｄｃコンバータ | |
| JP2004152980A (ja) | 薄膜磁気誘導素子とそれを用いた超小型電力変換装置 | |
| JP2004111552A (ja) | 平面磁気素子およびその製造方法と小型電源モジュール | |
| JP2002222712A (ja) | Ｌｃ複合素子 | |
| JP2006042538A (ja) | 超小型電力変換装置及び磁気デバイス | |
| JP2004296816A (ja) | 磁気誘導素子およびそれを用いた超小型電力変換装置 | |
| JP2022165802A (ja) | パッケージ基板 | |
| JP2005183500A (ja) | 超小型電力変換装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050207 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3649214 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |