JP4609152B2 - 超小型電力変換装置 - Google Patents

超小型電力変換装置 Download PDF

Info

Publication number
JP4609152B2
JP4609152B2 JP2005097212A JP2005097212A JP4609152B2 JP 4609152 B2 JP4609152 B2 JP 4609152B2 JP 2005097212 A JP2005097212 A JP 2005097212A JP 2005097212 A JP2005097212 A JP 2005097212A JP 4609152 B2 JP4609152 B2 JP 4609152B2
Authority
JP
Japan
Prior art keywords
terminal
coil
magnetic flux
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005097212A
Other languages
English (en)
Other versions
JP2006280127A (ja
Inventor
春彦 西尾
靖 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2005097212A priority Critical patent/JP4609152B2/ja
Priority to US11/339,550 priority patent/US7268659B2/en
Priority to CN2006100595506A priority patent/CN1841901B/zh
Publication of JP2006280127A publication Critical patent/JP2006280127A/ja
Application granted granted Critical
Publication of JP4609152B2 publication Critical patent/JP4609152B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19015—Structure including thin film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

この発明は、半導体集積回路（以下ＩＣと記す）と、コイルやコンデンサ、抵抗などの受動部品で構成されるＤＣ−ＤＣコンバータなどの超小型電力変換装置に関する。
近年、電子情報機器、特に携帯型の各種電子情報機器の普及が著しい。それらの電子情報機器は、電池を電源とするものが多く、ＤＣ−ＤＣコンバータなどの電力変換装置を内蔵している。通常その電力変換装置は、スイッチング素子、制御用ＩＣなどの能動素子と、コイル、トランス、整流素子、コンデンサ、抵抗などの受動素子の各個別部品をセラミック基板やプラスチック等のプリント基板などの上にハイブリッド型のモジュールとして構成されている。
図４は、ＤＣ−ＤＣコンバータの構成図である。図中の外枠の点線部分がプリント基板６１上のＤＣ−ＤＣコンバータの回路である。
ＤＣ−ＤＣコンバータは、入力コンデンサＣｉ、出力コンデンサＣｏ、薄膜磁気誘導素子Ｌ（薄膜インダクタ）、制御回路６４、ＭＯＳＦＥＴ６６およびＭＯＳＦＥＴ６６を駆動するドライバー６５などで構成される。制御回路６４、ＭＯＳＦＥＴ６６およびＭＯＳＦＥＴ６６を駆動するドライバー回路６５で構成される電源用ＩＣは半導体基板６３に形成され、薄膜磁気誘導素子Ｌはフェライト基板６２に形成され、半導体基板６３とフェライト基板６２は図示しないスタッドバンブで固着され、入力コンデンサＣｉ、出力コンデンサＣｏおよびフェライト基板６２はプリント基板６１に搭載される。
直流の入力電圧Ｖｉを入力し、ドライバー６５からの信号でＭＯＳＦＥＴ６６をスイッチングさせて、直流の所定の出力電圧Ｖｏを出力する。薄膜磁気誘導素子Ｌと出力コンデンサＣｏは直流電圧を出力するためのフィルタ回路である。
図５は、図４の回路の詳細な回路図である。制御回路６４は低電源電圧時にＤＣ−ＤＣコンバータの動作を停止させるＵＶＬＯ回路７１、ＰＷＭコンパレータ７４に三角波もじくは鋸波を伝送する発振回路７２（ＯＳＣ回路）、ドライバ回路６５へ信号を伝送するＰＷＭコンパレータ回路７４、基準電圧回路７３（Ｖｒｅｆ回路）、過電圧などの時に動作を停止させるＴｉｍｅｒＬａｔｃｈ回路７５、一定の出力電圧を維持させるための誤差増幅回路７６（ＥｒｒＡｍｐ回路）および位相補償用のＣｐｃ、Ｒｐｃで構成されるＣＲ回路および出力電圧をフィードバックするＲＦＢ０とＲＦＢ１で構成される抵抗回路およびレベルシフトや回路遮断を含むロジック回路７７（Ｌｅｖｅｌ ｓｈｉｆｔ ａｎｄ Ｅｎａｂｌｅ Ｃｏｎｔｒｏｌ回路）などから成り立っている。
この制御回路６４のＰＷＭコンパレータ７４からの信号をドライバ回路６５で受け、ドライバ回路６５からの信号でＭＯＳＦＥＴ６６をオン・オフさせて、その出力信号をＯＵＴ端子から出力する。
このＤＣ−ＤＣコンバータはプリント基板６１に搭載される。図５において、プリント基板６１からの信号を受ける各端子の内、デジタル信号用端子として、ロジック回路７７への入力端子（ＣＥ端子）とロジック回路７７からの出力信号を出力するＡＬ端子があり、アナログ信号用端子として、制御用電源端子であるＶＤＤ端子、制御信号用グランド端子であるＣＧＮＤ端子、誤差増幅回路７６の入出力用端子であるＦＢ端子およびＩＮ端子、パワー用グランド端子であるＰＧＮＤ端子、ＯＵＴ端子、パワー用電源端子であるＰＶＤＤ端子がある（図では端子という文字は省略されている）。これらの端子はフェライト基板６２の周辺部に配置され、プリント基板６１からの信号はフェライト基板６２に形成された端子を経由して半導体基板６３に形成された制御回路６４へ伝送される。
前記した携帯用を含めた各種電子情報機器の小型軽量化の要望に伴い、内蔵される電力変換装置の小型化の要求も強い。ハイブリッド型電源モジュールの小型化は、ＭＣＭ（マルチチップモジュール）技術や、積層セラミック部品等の技術により進歩してきている。しかしながら、個別の部品を同一基板上に並べて実装するため、電源モジュールの実装面積の縮小化が制限されている。特にインダクタやトランス等の磁気誘導部品は、集積回路と比べると体積が非常に大きいために、電子機器の小型化を図る上で最大の制約となっている。
近年、磁気誘導部品の小型化の要求に応えて、半導体基板上に平面型の半導体基板とほぼ孔時大きさの薄膜磁気誘導部品（ソレノイドコイル）を搭載した例が報告されている（特許文献１，２参照）。これにより、磁気誘導素子の薄型化とその実装面積を削減した。つぎに特許文献１に記載の薄膜磁気誘導素子（ソレノイドコイル）について説明する。
図６は、薄膜磁気誘導素子の要部平面図である。薄膜磁気誘導素子は、フェライト基板６２と、フェライト基板６２に形成されたソレノイドコイルを構成するコイル導体３、４、５と、コイル導体４と接続する第１ＯＵＴ端子（端子２１）および第２ＯＵＴ端子（端子２２）と、このフェライト基板６２の周囲に形成された端子５１から６０で構成される。端子５１から端子６０の各端子は、ＶＤＤ端子（端子５７）、ＣＧＮＤ端子（端子５８）、ＦＢ端子（端子５４）、ＩＮ端子（端子５５）、ＰＧＮＤ端子（端子５６）、ＰＶＤＤ端子（端子６０）、ＰＧＮＤ端子（端子５３）、ＣＥ端子（端子５２）およびＡＬ端子（端子５１）にランダムに割り当てられ、プリント基板６１と半導体基板６３に形成された制御回路６４との信号のやり取りがこれらの端子を経由して行われる。。
また、特許文献２には、この薄膜磁気誘導素子をトロイダル状のソレノイドコイルで形成し実装面積を小さくして電力変換効率を向上させた例が報告されている。
特開２００４−２７４００４号公報 第１図 特開２００４−７２８１５号公報 第３図
図６の薄膜磁気誘導素子のフェライト基板中の平面的な磁束密度分布をシミュレーションした。シミュレーションの条件はフェライト基板の大きさは３．５ｍｍ□、フェライト基板６２の厚みは５２５μｍで、コイルに流した電流Ｉは３００ｍＡである。
シミュレーションで得られた磁束密度分布は図示しないが、図７に磁束密度が大きい箇所と小さい箇所を示した。コイルの長手方向（Ｘ方向）のＡ部の磁束密度が大きく、これと垂直方向（Ｙ方向）のＢ部の磁束密度が小さいことがシミュレーションの結果判明した。これはＸ方向ではコイルの内側を通ってコイルの外側のフェライト基板６２に流れる磁束に、隣接する接続導体３の隙間から磁束がコイルの外側のフェライト基板６２に流れ出す成分が加わるためと推察される。
この磁束と交叉した端子２１、２２、５１〜６０には相互インダクタンスにより電圧が誘起され、その誘起した電圧が信号にノイズとして重畳するため、磁束密度が大きい箇所（Ａ部）にある端子２１、２２、５７〜６０には大きなノイズが乗り、回路を誤動作させてしまう。特に、アナログ信号にこのノイズが重畳されるとデジタル信号に重畳した場合と比べて回路の誤動作を引き起こす割合が高い。特に、前記のＶＤＤ端子、ＣＧＮＤ端子、ＩＮ端子にノイズが重畳されると回路の誤動作を引き起こす割合が高くなる。
従来の薄膜磁気誘導素子では、ＶＤＤ端子、ＣＧＮＤ端子、制御入力信号などのアナログ信号を入力するＩＮ端子およびデジタル信号を入出力するＣＧ端子やＡＬ端子などの配置はフェライト基板６２の外周部でランダムになっていたため、磁束密度の高い箇所（Ａ部）にノイズの影響を受けやすいＶＤＤ端子、ＣＧＮＤ端子およびＩＮ端子などが割当られることで、ノイズによる回路の誤動作を発生させていた。ここでは、磁束密度の高い端子５７、５８にＶＤＤ端子、ＣＧＮＤ端子が割り当てられ、ノイズによる回路の誤動作を発生させていた。特に、フェライト基板６２が小さい場合や、コイルに流す電流が大きい場合に磁束密度が大きくなり、回路の誤動作を発生させていた。
この発明の目的は、前記の課題を解決して、回路の誤動作が生じ難い超小型電力変換装置を提供することにある。
前記の目的を達成するために、磁性絶縁基板と、該磁性絶縁基板の中央部に形成されるソレノイド状のコイルと、前記磁性絶縁基板の周辺部にそれぞれ複数形成される第１端子および第２端子と、前記第１端子および前記第２端子と接続する回路が形成される半導体基板と、受動部品とで構成される超小型電力変換装置において、前記コイルの断面に垂直な方向をＸ方向とし、該Ｘ方向に垂直な方向をＹ方向とし、コイルに通電することで発生する磁束の密度が小さいＹ方向に、該磁束による誘起電圧の影響を受けて回路の誤動作を発生させ易い信号が入出力する前記第１端子と、コイルに通電することで発生した磁束の密度が大きいＸ方向に、該磁束による誘起電圧の影響を受けても回路の誤動作を発生させにくい信号が入出力する前記第２端子を配置する構成とする。
また、前記磁性絶縁基板がフェライト基板であるとよい。
また、前記第１端子を介して入出力する信号の電圧が、回路の誤動作を発生させやすい少なくとも制御回路電源電圧、制御回路電源のグランド電圧および制御回路へのアナログ入出力信号の電圧であるとよい。
また、前記第２端子を介して入出力する信号の電圧が、回路の誤動作を発生しにくいデジタル信号の電圧であるとよい。
また、磁性絶縁基板と、該磁性絶縁基板の中央部に形成されるソレノイド状のコイルと、前記磁性絶縁基板の周辺部にそれぞれ複数形成される第３端子および第４端子と、前記第３端子および前記第４端子と接続する回路が形成される半導体基板と、受動部品が搭載され、前記磁性絶縁基板に形成された前記第３端子および前記第４端子と接続するプリント基板とで構成される超小型電力変換装置において、前記コイルの断面に垂直な方向をＸ方向とし、該Ｘ方向に垂直な方向をＹ方向とし、コイルに通電することで発生する磁束の密度が小さいＹ方向に、端子から半導体基板方向に見たインピーダンスが端子からプリント基板方向に見たインピーダンスより高い前記第３端子を配置し、コイルに通電することで発生した磁束の密度が大きいＸ方向に、端子から半導体基板方向に見たインピーダンスが端子からプリント基板方向に見たインピーダンスより低い前記第４端子を配置する構成とする。
この発明によれば、磁束密度を小さくできるＹ方向に、端子を配置することで、回路の誤動作を防止することができる。
また、磁束密度を小さくできるＹ方向に、誘起電圧の影響を受け易い信号が入出力する端子を配置し、一方、磁束密度が大きいＸ方向に、誘起電圧の影響を受け難い信号が入出力する端子を配置することで、回路の誤動作を防止することができる。
この発明の実施の形態は以下の実施例で説明する。
図１は、この発明の第１実施例の超小型電力変換装置を構成する薄膜磁気誘導素子の要部平面図である。ここでは、ソレノイド状のコイルの断面に垂直な方向（コイルの軸方向）をＸ方向とし、これと垂直な方向をＹ方向とする。また、前記の図６と同じ部位には同一の符号を付した。
薄膜磁気誘導素子は、フェライト基板１と、フェライト基板１に形成されたコイルを形成する接続導体３、コイル導体４、５およびフェライト基板１の外周部に形成される端子２１〜３２で構成される。端子２３〜３２はすべて磁束密度の小さなＹ方向に配置する。 コイル導体４と接続する第１ＯＵＴ端子および第２ＯＵＴ端子は磁束の影響を受けにくいので、磁束密度が大きくなる端子２１、２２に割り当てて、ＶＤＤ端子、ＣＧＮＤ端子、ＦＢ端子、ＩＮ端子、ＰＧＮＤ端子、ＰＶＤＤ端子、ＣＥ端子およびＡＬ端子を磁束密度が小さい端子２４〜２６および端子２８〜３２に割り当てる。
このように、第１ＯＵＴ端子と第２ＯＵＴ端子をＸ方向に配置し、それ以外の端子を全てＹ方向に配置することで、磁束で誘起される電圧（誘起電圧：ノイズ）によって発生する回路の誤動作を防止することができる。
つまり、磁束による誘起電圧を小さくできるＹ方向に、コイル端子（第１ＯＵＴ端子、第２ＯＵＴ端子）以外の全て端子を配置することで回路の誤動作が発生しにくくなる。
勿論、Ｙ方向にスペースの余裕があれば、コイル端子（第１ＯＵＴ端子と第２ＯＵＴ端子）をＹ方向に配置しても構わない。
図２は、この発明の第２実施例の超小型電力変換装置を構成する薄膜磁気誘導素子の要部平面図である。ここでは、ソレノイド状のコイルの軸方向をＸ方向とし、これと垂直な方向をＹ方向ととする。また、前記の図６と同じ部位には同一の符号を付した。
薄膜磁気誘導素子は、図１と同様に、フェライト基板２と、フェライト基板２に形成されたコイルを形成する接続導体３、コイル導体４、５およびフェライト基板２の外周部に形成される端子２１、２２、４１〜５０で構成される。端子４１〜４６は磁束密度の小さなＹ方向に配置し、端子２１、２２、４７〜５０は磁束密度の大きいＸ方向に配置する。 磁束の影響を受け易いＶＤＤ端子、ＣＧＮＤ端子およびＩＮ端子を磁束密度の小さな端子４１〜４３に割り当てる。磁束の影響を受けにくい第１ＯＵＴ端子および第２ＯＵＴ端子を端子２１、２２に割り当てる。磁束の影響を受けにくいＣＥ端子、ＡＬ端子を端子４７、４８に割り当てる。また、ここでは、磁束の影響を受けにくいＰＶＤＤ端子、ＰＧＮＤ端子およびＦＢ端子も磁束密度の小さな端子４４〜４６に割り当てる。勿論、磁束密度の大きな端子４９、５０に割り当てても構わない。
このように磁束の影響を受けやすいＶＤＤ端子、ＣＧＮＤ端子およびＩＮ端子をＹ方向に配置することで、磁束で誘起される電圧（ノイズ）による回路誤動作を防止することができる。
つまり、ノイズの影響を強く受けやすい信号が入出力するＶＤＤ端子、ＣＧＮＤ端子、ＩＮ端子およびＦＢ端子を少なくともＹ方向に配置し、ノイズの影響を受け難い信号が入出力するＣＥ端子とＡＬ端子を少なくともＸ方向に配置し、その他の端子をＸ方向とＹ方向に混在して配置しても構わない。ここでは、ノイズの影響を強く受け易い信号とは、例えば、制御回路用電源電圧（電源電圧信号）と制御回路用電源のＧＮＤ電位（グランド電位信号）および制御回路を構成する誤差増幅回路（ＥｒｒＡｍｐ回路）の入出力信号であるアナログ信号のことであり、ノイズの影響を受け難い信号とは、例えば、ＣＥ端子、ＡＬ端子に入出力されるデジタル信号、ＰＶＤＤ端子に入力される主回路電源電圧およびＰＧＮＤ端子に入力される主回路電源のグランド電位などである。
つまり、磁束密度を小さくできるＹ方向に、誘起電圧の影響を受け易い信号が入出力する端子を配置し、一方、磁束密度が大きいＸ方向に、誘起電圧の影響を受け難い信号が入出力する端子を配置することで、ノイズによる回路の誤動作を防止することができる。勿論、磁束密度が小さいＹ方向に、誘起電圧の影響を受け難い信号が入出力する端子を配置しても構わない。
図３は、この発明の第３実施例の超小型電力変換装置の要部断面図である。薄膜磁気誘導素子Ｌ（フェライト基板１を含む）の上方の面には、フェライト基板１の上面に形成した端子Ｂ（例えば、図１の端子２１〜３２）と図４、図５の半導体基板６３に形成した端子Ａが固着し、薄膜磁気誘導素子Ｌの下方の面には、フェライト基板１の下面に形成した端子Ｂ（例えば、図１の端子２１〜３２）とプリント基板６１に形成した端子Ｃと接続する。図１の端子２１〜３２はフェライト基板１の表面側と裏面側に形成され、表面側と裏面側の端子（ここでは同一番号で表している）はそれぞれがフェライト基板１を貫通する接続導体で電気的に接続している。
半導体基板６３に形成した端子Ａは半導体基板６３に形成した制御回路６４などと接続し、プリント基板６１に形成した端子Ｃは、プリント基板６１に搭載されるコンデンサ（例えば、ＣPCなど）や抵抗（例えば、ＲFBO,ＲFB1 など）などと接続する。
フェライト基板１の端子Ｂから半導体基板６３の方向Ｓに見たインピーダンスＺ１が、その端子Ｂからプリント基板６１の方向Ｐに見たインピーダンスＺ２より高い場合、その端子Ｂ（例えば、ＶＤＤ端子やＦＢ端子など）をフェライト基板１のＹ方向に配置し、フェライト基板１の端子Ｂから半導体基板６３の方向Ｓに見たインピーダンスＺ１が、その端子Ｂからプリント基板６３の方向Ｐに見たインピーダンスＺ２より低い場合、その端子Ｂをフェライト基板１のＸ方向に配置することで、ノイズによる回路の誤動作を防止することができる。
これは、能動素子の入力が受動素子よりもノイズの影響を受けやすいためである。一般的に能動素子の入力インピーダンスは高く、能動素子は全て半導体基板６３に含まれているため、半導体基板の端子のうち入力インピーダンスが高いものをＹ方向に配置するのは、ノイズ対策として有効である。特に、誤差増幅回路７６の入力端子ＩＮや誤差増幅回路７６の出力端子から入力端子へのフィードバック信号のための端子ＦＢについては、その効果が大きい。なお、端子Ｂかざみた方向ＳのインピーダンスＺ１が方向ＰのインピーダンスＺ２より低い場合、当該端子Ｂは能動素子の入力ではないと見なすことができる。
この発明の第１実施例の超小型電力変換装置を構成する薄膜磁気誘導素子の要部平面図 この発明の第２実施例の超小型電力変換装置を構成する薄膜磁気誘導素子の要部平面図 この発明の第３実施例の超小型電力変換装置の要部断面図 ＤＣ−ＤＣコンバータの構成図 図４の回路の詳細な回路図 薄膜磁気誘導素子の要部平面図 フェライト基板で磁束密度が大きくなる箇所と小さくなる箇所を示した図
符号の説明
１、２ フェライト基板
３ 接続導体
４ コイル導体（第１主面）
５ コイル導体（第２主面）
６１ プリント基板
６３ 半導体基板
２１〜３２、４１〜５０ 端子
Ａ、Ｂ、Ｃ 端子
Ｚ１、Ｚ２ インピーダンス

Claims (5)

  1. 磁性絶縁基板と、該磁性絶縁基板の中央部に形成されるソレノイド状のコイルと、前記磁性絶縁基板の周辺部にそれぞれ複数形成される第１端子および第２端子と、前記第１端子および前記第２端子と接続する回路が形成される半導体基板と、受動部品とで構成される超小型電力変換装置において、
    前記コイルの断面に垂直な方向をＸ方向とし、該Ｘ方向に垂直な方向をＹ方向とし、コイルに通電することで発生する磁束の密度が小さいＹ方向に、該磁束による誘起電圧の影響を受けて回路の誤動作を発生させ易い信号が入出力する前記第１端子と、コイルに通電することで発生した磁束の密度が大きいＸ方向に、該磁束による誘起電圧の影響を受けても回路の誤動作を発生させにくい信号が入出力する前記第２端子を配置することを特徴することを特徴とする超小型電力変換装置。
  2. 前記磁性絶縁基板がフェライト基板であることを特徴とする請求項１に記載の超小型電力変換装置。
  3. 前記第１端子を介して入出力する信号の電圧が、回路の誤動作を発生させやすい少なくとも制御回路電源電圧、制御回路電源のグランド電圧および制御回路へのアナログ入出力信号の電圧であることを特徴とする請求項１に記載の超小型電力変換装置。
  4. 前記第２端子を介して入出力する信号の電圧が、回路の誤動作を発生しにくいデジタル信号の電圧であることを特徴とする請求項１に記載の超小型電力変換装置。
  5. 磁性絶縁基板と、該磁性絶縁基板の中央部に形成されるソレノイド状のコイルと、前記磁性絶縁基板の周辺部にそれぞれ複数形成される第３端子および第４端子と、前記第３端子および前記第４端子と接続する回路が形成される半導体基板と、受動部品が搭載され、前記磁性絶縁基板に形成された前記第３端子および前記第４端子と接続するプリント基板とで構成される超小型電力変換装置において、
    前記コイルの断面に垂直な方向をＸ方向とし、該Ｘ方向に垂直な方向をＹ方向とし、コイルに通電することで発生する磁束の密度が小さいＹ方向に、端子から半導体基板方向に見たインピーダンスが端子からプリント基板方向に見たインピーダンスより高い前記第３端子を配置し、コイルに通電することで発生した磁束の密度が大きいＸ方向に、端子から半導体基板方向に見たインピーダンスが端子からプリント基板方向に見たインピーダンスより低い前記第４端子を配置することを特徴することを特徴とする超小型電力変換装置。
JP2005097212A 2005-03-30 2005-03-30 超小型電力変換装置 Expired - Fee Related JP4609152B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005097212A JP4609152B2 (ja) 2005-03-30 2005-03-30 超小型電力変換装置
US11/339,550 US7268659B2 (en) 2005-03-30 2006-01-26 Micro electric power converter
CN2006100595506A CN1841901B (zh) 2005-03-30 2006-03-06 微型电功率转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005097212A JP4609152B2 (ja) 2005-03-30 2005-03-30 超小型電力変換装置

Publications (2)

Publication Number Publication Date
JP2006280127A JP2006280127A (ja) 2006-10-12
JP4609152B2 true JP4609152B2 (ja) 2011-01-12

Family

ID=37030779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005097212A Expired - Fee Related JP4609152B2 (ja) 2005-03-30 2005-03-30 超小型電力変換装置

Country Status (3)

Country Link
US (1) US7268659B2 (ja)
JP (1) JP4609152B2 (ja)
CN (1) CN1841901B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006025194A1 (de) * 2006-05-29 2007-12-06 Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG Induktiver Leitfähigkeitssensor
JP4835414B2 (ja) * 2006-12-07 2011-12-14 富士電機株式会社 超小型電力変換装置
JP2008153456A (ja) * 2006-12-18 2008-07-03 Fuji Electric Device Technology Co Ltd インダクタおよびその製造方法
TW200832875A (en) * 2007-01-19 2008-08-01 Murata Manufacturing Co DC-DC converter module
TW200913449A (en) * 2007-03-20 2009-03-16 Access Business Group Int Llc Power supply
JP5023798B2 (ja) * 2007-05-11 2012-09-12 富士電機株式会社 スイッチング電源装置
EP2150807B1 (de) * 2007-05-31 2014-07-02 Endress+Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH+Co. KG Induktiver leitfähigkeitssensor
JP5194625B2 (ja) * 2007-08-06 2013-05-08 富士電機株式会社 マイクロ電源モジュール
TWI345243B (en) * 2007-08-14 2011-07-11 Ind Tech Res Inst Inter-helix inductor devices
US8217748B2 (en) * 2007-11-23 2012-07-10 Alpha & Omega Semiconductor Inc. Compact inductive power electronics package
US7884696B2 (en) 2007-11-23 2011-02-08 Alpha And Omega Semiconductor Incorporated Lead frame-based discrete power inductor
US7868431B2 (en) * 2007-11-23 2011-01-11 Alpha And Omega Semiconductor Incorporated Compact power semiconductor package and method with stacked inductor and integrated circuit die
US7884452B2 (en) 2007-11-23 2011-02-08 Alpha And Omega Semiconductor Incorporated Semiconductor power device package having a lead frame-based integrated inductor
TWI384739B (zh) * 2008-01-03 2013-02-01 Delta Electronics Inc 組合式電路及電子元件
US7666688B2 (en) * 2008-01-25 2010-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a coil inductor
DE102008011380A1 (de) * 2008-02-27 2009-09-03 Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG Induktiver Messsensor zur induktiven Messung der Leitfähigkeit eines strömenden Mediums
US7948346B2 (en) * 2008-06-30 2011-05-24 Alpha & Omega Semiconductor, Ltd Planar grooved power inductor structure and method
US8525294B2 (en) * 2008-09-18 2013-09-03 Renesas Electronics Corporation Semiconductor device
US9330826B1 (en) 2010-02-12 2016-05-03 The Board Of Trustees Of The University Of Alabama For And On Behalf Of The University Of Alabama Integrated architecture for power converters
US9263950B2 (en) 2010-04-30 2016-02-16 The Board Of Trustees Of The University Of Alabama Coupled inductors for improved power converter
JP6083690B2 (ja) 2012-05-11 2017-02-22 公立大学法人大阪市立大学 力率計測装置
US9496213B2 (en) 2015-02-05 2016-11-15 Qualcomm Incorporated Integrated device package comprising a magnetic core inductor with protective ring embedded in a package substrate
US9565768B2 (en) 2015-03-25 2017-02-07 Infineon Technologies Americas Corp. Semiconductor package with integrated output inductor on a printed circuit board
US10074620B2 (en) * 2015-03-25 2018-09-11 Infineon Technologies Americas Corp. Semiconductor package with integrated output inductor using conductive clips
JP6115696B1 (ja) * 2015-07-27 2017-04-19 株式会社村田製作所 スピーカーモジュール及び電子機器
US9768099B1 (en) 2016-05-06 2017-09-19 Infineon Technologies Americas Corp. IC package with integrated inductor
US10332825B2 (en) 2016-05-20 2019-06-25 Infineon Technologies Americas Corp. Semiconductor package including flip chip mounted IC and vertically integrated inductor
CN113067472B (zh) * 2021-03-16 2022-03-29 苏州悉智科技有限公司 功率半导体封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004256448A (ja) * 2003-02-26 2004-09-16 Daicel Chem Ind Ltd ６−ヒドロキシ−２−ナフトエ酸の脱色方法
JP2004274004A (ja) * 2003-01-16 2004-09-30 Fuji Electric Device Technology Co Ltd 超小型電力変換装置
JP2004343976A (ja) * 2003-03-14 2004-12-02 Fuji Electric Holdings Co Ltd 多出力超小型電力変換装置
WO2004109723A1 (ja) * 2003-06-09 2004-12-16 Minebea Co.,Ltd. インバータトランス

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3649214B2 (ja) 2002-08-01 2005-05-18 富士電機デバイステクノロジー株式会社 超小型電力変換装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004274004A (ja) * 2003-01-16 2004-09-30 Fuji Electric Device Technology Co Ltd 超小型電力変換装置
JP2004256448A (ja) * 2003-02-26 2004-09-16 Daicel Chem Ind Ltd ６−ヒドロキシ−２−ナフトエ酸の脱色方法
JP2004343976A (ja) * 2003-03-14 2004-12-02 Fuji Electric Holdings Co Ltd 多出力超小型電力変換装置
WO2004109723A1 (ja) * 2003-06-09 2004-12-16 Minebea Co.,Ltd. インバータトランス

Also Published As

Publication number Publication date
CN1841901A (zh) 2006-10-04
CN1841901B (zh) 2010-05-12
JP2006280127A (ja) 2006-10-12
US20060227518A1 (en) 2006-10-12
US7268659B2 (en) 2007-09-11

Similar Documents

Publication Publication Date Title
JP4609152B2 (ja) 超小型電力変換装置
US7646610B2 (en) DC-DC converter
US10033275B2 (en) DC-DC converter with a switching transistor arranged in an area where an inductor overlaps a substrate
EP2722987A1 (en) Magnetic field cancellation in switching regulators
US9320134B2 (en) DC-DC converter module and multi-layer substrate
JP5194625B2 (ja) マイクロ電源モジュール
US8748960B2 (en) Multi-layer integrated circuit package
JP2009246159A (ja) 多出力磁気誘導素子およびそれを備えた多出力超小型電力変換装置
US10980109B2 (en) Printed circuit board and switching power supply
JP2014121123A (ja) 電源装置
JP6365696B2 (ja) モジュール
JP2017027970A (ja) 電子部品
JP2007274759A (ja) 電源
WO2017183384A1 (ja) 電源モジュールおよび電源装置
JP5786647B2 (ja) 多層基板およびｄｃ−ｄｃコンバータ
JP2008251901A (ja) 複合半導体装置
JP5287048B2 (ja) マイクロ電源モジュール
JP5880697B2 (ja) 多チャンネル型ｄｃ−ｄｃコンバータ
US20050270136A1 (en) Device comprising a circuit arrangement with an inductive element
JP2016005302A (ja) 電力変換装置
JP4974009B2 (ja) 電子部品
JP6935851B2 (ja) 電力変換回路モジュール
JP2011010381A (ja) マイクロ電源装置
US20200020479A1 (en) Module component and power supply circuit
JP2006134903A (ja) 半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080215

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4609152

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees