CN113067472B - 功率半导体封装结构 - Google Patents
功率半导体封装结构 Download PDFInfo
- Publication number
- CN113067472B CN113067472B CN202110289690.7A CN202110289690A CN113067472B CN 113067472 B CN113067472 B CN 113067472B CN 202110289690 A CN202110289690 A CN 202110289690A CN 113067472 B CN113067472 B CN 113067472B
- Authority
- CN
- China
- Prior art keywords
- power chip
- power
- semiconductor
- chip module
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
Abstract
一种功率半导体封装结构,包括基板、通过连接材料连接至基板上且形成回路的第一半导体功率芯片模块、第二半导体功率芯片模块及钳位电容;第一半导体功率芯片模块包括第一功率芯片,基板上设置有电源接地端和通讯接地端,第一功率芯片的源极分别与电源接地端和通讯接地端连接。通过将第一功率芯片的源极直接与基板上的通讯地连接,避免了多重回路的增加;同时,由于第一功率芯片的源极回路的减小,有效降低电路电磁干扰的风险,同时还降低了第一功率芯片在开通与关断过程中的电压尖峰。
Description
【技术领域】
本发明涉及一种功率半导体封装结构。
【背景技术】
针对由两颗功率芯片及钳位电容组成的基本半桥回路,功率芯片一般还通过寄生电感直接与基板连接。由于寄生电感的存在,容易使得回路形成电磁干扰、提高功率芯片在开关和通过过程中的电压尖峰,同时还增加了功率芯片及钳位电容之间的回路。
因此,有必要对现有技术予以改良以克服现有技术中的所述缺陷。
【发明内容】
本发明的目的在于提供一种功率半导体封装结构,其能够减小功率芯片及钳位电容之间形成的回路,同时能够降低功率芯片在开通和关断过程中的尖峰。
本发明的目的是通过以下技术方案实现:一种功率半导体封装结构,包括基板、通过连接材料连接至所述基板上且形成回路的第一半导体功率芯片模块、第二半导体功率芯片模块及钳位电容;
所述第一半导体功率芯片模块包括第一功率芯片,所述基板上设置有电源接地端和通讯接地端,所述第一功率芯片的源极分别与所述电源接地端和通讯接地端连接。
在其中一个实施例中,所述第一功率芯片的源极通过第一导体与所述通讯接地端悬空连接。
在其中一个实施例中,所述第一功率芯片的源极通过第二导体与所述电源接地端电性连接。
在其中一个实施例中,所述第一导体和第二导体为寄生电感。
在其中一个实施例中,所述第一半导体功率芯片模块还包括第一源极寄生电感,所述第一源极寄生电感的两端分别与所述第一导体和第二导体连接。
在其中一个实施例中,所述第一半导体功率芯片模块还包括第一漏极寄生电感,所述第一漏极寄生电感的一端与所述第一功率芯片的漏极连接,所述第一漏极寄生电感的另一端接入所述第二半导体功率芯片模块。
在其中一个实施例中,所述第二半导体功率芯片模块包括第二功率芯片、第二源极寄生电感及第二漏极寄生电感,所述第二源极寄生电感的一端与所述第二功率芯片的源极连接,所述第二源极寄生电感的另一端接入所述第一半导体功率芯片模块,所述第二漏极寄生电感的一端与所述第二功率芯片的漏极连接,所述第二漏极寄生电感的另一端通过第三导体与所述钳位电容的一端连接。
在其中一个实施例中,所述基板包括本体部及与所述本体部连接的引脚连接部,所述电源接地端设置在所述引脚连接部上。
在其中一个实施例中,所述引脚连接部为引线框架或插脚或铜柱。
与现有技术相比,本发明具有如下有益效果:通过将第一功率芯片的源极直接与基板上的通讯地连接,避免了多重回路的增加;同时,由于第一功率芯片的源极回路的减小,有效降低电路电磁干扰的风险,同时还降低了第一功率芯片在开通与关断过程中的电压尖峰。
【附图说明】
图1是本发明的功率半导体封装结构的电路原理图。
图2是本发明的功率半导体封装结构的结构示意图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图,对本发明的具体实施方式做详细的说明。可以理解的是,此处所描述的具体实施例仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
本发明中的术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
请参阅图1至图2所示,本发明的一较佳实施例中的一种功率半导体封装结构,包括基板1、通过连接材料连接至基板1上且形成回路的第一半导体功率芯片模块、第二半导体功率芯片模块及钳位电容C1,第一半导体功率芯片模块、第二半导体功率芯片模块和钳位电容C1之间形成三角关系,其位置任意排布,形成回路即可。例如,在本实施例中,第一半导体功率芯片模块和第二半导体功率芯片模块分别位于钳位电容C1的两侧。诚然,在其他实施例中,第一半导体功率芯片模块和第二半导体功率芯片模块也可皆分布在钳位电容C1的一侧,故不做具体限定。
其中,基板1为敷铜陶瓷基板1,诚然,在其他实施例中,该基板1也可为印刷电路板琥珀绝缘金属衬底等,在此不做具体限定,根据实际情况而定。
而连接材料为无铅或高铅焊料、烧结银及导电银胶中的任一种,亦或是其他,本发明不在此做具体限定。
具体的,第一半导体功率芯片模块包括第一功率芯片Q1、第一源极寄生电感LS1及第一漏极寄生电感LD1,顾名思义,第一源极寄生电感LS1与第一功率芯片Q1的源极连接,第一漏极寄生电感LD1与第一功率芯片Q1的漏极连接。同时,基板1上设置有电源接地端和通讯接地端,第一功率芯片Q1的源极分别与电源接地端(PGND)和通讯接地端(CGND)连接。具体的,第一功率芯片Q1的源极还通过第二导体L2与电源接地端电性连接。呈上述,第一半导体功率芯片模块为钳位电容C1的下管功率芯片模块,其形成的回路的个数与整个电路电磁的干扰息息相关。因为第一源极寄生电感LS1和第二导体L2的存在,容易对回路造成负面影响,因此,第一功率芯片Q1的源极通过第一导体L1与通讯接地端悬空连接。悬空连接的目的在于:避免因布线问题而在基板1上形成多个回路,更加方便快捷;并且由于回路的减小,降低了电路电磁干扰所产生的而影响;同时,降低了第一功率芯片Q1在开关与关断过程中的电压尖峰。在本实施例中,第一导体L1和第二导体L2为寄生电感。诚然,在其他实施例中,第一导体L1和第二导体L2也可为其他,在此不做具体限定,根据实际情况而定。在其他实施例中,第一功率芯片Q1的源极通过第一导体L1与通讯接地端也可不悬空设置,其也能达到上述效果。
具体的,第一源极寄生电感LS1的两端分别与第一导体L1和第二导体L2连接。即,第一导体L1的一端与第一源极寄生电感LS1的一端连接,第一导体L1的另一端与通讯接地端连接;第二导体L2的一端与第一源极寄生电感LS1的另一端连接,第二导体L2的另一端与电源接地端连接。而第一漏极寄生电感LD1的一端与第一功率芯片Q1的漏极连接,第一漏极寄生电感LD1的另一端接入第二半导体功率芯片模块。
第二半导体功率芯片模块包括第二功率芯片Q2、第二源极寄生电感LS2及第二漏极寄生电感LD2,第二源极寄生电感LS2的一端与第二功率芯片Q2的源极连接,第二源极寄生电感LS2的另一端与第一漏极寄生电感LD1的另一端连接,第二漏极寄生电感LD2的一端与第二功率芯片Q2的漏极连接,第二漏极寄生电感LD2的另一端通过第三导体L3与钳位电容C1的一端连接。
基板1包括本体部及与本体部连接的引脚连接部2,电源接地端设置在引脚连接部2上,或电源接地端和通讯接地端皆设置在引脚连接部上(第一功率芯片Q1的源极未与通讯接地端悬空设置的时候)。在本实施例中,引脚连接部2为引线框架或插脚或铜柱。诚然,在其他实施例中,该引脚连接部2也可为其他,在此不做具体限定,根据实际情况而定。
上述第一功率芯片Q1和第二功率芯片Q2可以为MOS管,亦可以为IGBT,亦或者为其他器件,在此不做具体限定,根据实际情况而定。并且,上述寄生电感、功率芯片及钳位电容C1与基板1之间皆是通过连线3连接,该连线3可以为键合引线,亦或者金属块,或金属带,或柔性线路等。
综上所述:通过将第一功率芯片Q1的源极直接与基板1上的通讯地连接,避免了多重回路的增加;同时,由于第一功率芯片Q1的源极回路的减小,有效降低电路电磁干扰的风险,同时还降低了第一功率芯片Q1在开通与关断过程中的电压尖峰。
上述仅为本发明的一个具体实施方式,其它基于本发明构思的前提下做出的任何改进都视为本发明的保护范围。
Claims (5)
1.一种功率半导体封装结构,其特征在于,包括基板、通过连接材料连接至所述基板上且形成回路的第一半导体功率芯片模块、第二半导体功率芯片模块及钳位电容,所述第一半导体功率芯片模块为所述钳位电容的下管功率芯片模块;
所述第一半导体功率芯片模块包括第一功率芯片,所述基板上设置有电源接地端和通讯接地端,所述第一功率芯片的源极分别与所述电源接地端和通讯接地端连接;
所述第一功率芯片的源极通过第一导体与所述通讯接地端悬空连接,所述第一功率芯片的源极通过第二导体与所述电源接地端电性连接,所述第一导体和所述第二导体为寄生电感;所述第一半导体功率芯片模块还包括第一源极寄生电感,所述第一源极寄生电感的两端分别与所述第一导体和第二导体连接。
2.如权利要求1所述的功率半导体封装结构,其特征在于,所述第一半导体功率芯片模块还包括第一漏极寄生电感,所述第一漏极寄生电感的一端与所述第一功率芯片的漏极连接,所述第一漏极寄生电感的另一端接入所述第二半导体功率芯片模块。
3.如权利要求1所述的功率半导体封装结构,其特征在于,所述第二半导体功率芯片模块包括第二功率芯片、第二源极寄生电感及第二漏极寄生电感,所述第二源极寄生电感的一端与所述第二功率芯片的源极连接,所述第二源极寄生电感的另一端接入所述第一半导体功率芯片模块,所述第二漏极寄生电感的一端与所述第二功率芯片的漏极连接,所述第二漏极寄生电感的另一端通过第三导体与所述钳位电容的一端连接。
4.如权利要求1所述的功率半导体封装结构,其特征在于,所述基板包括本体部及与所述本体部连接的引脚连接部,所述电源接地端设置在所述引脚连接部上。
5.如权利要求4所述的功率半导体封装结构,其特征在于,所述引脚连接部为引线框架或插脚或铜柱。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110289690.7A CN113067472B (zh) | 2021-03-16 | 2021-03-16 | 功率半导体封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110289690.7A CN113067472B (zh) | 2021-03-16 | 2021-03-16 | 功率半导体封装结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113067472A CN113067472A (zh) | 2021-07-02 |
CN113067472B true CN113067472B (zh) | 2022-03-29 |
Family
ID=76561524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110289690.7A Active CN113067472B (zh) | 2021-03-16 | 2021-03-16 | 功率半导体封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113067472B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114884333B (zh) * | 2022-07-08 | 2022-09-30 | 深圳芯能半导体技术有限公司 | 驱动电路、智能功率模块及电子设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1551342A (zh) * | 2003-05-14 | 2004-12-01 | ��ʽ���������Ƽ� | 半导体器件和电源系统 |
CN103855914A (zh) * | 2012-12-03 | 2014-06-11 | 台达电子工业股份有限公司 | 电源系统及其中的功率模块以及制作功率模块的方法 |
CN204068745U (zh) * | 2014-10-07 | 2014-12-31 | 张良华 | 一种变压器漏感能量利用型反激电源系统 |
CN106027011A (zh) * | 2016-05-23 | 2016-10-12 | 南京航空航天大学 | 基于寄生电感电流检测方法及其应用 |
TW201638698A (zh) * | 2015-01-30 | 2016-11-01 | 惠普研發公司 | 電壓升壓器 |
CN112350411A (zh) * | 2020-11-20 | 2021-02-09 | 深圳市雅韩视科技有限公司 | 一种超级电容充放电系统及方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006133919A (ja) * | 2004-11-02 | 2006-05-25 | Nec Micro Systems Ltd | 半導体装置及び電源監視回路 |
JP4609152B2 (ja) * | 2005-03-30 | 2011-01-12 | 富士電機システムズ株式会社 | 超小型電力変換装置 |
US7961499B2 (en) * | 2009-01-22 | 2011-06-14 | Qualcomm Incorporated | Low leakage high performance static random access memory cell using dual-technology transistors |
US9123701B2 (en) * | 2013-07-11 | 2015-09-01 | Infineon Technologies Austria Ag | Semiconductor die and package with source down and sensing configuration |
KR20160114498A (ko) * | 2014-01-31 | 2016-10-05 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 집적 회로 장치 및 전원 시스템 |
CN204103886U (zh) * | 2014-09-04 | 2015-01-14 | 江西双宏科技电气有限公司 | 功率器件开关放大保护电路 |
CN107592082B (zh) * | 2017-09-26 | 2020-07-17 | 上海华虹宏力半导体制造有限公司 | 一种双模双频二次电流复用低噪声放大器 |
CN110277383A (zh) * | 2019-05-30 | 2019-09-24 | 同辉电子科技股份有限公司 | 一种减小GaN HEMT功率模块封装寄生电感的DBC板布局方法 |
-
2021
- 2021-03-16 CN CN202110289690.7A patent/CN113067472B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1551342A (zh) * | 2003-05-14 | 2004-12-01 | ��ʽ���������Ƽ� | 半导体器件和电源系统 |
CN103855914A (zh) * | 2012-12-03 | 2014-06-11 | 台达电子工业股份有限公司 | 电源系统及其中的功率模块以及制作功率模块的方法 |
CN204068745U (zh) * | 2014-10-07 | 2014-12-31 | 张良华 | 一种变压器漏感能量利用型反激电源系统 |
TW201638698A (zh) * | 2015-01-30 | 2016-11-01 | 惠普研發公司 | 電壓升壓器 |
CN106027011A (zh) * | 2016-05-23 | 2016-10-12 | 南京航空航天大学 | 基于寄生电感电流检测方法及其应用 |
CN112350411A (zh) * | 2020-11-20 | 2021-02-09 | 深圳市雅韩视科技有限公司 | 一种超级电容充放电系统及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113067472A (zh) | 2021-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5872403A (en) | Package for a power semiconductor die and power supply employing the same | |
US7776658B2 (en) | Compact co-packaged semiconductor dies with elevation-adaptive interconnection plates | |
US8582317B2 (en) | Method for manufacturing a semiconductor component and structure therefor | |
US20120200281A1 (en) | Three-Dimensional Power Supply Module Having Reduced Switch Node Ringing | |
US20140063744A1 (en) | Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance | |
US8431979B2 (en) | Power converter having integrated capacitor | |
US20100155915A1 (en) | Stacked power converter structure and method | |
US10034379B2 (en) | Stacked electronic structure | |
US10490505B2 (en) | Single-sided power device package | |
US9698701B2 (en) | Power module packaging structure and method for manufacturing the same | |
CN1674279A (zh) | 半导体器件 | |
US20180054119A1 (en) | Powerstage attached to inductor | |
CN113067472B (zh) | 功率半导体封装结构 | |
WO2023065602A1 (zh) | 功率模块及电机控制器 | |
US20200194359A1 (en) | Power converter having a conductive clip | |
US10964642B2 (en) | Semiconductor module comprising transistor chips, diode chips and driver chips arranged in a common plane | |
JP2004273749A (ja) | 半導体パワーモジュール | |
WO2018007062A1 (en) | Low-inductance power module design | |
CN114765434A (zh) | 功率模块和电机控制器 | |
CN209434185U (zh) | 电源芯片封装结构 | |
CN113053850A (zh) | 功率模块封装结构 | |
CN100552946C (zh) | 电子封装结构 | |
US11973063B2 (en) | Semiconductor package with low parasitic connection to passive device | |
US20230017391A1 (en) | Semiconductor Package with Low Parasitic Connection to Passive Device | |
CN217282763U (zh) | 功率模块和电机控制器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |