JP2006133919A - 半導体装置及び電源監視回路 - Google Patents
半導体装置及び電源監視回路 Download PDFInfo
- Publication number
- JP2006133919A JP2006133919A JP2004319945A JP2004319945A JP2006133919A JP 2006133919 A JP2006133919 A JP 2006133919A JP 2004319945 A JP2004319945 A JP 2004319945A JP 2004319945 A JP2004319945 A JP 2004319945A JP 2006133919 A JP2006133919 A JP 2006133919A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- signal
- line
- power
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】モニタ対象電源の電源ラインVDDにはプルダウン抵抗、接地ラインGNDにはプルアップ抵抗を接続する。プルダウン抵抗はGNDとは別の接地ラインで接地され、プルアップ抵抗、割り込み生成回路、CPUは、VDDとは別の電源ラインから電力を供給される。VDDが断線した場合、モニタレベルの電位はプルダウン抵抗によりローレベルに落ちる。その変化を割り込み生成回路によって検出し、CPUに対して割り込み信号を発生する。GNDが断線した場合、モニタレベルの電位はプルアップ抵抗によりハイレベルに上がる。その変化を割り込み生成回路によって検出し、CPUに対して割り込み信号を発生する。割り込み信号を受けたCPUは、モニタ対象電源の電源ライン断線発生を検出する。
【選択図】 図1
Description
我々の生活は、いろいろな面でマイコンによって支えられている。
電源ラインの断線検出機能があるならば、その電源で駆動されている回路を停止させエラーを使用者に知らせることや、停止させた回路が行っていた処理を他の回路に肩代わりさせるといった特定のエラー処理を行うことが可能となる。
現在、チップセット上での半導体装置の電源ラインが基板から剥離した場合は、その半導体装置の誤動作によって初めて検出される。その場合、異常検出とフェイルセーフのためには半導体装置外部に回路が必要であり、セットの部品点数の増加につながる。
現在の半導体装置は、電源ラインが基板から剥離した場合の動作は不定であり、半導体装置自身でエラー処理を行うことはできない。
本発明によって、これまで不可能であった電源ラインが断線した半導体装置自身による電源ライン断線発生の検出、及びエラー処理を実現することが可能となる。
以下に本発明の第1実施形態について添付図面を参照して説明する。
図1に、本発明における電源監視回路の基本構成を示す。
本基本構成を電源モニタブロックと称す。
電源モニタブロックは、監視対象ラインVDD1、監視対象ラインGND2、割り込み生成回路3、割り込み生成回路4、CPU5、電源ラインVDD6、接地ラインGND7を備えている。
図2は、監視対象ラインVDD1が剥離した場合、図1のPULLダウン抵抗8によりモニタレベル10がローレベル(「L」)に落ちる状況と、監視対象ラインGND2が剥離した場合、図1のPULLアップ抵抗9によりモニタレベル11がハイレベル(「H」)に上がる例を示したものである。
監視対象ラインVDD1が断線した場合、図2の(a)に示すモニタレベル10の電位は図1のPULLダウン抵抗8によりローレベル(「L」)に落ちる。その変化を割り込み生成回路3によって検出し、CPU5に対して図2の(b)に示す割り込み信号12を発生する。
監視対象ラインGND2が断線した場合、図2の(c)に示すモニタレベル11の電位は図1のPULLアップ抵抗9によりハイレベル(「H」)に上がる。その変化を割り込み生成回路4によって検出し、CPU5に対して図2の(d)に示す割り込み信号13を発生する。
割り込み信号を受けたCPU5は、電源断線時用のプログラム又はCPU5自体が備えるハードウェア機能により、エラー処理を実行する。ここでいうエラー処理とは、例えば異常検出割り込み信号の発生である。
上記の処理により、従来問題であった電源ラインの断線を検出しエラー処理を実行することが可能となる。
ノードN5とCPU5の間に設けられた割り込み生成回路3は、遅延回路31、インバータ32、ANDゲート33を備える。
遅延回路31とインバータ32は並列に設けられており、いずれもノードN5と接続され、ノードN5の電位レベルを示す信号であるモニタレベル10を入力される。遅延回路31の出力側がANDゲート33の入力側の一方に接続され、インバータ32の出力側がANDゲート33の入力側の他方に接続されている。遅延回路31の出力信号を信号S1とし、インバータ32の出力信号を信号S2とする。ANDゲート33の出力信号を割り込み信号12とする。割り込み信号12はCPU5に送信される。
監視対象ラインVDD1が正常に接続された状態では、図4の(a)に示すようにモニタレベル10はハイレベル(「H」)であり、図4の(b)に示すように遅延回路31に入力されたものはそのままハイレベル(「H」)の信号S1として出力され、図4の(c)に示すようにインバータ32に入力されたものはローレベル(「L」)の信号S2として出力される。ANDゲート33にはハイレベル(「H」)の信号S1とローレベル(「L」)の信号S2が入力されるため、図4の(d)に示すようにANDゲート33から出力される割り込み信号12はローレベル(「L」)であり、これは割り込み信号12がない状態である。
監視対象ラインVDD1が断線すると、図4の(a)に示すようにモニタレベル10は図1のPULLダウン抵抗8によりローレベル(「L」)となり、図4の(b)に示すように遅延回路31に入力されたものは、遅延回路31が入力信号を遅らせて出力する遅延時間の間、ハイレベル(「H」)の信号S1として出力され、遅延時間の経過後、ローレベル(「L」)の信号S1として出力される。一方、図4の(c)に示すようにインバータ32に入力されたものは即座にハイレベル(「H」)の信号S2として出力される。すなわち、遅延時間の間、ANDゲート33にはハイレベル(「H」)の信号S1とハイレベル(「H」)の信号S2が入力されるため、図4の(d)に示すようにANDゲート33から出力される割り込み信号12はハイレベル(「H」)となり、割り込み信号12が発生する。そして、遅延時間の経過後、ANDゲート33にはローレベル(「L」)の信号S1とハイレベル(「H」)の信号S2が入力されることになるため、図4の(d)に示すようにANDゲート33から出力される割り込み信号12はローレベル(「L」)となり、再び割り込み信号12がない状態となる。
ノードN6とCPU5の間に設けられた割り込み生成回路4は、遅延回路34、インバータ35、ANDゲート36を備える。
遅延回路34はノードN6の電位レベルを示す信号であるモニタレベル11を入力される。遅延回路34の出力信号はインバータ35に入力され、インバータ35の出力信号がANDゲート36の入力側の一方に接続される。ここで、インバータ35の出力信号を信号S3とする。また、ANDゲート36の入力側の他方にはモニタレベル11がそのまま信号S4として入力される。ANDゲート33からは割り込み信号13が出力される。割り込み信号13はCPU5に送信される。
監視対象ラインGND2が正常に接続された状態では、ノードN6は接地された状態になっているため、図6の(a)に示すようにモニタレベル11はローレベル(「L」)であり、遅延回路34に入力されたモニタレベル11はそのままローレベル(「L」)の信号として出力され、遅延回路34の出力信号はインバータ35に入力され、図6の(b)に示すようにインバータ35はハイレベル(「H」)の信号S3を出力する。図6の(c)に示すように信号4はモニタレベル11と同じくローレベル(「L」)である。ANDゲート36にはハイレベル(「H」)の信号S3とローレベル(「L」)の信号S4が入力されるため、図6の(d)に示すようにANDゲート36から出力される割り込み信号13はローレベル(「L」)であり、これは割り込み信号13がない状態である。
監視対象ラインGND2が断線すると、図6の(a)に示すようにモニタレベル11の電位は図1のPULLアップ抵抗9によりハイレベル(「H」)に上がるが、遅延回路34に入力されたものは、遅延回路34が入力信号を遅らせて出力する遅延時間の間、ローレベル(「L」)の信号として出力され、遅延回路34の出力信号はインバータ35に入力され、図6の(b)に示すようにインバータ35の出力する信号S3はハイレベル(「H」)となる。遅延時間の経過後、遅延回路34に入力されたものはハイレベル(「H」)の信号として出力され、遅延回路34の出力信号はインバータ35に入力され、図6の(b)に示すようにインバータ35の出力する信号S3はローレベル(「L」)となる。また、モニタレベル11がハイレベル(「H」)となったとき、図6の(c)に示すように信号S4は即座にハイレベル(「H」)となる。すなわち、遅延時間の間、ANDゲート36にはハイレベル(「H」)の信号S3とハイレベル(「H」)の信号S4が入力されるため、ANDゲート36から出力される割り込み信号13はハイレベル(「H」)となり、割り込み信号13が発生する。そして、遅延時間の経過後、ANDゲート36にはローレベル(「L」)の信号S3とハイレベル(「H」)の信号S4が入力されることになるため、図6の(d)に示すようにANDゲート36から出力される割り込み信号13はローレベル(「L」)となり、再び割り込み信号13がない状態となる。
ノードN5とCPU5の間に設けられた割り込み生成回路3は、インバータ41、ANDゲート42、フリップフロップ回路43、インバータ44を備える。
インバータ41にはノードN5の電位レベルを示す信号であるモニタレベル10が入力される。インバータ41の出力信号はANDゲート42の入力側の一方に入力される。ANDゲート42の出力信号はフリップフロップ回路43に入力される。また、フリップフロップ回路43には、クロック入力C1及びリセット入力R1が入力される。フリップフロップ回路43からは割り込み信号12が出力される。インバータ44には割り込み信号12が入力され、インバータ44の出力信号がANDゲート42の入力側の他方に入力される。また、割り込み信号12はCPU5に送信される。
監視対象ラインVDD1が正常に接続された状態では、図8の(b)に示すようにモニタレベル10はハイレベル(「H」)であり、インバータ41に入力されたものはローレベル(「L」)の信号として出力され、ANDゲート42に入力される。ANDゲート42の他方の入力信号は、フリップフロップ回路43の出力信号が入力されたインバータ44の出力信号である。フリップフロップ回路43の出力信号はローレベル(「L」)であるため、インバータ44の出力信号はハイレベル(「H」)である。このとき、ANDゲート42は、インバータ41のローレベル(「L」)の出力信号とインバータ44のハイレベル(「H」)の出力信号が入力されるため、ローレベル(「L」)の信号を出力する。フリップフロップ回路43にはローレベル(「L」)の信号が入力されるため、図8の(c)に示すように割り込み信号12はローレベル(「L」)であり、これは割り込み信号12がない状態である。
フリップフロップ回路43の出力信号はローレベル(「L」)であるため、インバータ44の出力信号はハイレベル(「H」)である。このとき、ANDゲート42は、インバータ41のハイレベル(「H」)の出力信号とインバータ44のハイレベル(「H」)の出力信号が入力されるため、ハイレベル(「H」)の信号を出力する。フリップフロップ回路43にはハイレベル(「H」)の信号が入力されるため、図8の(a)に示すクロック入力C1のクロックパルスの立ち上がりエッジに応じて、図8の(c)に示すように割り込み信号12はハイレベル(「H」)となり、割り込み信号12が発生する。
図8の(b)に示すようにフリップフロップ回路43の出力信号である割り込み信号12がハイレベル(「H」)となると、インバータ44の出力信号はローレベル(「L」)となる。ANDゲート42は、インバータ41のハイレベル(「H」)の出力信号とインバータ44のローレベル(「L」)の出力信号が入力されるため、ローレベル(「L」)の信号を出力する。フリップフロップ回路43にはローレベル(「L」)の信号が入力されるため、図8の(a)に示すクロック入力C1のクロックパルスの立ち上がりエッジに応じて、図8の(c)に示すように割り込み信号12はローレベル(「L」)となる。電源が断線している間、上記の動作を繰り返す。
なお、リセット入力R1は、フリップフロップ回路43及びその出力信号である割り込み信号12を初期化するために使用することが可能である。
ノードN6とCPU5の間に設けられた割り込み生成回路4は、ANDゲート45、フリップフロップ回路46、インバータ47を備える。
ANDゲート45の入力側の一方にはノードN5の電位レベルを示す信号であるモニタレベル11が入力される。ANDゲート45の出力信号はフリップフロップ回路46に入力される。また、フリップフロップ回路46には、クロック入力C2及びリセット入力R2が入力される。フリップフロップ回路46からは割り込み信号13が出力される。インバータ47には割り込み信号13が入力され、インバータ47の出力信号がANDゲート45の入力側の他方に入力される。また、割り込み信号13はCPU5に送信される。
監視対象ラインGND2が正常に接続された状態では、ノードN6は接地された状態になっているため、図10の(b)に示すようにモニタレベル11はローレベル(「L」)であり、ANDゲート45にそのまま入力される。ANDゲート45の他方の入力信号は、フリップフロップ回路46の出力信号が入力されたインバータ47の出力信号である。フリップフロップ回路46の出力信号はローレベル(「L」)であるため、インバータ47の出力信号はハイレベル(「H」)である。このとき、ANDゲート45は、モニタレベル11のローレベル(「L」)の信号とインバータ47のハイレベル(「H」)の出力信号が入力されるため、ローレベル(「L」)の信号を出力する。フリップフロップ回路46にはローレベル(「L」)の信号が入力されるため、図10の(c)に示すように割り込み信号13はローレベル(「L」)であり、これは割り込み信号13がない状態である。
フリップフロップ回路46の出力信号はローレベル(「L」)であるため、インバータ47の出力信号はハイレベル(「H」)である。このとき、ANDゲート45は、モニタレベル11のハイレベル(「H」)の信号とインバータ47のハイレベル(「H」)の出力信号が入力されるため、ハイレベル(「H」)の信号を出力する。フリップフロップ回路46にはハイレベル(「H」)の信号が入力されるため、図10の(a)に示すクロック入力C2のクロックパルスの立ち上がりエッジに応じて、図10の(c)に示すように割り込み信号13はハイレベル(「H」)となり、割り込み信号13が発生する。
図10の(c)に示すようにフリップフロップ回路46の出力信号である割り込み信号13がハイレベル(「H」)となると、インバータ47の出力信号はローレベル(「L」)となる。ANDゲート45は、図10の(b)に示すようにモニタレベル11のハイレベル(「H」)の信号と、インバータ47のローレベル(「L」)の出力信号が入力されるため、ローレベル(「L」)の信号を出力する。フリップフロップ回路46にはローレベル(「L」)の信号が入力されるため、図10の(a)に示すクロック入力C2のクロックパルスの立ち上がりエッジに応じて、図10の(c)に示すように割り込み信号13はローレベル(「L」)となる。監視対象ラインGND2の信号線が断線している間、上記の動作を繰り返す。
なお、リセット入力R2は、フリップフロップ回路46及びその出力信号である割り込み信号13を初期化するために使用することが可能である。
図11は、AD(Analog−to−Digital)内蔵マイコンの回路構成図である。AD内蔵マイコンは、AD入力ライン51、ADコンバータ52、CPU53、電源ラインAVDD54、接地ラインAGND55、電源モニタブロック56、VDD57、GND58を備える。
複数の電源を持つマイコンの場合、相互に監視し合う構成が考えられる。
例えば、各電源用に電源モニタブロックを持つことで相互に監視することが可能である。異常を示した電源を発見した場合には、その回路は使わず正常に機能している回路のみを使用し処理を継続する。
本実施形態の回路は、電源ラインVDD61a、電源ラインVDD61b、電源ラインVDD61c、接地ラインGND62a、接地ラインGND62b、接地ラインGND62c、インターバルタイマ63、インターバルタイマ64、電源モニタブロック65、電源モニタブロック66、CPU67を備える。
第3実施形態の回路の構成例を図13に示す。
本実施形態の回路は、電源ラインVDD71、接地ラインGND72、サブCPU73、電源モニタブロック74、CPU75、電源モニタブロック76、電源ラインVDD77、接地ラインGND78を備える。
マイコンでは、スタンバイ時の電流の低減が必要とされているが、電源にPULLダウン抵抗やPULLアップ抵抗を接続する場合、リーク電流が問題になる可能性がある。
その解決策としては、スタンバイモードに入った場合にはPULLアップ抵抗やPULLダウン抵抗をカットできる構成にすることで解決できる。
2… 監視対象ラインGND
3… 割り込み生成回路
4… 割り込み生成回路
5… CPU
6… 電源ラインVDD
7… 接地ラインGND
8… PULLダウン抵抗
9… PULLアップ抵抗
10… モニタレベル
11… モニタレベル
12… 割り込み信号
13… 割り込み信号
31… 遅延回路
32… インバータ
33… ANDゲート
34… 遅延回路
35… インバータ
36… ANDゲート
41… インバータ
42… ANDゲート
43… フリップフロップ回路
44… インバータ
45… ANDゲート
46… フリップフロップ回路
47… インバータ
51… AD入力ライン
52… ADコンバータ
53… CPU
54… 電源ラインAVDD
55… 接地ラインAGND
56… 電源モニタブロック
57… 電源ラインVDD
58… 接地ラインGND
61a… 電源ラインVDD
61b… 電源ラインVDD
61c… 電源ラインVDD
62a… 接地ラインGND
62b… 接地ラインGND
62c… 接地ラインGND
63… インターバルタイマ
64… インターバルタイマ
65… 電源モニタブロック
66… 電源モニタブロック
67… CPU
71… 電源ラインVDD
72… 接地ラインGND
73… サブCPU
74… 電源モニタブロック
75… CPU
76… 電源モニタブロック
77… 電源ラインVDD
78… 接地ラインGND
Claims (12)
- 監視対象ラインの電位レベルを監視する電源監視回路を有し、
前記電源監視回路は、
前記監視対象ラインの電位レベルに応答して割り込み信号を発生する割り込み生成回路と、
前記割り込み信号を受けて異常検出割り込み信号を発生する電源監視制御部と
を具備し、
前記割り込み生成回路及び前記電源監視制御部は、前記監視対象ラインとは別に設けられている第1電源ラインから電力が供給される
半導体装置。 - 請求項1に記載の半導体装置において、
前記監視対象ラインは監視対象電源から電源電位が供給され、
前記電源監視回路は、接地されている第1接地ラインと前記監視対象ラインとの間に設けられている抵抗素子を具備する
半導体装置。 - 請求項1に記載の半導体装置において、
前記監視対象ラインは接地され、
前記電源監視回路は、前記第1電源ラインと前記監視対象ラインとの間に設けられている抵抗素子を具備する
半導体装置。 - 請求項1又は2に記載の半導体装置において、
前記割り込み生成回路は、
前記監視対象ラインに接続された遅延回路と、
前記監視対象ラインに接続されたインバータと、
前記遅延回路及び前記インバータの出力信号を入力され、前記割り込み信号を出力するANDゲートと
を具備する
半導体装置。 - 請求項1又は3に記載の半導体装置において、
前記割り込み生成回路は、
前記監視対象ラインに接続された遅延回路と、
前記遅延回路の出力信号を入力されるインバータと、
前記インバータの出力信号と前記監視対象ラインの前記電位レベルを示す信号を入力され、前記割り込み信号を出力するANDゲートと
を具備する
半導体装置。 - 請求項1又は2に記載の半導体装置において、
前記割り込み生成回路は、
前記監視対象ラインに接続され、第1インバータ信号を出力する第1インバータと、
前記第1インバータ信号を入力され、ANDゲート信号を出力するANDゲートと、
前記ANDゲート信号及びクロック信号を入力され、前記割り込み信号を出力するフリップフロップ回路と、
前記割り込み信号を入力され、第2インバータ信号を出力して前記ANDゲートに入力する第2インバータと
を具備する
半導体装置。 - 請求項1又は3に記載の半導体装置において、
前記割り込み生成回路は、
前記監視対象ラインに接続され、ANDゲート信号を出力するANDゲートと、
前記ANDゲート信号及びクロック信号を入力され、前記割り込み信号を出力するフリップフロップ回路と、
前記割り込み信号を入力され、第3インバータ信号を出力して前記ANDゲートに入力する第3インバータと
を具備する
半導体装置。 - 請求項1乃至7のいずれか一項に記載の半導体装置において、
第2電源ラインから電力を供給され、AD入力ラインから入力された信号をAD変換するAD変換器と、
前記第2電源ラインとは別に設けられている第3電源ラインから電力が供給され、前記AD変換器が出力したAD変換結果を取得するAD用制御部と、
前記第3電源ラインから電力が供給され、前記第2電源ラインを監視し、前記AD用制御部に対して前記異常検出割り込み信号を発生する前記電源監視回路であるAD用電源監視回路と
を具備する
半導体装置。 - 請求項1乃至7のいずれか一項に記載の半導体装置において、
第4電源ラインから電力が供給される第1周辺回路と、
第5電源ラインから電力が供給される第2周辺回路と、
第6電源ラインから電力が供給され、前記第4電源ラインの電位レベルを監視する前記電源監視回路である第1電源監視回路と、
前記第6電源ラインから電力が供給され、前記第5電源ラインの電位レベルを監視する前記電源監視回路である第2電源監視回路と、
前記第6電源ラインから電力が供給され、前記第1周辺回路及び前記第2周辺回路に接続され、前記第1電源監視回路及び前記第2電源監視回路のうち少なくとも一方から前記異常検出割り込み信号を受け取る第1制御部と
を具備する
半導体装置。 - 請求項1乃至7のいずれか一項に記載の半導体装置において、
第7電源ラインから電力が供給され、第8電源ラインを監視する前記電源監視回路である第3電源監視回路と、
前記第8電源ラインから電力が供給され、前記第7電源ラインを監視する前記電源監視回路である第4電源監視回路と、
前記第7電源ラインから電力が供給され、前記第3電源監視回路から異常検出信号を受ける第2制御部と、
前記第8電源ラインから電力が供給され、前記第4電源監視回路から前記異常検出割り込み信号を受け取る第3制御部と
を具備する
半導体装置。 - 第1電源ラインから電力を供給され、前記第1電源ラインとは別に設けられている第1監視対象ラインの電位レベルの変化を検知すると第1割り込み信号を発生する第1割り込み生成回路と、
前記第1電源ラインから電力を供給され、接地されている第2監視対象ラインの電位レベルの変化を検知すると第2割り込み信号を発生する第2割り込み生成回路と、
前記第1電源ラインから電力を供給され、前記第1割り込み信号が発生した時は前記第1割り込み信号を受け取り、前記第2割り込み信号が発生した時は第2割り込み信号を受け取る制御部と
を具備する
電源監視回路。 - 請求項11に記載の電源監視回路において、
接地されている第1接地ラインと前記第1監視対象ラインとの間に設けられている第1抵抗素子と、
前記第1電源ラインと前記第2監視対象ラインとの間に設けられている第2抵抗素子と
を具備する
電源監視回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004319945A JP2006133919A (ja) | 2004-11-02 | 2004-11-02 | 半導体装置及び電源監視回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004319945A JP2006133919A (ja) | 2004-11-02 | 2004-11-02 | 半導体装置及び電源監視回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006133919A true JP2006133919A (ja) | 2006-05-25 |
Family
ID=36727442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004319945A Pending JP2006133919A (ja) | 2004-11-02 | 2004-11-02 | 半導体装置及び電源監視回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006133919A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113067472A (zh) * | 2021-03-16 | 2021-07-02 | 苏州悉智科技有限公司 | 功率半导体封装结构 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5659328A (en) * | 1979-10-19 | 1981-05-22 | Canon Inc | Abnormality detection circuit for electric power source |
JPH10297395A (ja) * | 1997-04-22 | 1998-11-10 | Toyota Motor Corp | 電子制御装置 |
-
2004
- 2004-11-02 JP JP2004319945A patent/JP2006133919A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5659328A (en) * | 1979-10-19 | 1981-05-22 | Canon Inc | Abnormality detection circuit for electric power source |
JPH10297395A (ja) * | 1997-04-22 | 1998-11-10 | Toyota Motor Corp | 電子制御装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113067472A (zh) * | 2021-03-16 | 2021-07-02 | 苏州悉智科技有限公司 | 功率半导体封装结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2010030705A1 (en) | Circuit having a low power mode | |
JP4988671B2 (ja) | シリアルバスシステム及びハングアップスレーブリセット方法 | |
US9235246B2 (en) | Computing device and power supply method of connection module | |
KR100416374B1 (ko) | 마이크로 컨트롤러용 저전압 리셋 회로 | |
CN107436856B (zh) | 具有直接控制的通信装置及相关方法 | |
JP2006268306A (ja) | 半導体装置及びその接続処理方法 | |
JP2006133919A (ja) | 半導体装置及び電源監視回路 | |
JP2008234511A (ja) | 半導体集積回路装置 | |
JP3601423B2 (ja) | 半導体集積回路装置 | |
JP2008108826A (ja) | 半導体装置 | |
JP2010147570A (ja) | スイッチ状態検出装置及び電位接続回路 | |
JP4730356B2 (ja) | 電源制御装置 | |
JP2015176349A (ja) | 情報処理装置、故障検出方法及びプログラム | |
JPH08233914A (ja) | マイクロコントローラのテスト回路 | |
JP2007194940A (ja) | フィールドプログラマブルゲートアレイ | |
TWM653929U (zh) | 介面卡偵測裝置以及具有該介面卡偵測裝置之主機板 | |
JP2003295988A (ja) | 半導体装置 | |
JP2000165221A (ja) | 電源電圧監視回路 | |
KR20070061625A (ko) | 멀티-칩 모듈의 마이크로 컨트롤러 유닛, 이를 포함하는멀티-칩 모듈, 및 멀티-칩 모듈의 전원 모드 동기 방법 | |
JP2006020465A (ja) | 電源故障検出装置および電子回路 | |
KR100496030B1 (ko) | 기동회로, 상기 기동회로에 전원을 인가하는 전원장치 | |
JP2000090043A (ja) | コンピュータの周辺機器検出方法 | |
JP2000339069A (ja) | 電源監視の回路構成 | |
KR20050073823A (ko) | 마스터 보드용 리셋 회로 | |
JP2000148311A (ja) | コンピュータの周辺機器接続制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060224 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100112 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100409 |