JP2010147570A - スイッチ状態検出装置及び電位接続回路 - Google Patents

Abstract

【課題】プルアップ／プルダウン回路にて消費される電流の量を低減することによって、発熱量の低減及び電源の必要能力の低減等を実現することができるスイッチ状態検出装置、及び電位接続回路を提供する。
【解決手段】プルアップ回路（電位接続回路）２０に電源電位への接続／遮断を行う複数の接続部２１、２２を設け、第１の接続部２１が抵抗Ｒ１、Ｒ２を介してスイッチ５１、５２を電源電位に接続すると共に、第２の接続部２２が抵抗Ｒ３、Ｒ４を介してスイッチ５３、５４を電源電位に接続する。接続信号出力部２３は、異なるタイミング及び／又は異なる周期で接続を行わせる複数の接続信号を生成して各接続部２１、２２へ出力する。これによりプルアップ回路２０は、スイッチ５１、５２とスイッチ５３、５４とを異なるタイミング及び／又は異なる周期でプルアップする。
【選択図】図１

Description

本発明は、ユーザが電子機器を操作するためのスイッチについてオン／オフの状態を検出するスイッチ状態検出装置、及びこの装置に搭載される電位接続回路に関する。

従来、電子機器にはユーザの操作を受け付けるためのプッシュスイッチ又はダイヤルスイッチ等の種々のスイッチが複数設けられている。電子機器に搭載されたＣＰＵ（Central Processing Unit）又はＭＰＵ（Micro Processing Unit）等の制御回路は、ユーザの操作に応じた処理を行う必要があるため、スイッチの状態を検出してその変化の有無を監視する必要がある。

図６は、従来のスイッチ状態検出装置の構成を示す回路図である。図において１０１は、複数（図６においては４つ）のスイッチ５１〜５４のオン／オフの状態を検出するスイッチ状態検出装置である。４つのスイッチ５１〜５４は、例えばプッシュスイッチのようにオン／オフの２つの状態に切り替わるスイッチであり、スイッチ状態検出装置１０１の４つの端子部３１〜３４に一端が接続され、他端が接地電位に接続されている。

スイッチ状態検出装置１０１は、制御処理及び演算処理等を行うＣＰＵ１０と、電源電位へのプルアップを行うプルアップ回路１２０と、抵抗Ｒ１〜Ｒ４、抵抗Ｒ１１〜Ｒ１４、コンデンサＣ１〜Ｃ４及びダイオードＤ１〜Ｄ４等の回路素子とを備えて構成されている。スイッチ５１〜５４がそれぞれ接続される端子部３１〜３４は、それぞれコンデンサＣ１〜Ｃ４を介して接地電位に接続されると共に、それぞれダイオードＤ１〜Ｄ４のカソードに接続されている。ダイオードＤ１〜Ｄ４のアノードは、それぞれ抵抗Ｒ１１〜Ｒ１４を介してＣＰＵ１０の入力端子ＳＷ１〜ＳＷ４に接続されていると共に、それぞれ抵抗Ｒ１〜Ｒ４を介してプルアップ回路１２０の出力に共通して接続されている。プルアップ回路１２０には、ＣＰＵ１０からの制御信号が入力されており、制御信号に応じて抵抗Ｒ１〜Ｒ４を電源電位に接続する（プルアップする）。

スイッチ５１〜５４がすべてオフの状態において、ＣＰＵ１０からの制御信号によりプルアップ回路１２０がプルアップを行った場合、ＣＰＵ１０の４つの入力端子ＳＷ１〜ＳＷ４への入力電位は電源電位（”Ｈ”）となる。これに対していずれかのスイッチ５１〜５４がオン状態となった場合、このスイッチ５１〜５４に対応するＣＰＵ１０の入力端子ＳＷ１〜ＳＷ４の入力電位は接地電位（”Ｌ”）となる。よってＣＰＵ１０は、入力端子ＳＷ１〜ＳＷ４の電位を監視することによって、スイッチ５１〜５４のオン／オフの状態を検出することができる。

また、特許文献１においては、消費電力を極力低減しつつ、マイコンの外部に設けたＡ／Ｄ変換器を用いてＡ／Ｄ変換データを入力することができるＡ／Ｄ変換データ入力システムが提案されている。このシステムでは、マイコン内に設けられたポートサンプリング回路が、ＣＰＵに代わってＡ／Ｄ変換器を制御して変換データを入力する。これにより、ＣＰＵがスリープモードにある期間、ＣＰＵがＡ／Ｄ変換器への信号出力処理又は入力サンプリング処理のために周期的にウェイクアップする必要がない。またポートサンプリング回路は、サンプリングしてデータレジスタに格納された変換データと、予め期待値データレジスタに設定された期待値データとを比較し、両データが不一致の場合にウェイクアップ信号を出力する。これにより、ＣＰＵがスリープした状態でデータを監視することができる。
特開２００４−２３４４６３号公報

従来のスイッチ状態検出装置（図６参照）においては、いずれかのスイッチ５１〜５４がオンされた場合、プルアップ回路１２０から抵抗Ｒ１〜Ｒ４、ダイオードＤ１〜Ｄ４及びスイッチ５１〜５４を介して接地電位へ電流が流れる。よって、全てのスイッチ５１〜５４がオンされた場合に流れる電流が、プルアップ回路１２０を流れる最大電流となる。この最大電流はスイッチの数に応じて定まるため、電子機器が備えるスイッチが多いほど最大電流は増加する。最大電流の増加によってプルアップ回路１２０及びこれを搭載した装置の発熱量が増加するという問題があり、また最大電流に対して十分な電流供給能力を備えた電源が必要であるという問題がある。

また、特許文献１に記載のＡ／Ｄ変換データ入力システムは、ＣＰＵのスリープモードを維持することによって消費電流を低減するものであり、上述のようなプルアップ回路で消費される電流の量を低減するものではない。よって、特許文献１のＡ／Ｄ変換データ入力システムでは上述の問題を解決することはできない。

本発明は、斯かる事情に鑑みてなされたものであって、その目的とするところは、電源電位又はこれより絶対値の低い固定電位（接地電位）へのプルアップ／プルダウンを行う回路にて消費される電流の量を低減することによって、発熱量の低減及び電源の必要能力の低減等を実現することができるスイッチ状態検出装置、及びプルアップ／プルダウンを行う電位接続回路を提供することにある。

本発明に係るスイッチ状態検出装置は、複数のスイッチのオン／オフの状態を検出するスイッチ状態検出装置において、前記複数のスイッチに抵抗を介してそれぞれ接続され、前記複数のスイッチを電源電位又は該電源電位より絶対値の小さい固定電位に接続する電位接続回路と、該電位接続回路により電源電位又は固定電位に接続された前記スイッチ及び前記抵抗の間の電位に応じて、前記スイッチのオン／オフの状態を検出する検出回路とを備え、前記電位接続回路は、前記複数のスイッチのうちの一又は複数のスイッチ、及び電源電位又は固定電位の接続／遮断をそれぞれ行う複数の接続部と、該複数の接続部にそれぞれ接続を行わせる複数の接続信号を出力する接続信号出力部とを有することを特徴とする。

また、本発明に係るスイッチ状態検出装置は、前記接続信号出力部が、前記複数の接続部に異なるタイミングでそれぞれ接続を行わせる複数の接続信号を出力するようにしてあることを特徴とする。

また、本発明に係るスイッチ状態検出装置は、前記接続信号出力部が、前記複数の接続部に異なる周期でそれぞれ接続を行わせる複数の接続信号を出力するようにしてあることを特徴とする。

また、本発明に係るスイッチ状態検出装置は、前記検出回路が、前記複数のスイッチを電源電位／固定電位に接続させる制御信号を出力するようにしてあり、前記制御信号出力部は、前記制御信号の入力を受け付け、受け付けた制御信号に基づいて前記接続信号を生成して出力するようにしてあることを特徴とする。

また、本発明に係る電位接続回路は、複数の負荷を電源電位又は該電源電位より絶対値の小さい固定電位に接続する電位接続回路において、前記複数の負荷のうちの一又は複数の負荷、及び電源電位又は固定電位の接続／遮断をそれぞれ行う複数の接続部と、該複数の接続部にそれぞれ接続を行わせる複数の接続信号を出力する接続信号出力部とを備えることを特徴とする。

また、本発明に係る電位接続回路は、前記接続信号出力部が、前記複数の接続部に異なるタイミングでそれぞれ接続を行わせる複数の接続信号を出力するようにしてあることを特徴とする。

また、本発明に係る電位接続回路は、前記接続信号出力部が、前記複数の接続部に異なる周期でそれぞれ接続を行わせる複数の接続信号を出力するようにしてあることを特徴とする。

また、本発明に係る電位接続回路は、前記制御信号出力部が、前記複数の負荷を電源電位又は固定電位に接続させる制御信号の入力を受け付け、該制御信号に基づいて前記接続信号を生成して出力するようにしてあることを特徴とする。

本発明においては、プルアップ／プルダウンを行う電位接続回路に、電源電位又はこれより電位の低い固定電位（接地電位）への接続／遮断を行う接続部を複数設け、各接続部がそれぞれ一又は複数のスイッチを電源電位又は接地電位に接続することにより、複数のスイッチのプルアップ／プルダウンを行う。また各接続部がそれぞれ電源電位又は接地電位への接続を行うように、複数の接続部へ接続信号をそれぞれ出力する接続信号出力部を設ける。
例えば、接続部はバイポーラトランジスタ又はＭＯＳトランジスタ等のスイッチング素子のオン／オフによって電源電位又は接地電位への接続を行う構成とし、接続信号出力部は各接続部のスイッチング素子をオン／オフさせる信号を接続信号として出力する構成とすることができる。接続部を複数設けてそれぞれがスイッチの接続を行うことにより、１つの接続部が全てのスイッチの接続を行う構成と比較して、各接続部に必要とされる電流供給能力が低減され、各接続部が有するスイッチング素子のサイズ（トランジスタサイズ）を小型化することができる。
よって、各接続部を流れる最大電流が低減されるため、各接続部のスイッチング素子がサイズによらずそのオン抵抗が一定であれば、各接続部での消費電力が低減され、全体での消費電力を低減することが可能となる。

また、本発明においては、各接続部がそれぞれ異なるタイミングで電源電位又は接地電位への接続を行うように、複数の接続部へタイミングの異なる接続信号を接続信号出力部がそれぞれ出力する。これにより、全てのスイッチがオンされた場合であっても、各スイッチへ電流が流れるタイミングをずらすことができるため、全てのスイッチへ同時に電流を流す場合と比較して、電位接続回路の最大消費電流が低減される。

また、本発明においては、各接続部がそれぞれ異なる周期で電源電位又は接地電位への接続を行うように、複数の接続部へ周期の異なる接続信号を接続信号出力部がそれぞれ出力する。
電位接続回路によるプルアップ／プルダウンが行われているときにスイッチのオン／オフの検出が行われるが、スイッチの種類によってはオン／オフの検出を高感度で行う必要があるものと、低感度でよいものとがある。そこで、検出を高感度で行うスイッチについては検出の周期を短くし、低感度で行うスイッチについては周期を長くするなど、適切な検出周期の設定を行うことにより、全てのスイッチのオン／オフを短い周期で検出する場合と比較して、全体での消費電流を低減することができる。

また、本発明においては、スイッチのオン／オフの検出を行う検出回路がプルアップ／プルダウンを行わせる制御信号を電位接続回路へ出力し、この制御信号からタイミング又は周期の異なる接続信号を接続信号出力部が生成して出力する。これにより、検出回路の動作に同期して電位接続回路にプルアップ／プルダウンを行わせることができ、検出回路が適切なタイミングでスイッチのオン／オフを検出することができる。

本発明による場合は、一又は複数のスイッチを電源電位又は接地電位へ接続／遮断する接続部を複数設け、各接続部へ接続を行わせるための接続信号を接続信号出力部がそれぞれ与える構成とすることにより、各接続部での消費電力を低減することができ、全体での消費電力を低減することができるため、電位接続回路及びこれを備えるスイッチ状態検出装置の発熱量の増大を抑制できる。
また、各接続部へ接続のタイミングが異なる接続信号を与える構成とすることにより、全てのスイッチがオンされた場合であっても、各スイッチへ電流が流れるタイミングをずらすことができ、電位接続回路の最大電流を低減することができるため、電位接続回路及びこれを備える装置の発熱量の増大を抑制できると共に、電位接続回路へ電流を供給する電源に要求される電流供給能力を低減することができる。
また、各接続部へ接続の周期が異なる接続信号を与える構成とすることにより、スイッチのオン／オフの検出感度に適したプルアップ／プルダウンを行うことができるため、電位接続回路に流れる電流を最適化でき、平均電流を低減することができる。

（実施の形態１）
以下、本発明をその実施の形態を示す図面に基づき具体的に説明する。図１は、本発明に係るスイッチ状態検出装置の構成を示す回路図である。図において１は、４つのスイッチ５１〜５４のオン／オフの状態を検出するスイッチ状態検出装置である。スイッチ５１〜５４は、例えばプッシュスイッチのようにオン／オフの２つの状態に切り替わるスイッチであり、オン状態で通電し、オフ状態で遮断する。４つのスイッチ５１〜５４は、その一端がスイッチ状態検出装置１の４つの端子部３１〜３４に接続され、他端が接地電位（電源電位より絶対値の小さい固定電位）に接続されており、スイッチ５１〜５４がオン状態の場合に端子部３１〜３４が接地電位に接続される。

スイッチ状態検出装置１は、電子機器に設けられたスイッチ５１〜５４の状態及びその変化を検出することによって、電子機器に対するユーザの操作を監視する装置である。スイッチ状態検出装置１は、制御処理及び演算処理等を行うＣＰＵ１０と、電源電位へのプルアップを行うプルアップ回路（電位接続回路）２０と、抵抗Ｒ１〜Ｒ４、抵抗Ｒ１１〜Ｒ１４、コンデンサＣ１〜Ｃ４及びダイオードＤ１〜Ｄ４等の回路素子とを備えて構成されている。

スイッチ５１〜５４がそれぞれ接続されるスイッチ状態検出装置１の端子部３１〜３４は、それぞれコンデンサＣ１〜Ｃ４を介して接地電位に接続されると共に、それぞれダイオードＤ１〜Ｄ４のカソードに接続されている。ダイオードＤ１〜Ｄ４のアノードは、それぞれ抵抗Ｒ１１〜Ｒ１４を介してＣＰＵ１０の入力端子ＳＷ１〜ＳＷ４に接続されていると共に、プルアップ用の抵抗Ｒ１〜Ｒ４の一端に接続されている。２つの抵抗Ｒ１及びＲ２の他端は共通に接続され、プルアップ回路２０の第１の接続部２１に接続されている。また、２つの抵抗Ｒ３及びＲ４の他端は共通に接続され、プルアップ回路２０の第２の接続部２２に接続されている。

コンデンサＣ１〜Ｃ４は、スイッチ５１〜５４のオン／オフによって生じる電圧の急峻な変化を鈍らせることによって、高周波の電圧変化（ノイズ）を除去するためのものである。ダイオードＤ１〜Ｄ４は逆流防止、即ちスイッチ状態検出装置１の端子部３１〜３４から内部への電流の流入を防止するためのものである。抵抗Ｒ１１〜Ｒ１４は、ＣＰＵ１０の入力端子ＳＷ１〜ＳＷ４を保護するためのものである。

ＣＰＵ１０は、入力端子ＳＷ１〜ＳＷ４への入力電位に応じてスイッチ５１〜５４の状態を検出することができる、即ち入力電位が”Ｈ”の場合にスイッチ５１〜５４がオフ状態であり、入力電位が”Ｌ”の場合にスイッチ５１〜５４がオン状態であると検出することができる。又は、ＣＰＵ１０は、入力電位の”Ｈ”から”Ｌ”への変化（立ち下がりエッジ）に応じてスイッチ５１〜５４の状態変化を検出する構成であってもよい。

また、ＣＰＵ１０は、スイッチ５１〜５４が一定期間オンされず、且つ、行わなければならない制御処理及び演算処理等を終了した場合、動作を停止して消費電力を低減するスリープモードへ状態を移行させることができる。ただし、スリープモードにおいてもＣＰＵ１０はスイッチ５１〜５４の状態検出を行っており、スイッチ５１〜５４のオン状態を検出した場合にはスリープモードから通常の動作モードへ移行し、スイッチ５１〜５４に対する操作に応じた処理を開始する。

また、ＣＰＵ１０は、プルアップ回路２０へ制御信号を出力することによって、プルアップ回路２０によるプルアップの動作を制御している。本実施の形態においては、ＣＰＵ１０が出力する制御信号は”Ｈ”／”Ｌ”のデジタル信号であり、制御信号が”Ｈ”の場合にプルアップ回路２０がプルアップを行うものとする。またＣＰＵ１０は、制御信号の”Ｈ”を出力している間、及びその後の所定期間に上述のスイッチ状態の検出を行うものとする。

プルアップ回路２０は第１の接続部２１、第２の接続部２２及び接続信号出力部２３を備えており、第１の接続部２１には２つの抵抗Ｒ１及びＲ２が接続され、第２の接続部２２には２つの抵抗Ｒ３及びＲ４が接続されている。第１の接続部２１は、例えば１つのＰチャネル型ＭＯＳ（Metal Oxide Semiconductor）トランジスタを用いて構成され、ＭＯＳトランジスタのソースを電源電位に接続し、ドレインを抵抗Ｒ１及びＲ２に接続し、ＭＯＳトランジスタのオン／オフを切り替えることによって、電源電位と抵抗Ｒ１及びＲ２との接続／遮断を行う。第２の接続部２２も同様の構成であり、電源電位と抵抗Ｒ３及びＲ４との接続／遮断を行う。

また、接続部２１及び２２は、接続信号出力部２３からそれぞれ与えられる接続信号に応じて個別に接続／遮断を行うようにしてある。本実施の形態においては、接続信号出力部２３が出力する接続信号は”Ｈ”／”Ｌ”のデジタル信号であり、与えられた接続信号が”Ｈ”の場合に、接続部２１及び２２は、ＭＯＳトランジスタをオンするなどして、抵抗を電源電位に接続する（プルアップする）ものとする。

上述の従来のプルアップ回路１２０（図６参照）は、４つのスイッチ５１〜５４を一括してプルアップする構成であるため、４つのスイッチ５１〜５４が同時にオン状態となった場合の最大電流を供給可能なＭＯＳトランジスタを備える必要がある。これに対して、プルアップ回路２０が複数の接続部２１及び２２を有し、各接続部２１及び２２がそれぞれ２つのスイッチ５１、５２及び５３、５４をそれぞれプルアップする構成とすることによって、各接続部２１及び２２は従来のプルアップ回路１２０が有するＭＯＳトランジスタより小さいサイズのＭＯＳトランジスタを備えればよい。
また従来のプルアップ回路１２０が有するＭＯＳトランジスタを流れる最大電流に対して、各接続部２１及び２２のＭＯＳトランジスタを流れる最大電流は略半分である。このため、ＭＯＳトランジスタのオン抵抗がトランジスタサイズに関係なく一定であれば、各接続部２１及び２２にてそれぞれ消費される電力は、従来のプルアップ回路１２０が有するＭＯＳトランジスタによる消費電力の略１／４であり、プルアップ回路２０全体で略１／２に消費電力を低減することができる。

接続信号出力部２３は、ＣＰＵ１０からの制御信号が入力され、この制御信号に基づいて２つの接続信号を生成し、生成した２つの接続信号の一方を第１の接続部２１へ出力し、他方を第２の接続部２２へ出力する。接続信号出力部２３が生成する２つの接続信号は”Ｈ”となるタイミングがそれぞれ異なる信号であり、タイミングが異なる信号を接続部２１及び２２へそれぞれ与えることによって、プルアップのタイミングをずらすことができる。

図２は、本発明の実施の形態１に係るスイッチ状態検出装置１のプルアップ回路２０の動作を説明するための模式図であり、ＣＰＵ１０が出力する制御信号、接続信号出力部２３が出力する２つの接続信号（接続信号１及び接続信号２）、及びＣＰＵ１０の状態変化をタイミングチャートとして図示してある。

ＣＰＵ１０は、スリープ状態であるか否かにかかわらず、プルアップ回路２０へ制御信号を出力する。ＣＰＵ１０が出力する制御信号は、例えば１００ｍｓの周期でパルス幅が８ｍｓ程度の”Ｈ”を繰り返す信号である。接続信号出力部２３は、ＣＰＵ１０からの制御信号を基に２つの接続信号を生成するが、一方の接続信号１は制御信号と略同じ信号である。他方の接続信号２は、接続信号１を１０ｍｓ遅らせた信号であり、接続信号１の”Ｈ”と接続信号２の”Ｈ”とが重ならないようにしてある。

接続信号出力部２３が出力した接続信号１は第１の接続部２１へ与えられ、接続信号２は第２の接続部２２へ与えられる。接続部２１及び２２は、与えられた接続信号が”Ｈ”の場合に接続を行うが、接続信号１と接続信号２とは”Ｈ”のタイミングが異なることから、第１の接続部２１及び第２の接続部２２は異なるタイミングで接続を行う。

例えば、接続信号１が”Ｈ”に変化した場合、第１の接続部２１は抵抗Ｒ１及びＲ２を電源電位に接続する。これにより入力端子ＳＷ１及びＳＷ２が電源電位となるため、ＣＰＵ１０はスイッチ５１及び５２がオフ状態であることを検出できる。このとき、スイッチ５１又は５２がオン状態であれば入力端子ＳＷ１又はＳＷ２は接地電位となり、ＣＰＵ１０はスイッチ５１及び５２がオン状態であることを検出できる。

その後、接続信号１が”Ｌ”に変化して接続信号２が”Ｈ”に変化した場合、第２の接続部２２は抵抗Ｒ３及びＲ４を電源電位に接続する。これにより入力端子ＳＷ３及びＳＷ４は電源電位となるため、ＣＰＵ１０はスイッチ５３及び５４がオフ状態であることを検出できる。このとき、スイッチ５３又は５４がオン状態であれば、入力端子ＳＷ３又はＳＷ４は接地電位となり、ＣＰＵ１０はスイッチ５３又は５４がオン状態であることを検出できる。

このように、ＣＰＵ１０は接続信号１が”Ｈ”の場合にスイッチ５１及び５２の状態を検出し、接続信号２が”Ｈ”の場合にスイッチ５３及び５４の状態を検出することができる。接続信号が”Ｌ”の場合には、入力端子ＳＷ１〜ＳＷ４の電位は不定となるため、ＣＰＵ１０はスイッチ５１〜５４の状態を検出することはできない。このためＣＰＵ１０は、接続信号１が”Ｈ”の場合、即ち制御信号の”Ｈ”を出力している場合にのみ、入力端子ＳＷ１及びＳＷ２の入力電位に基づくスイッチ５１及び５２の状態検出を行い、接続信号２が”Ｈ”の場合、即ち制御信号の”Ｈ”を出力して１０ｍｓ後から更に８ｍｓが経過するまでの間にのみ、入力端子ＳＷ３及びＳＷ４の入力電位に基づくスイッチ５３及び５４の状態検出を行う。

また、ＣＰＵ１０はスリープ状態であっても上述のスイッチ状態検出を行っており、接続信号が”Ｈ”のときにスイッチ５１〜５４がオン状態であることを検出した場合には、ＣＰＵ１０はスリープ状態から通常の動作状態へ移行し、オン状態を検出したスイッチ５１〜５４に対応する処理を開始する。

以上の構成のスイッチ状態検出装置１においては、プルアップ回路２０に電源電位への接続／遮断を行う複数の接続部２１及び２２を設け、各接続部２１及び２２がそれぞれ複数のスイッチ５１、５２及び５３、５４を抵抗Ｒ１、Ｒ２及びＲ３、Ｒ４を介して電源電位に接続すると共に、各接続部２１及び２２が異なるタイミングで電源電位への接続を行うように、接続のタイミングが異なる接続信号を接続信号出力部２３が生成して各接続部２１及び２２へ出力する構成とすることにより、全てのスイッチ５１〜５４がオンされた場合であっても、スイッチ５１及び５２と、スイッチ５３及び５４とへ電流が流れるタイミングをずらすことができるため、全てのスイッチ５１〜５４へ同時に電流が流れる図６の従来のスイッチ状態検出装置１０１と比較して、プルアップ回路２０による最大消費電流を低減することができる。これにより、プルアップ回路２０の発熱量を低減することができ、また、プルアップ回路２０へ電流を供給する電源（図示は省略する）に要求される電流供給能力を低減することができる。

また、スイッチ５１〜５４のオン／オフの状態検出を行うＣＰＵ１０が、プルアップを行わせる制御信号をプルアップ回路２０へ出力し、この制御信号から接続信号出力部２３がタイミングの異なる複数の接続信号を精製して各接続部２１及び２２へ出力する構成とすることにより、ＣＰＵ１０の動作に同期してプルアップ回路２０にプルアップを行わせることができ、ＣＰＵ１０が適切なタイミングでスイッチ５１〜５４のオン／オフの状態を検出することができる。

なお、本実施の形態においては、スイッチ５１〜５４のオン／オフの状態をプルアップ回路２０を用いて検出する構成としたが、これに限るものではなく、プルダウンを行う回路を用いてオン／オフの状態を検出する構成としてもよい。この場合、スイッチ５１〜５４の一端に電源電位を接続しておき、他端にダイオードＤ１〜Ｄ４及び抵抗Ｒ１〜Ｒ４等を介してプルダウン回路を接続する。ただし、ダイオードＤ１〜Ｄ４の向きは図１と逆向きに接続する。

また、プルアップ回路２０の接続部２１及び２２が電源電位への接続を行わない場合に、ＣＰＵ１０の入力端子ＳＷ１〜ＳＷ４の電位が不定となる構成としたが、これに限るものではなく、例えば接続信号出力部２３が出力する接続信号が”Ｌ”の場合にＣＰＵ１０の入力端子ＳＷ１〜ＳＷ４を接地電位に固定する回路を設ける構成としてもよい。また、スイッチ状態検出装置１は４つのスイッチ５１〜５４のオン／オフの状態を検出する構成としたが、これに限るものではなく、３つ以下又は５つ以上のスイッチの状態を検出する構成としてもよく、本発明は少なくとも２つ以上のスイッチの状態を検出する装置に適用することができる。

また、プルアップ回路２０が２つの接続部２１及び２２を備える構成としたが、これに限るものではなく、３つ以上の接続部を備える構成としてもよい。この場合、接続信号出力部２３はＣＰＵ１０の制御信号から３つ以上の接続信号を生成して各接続部へ与えるが、以下の変形例に示すように、３つ以上の接続信号は”Ｈ”の期間が一部重複していてもよい。

（変形例）
図３は、本発明の実施の形態１の変形例に係るスイッチ状態検出装置１のプルアップ回路２０の動作を説明するための模式図である。図示は省略するが、変形例に係るスイッチ状態検出装置１のプルアップ回路２０は４つの接続部を備えており、４つの抵抗Ｒ１〜Ｒ４がそれぞれ異なる接続部に接続されている。接続信号出力部２３は４つの接続信号１〜４をＣＰＵ１０からの制御信号に基づいて生成し、各接続部へ出力する。

変形例の接続信号出力部２３は、ＣＰＵ１０からの制御信号に基づいて４つの接続信号１〜４を生成するが、接続信号１は制御信号と略同じ信号である。また接続信号２は、接続信号１を所定の遅延時間だけ遅らせた信号である。遅延時間は、例えば制御信号の”Ｈ”のパルス幅の略半分程度の時間とすることができる。同様に、接続信号３は接続信号２を所定の遅延時間だけ遅らせた信号であり、接続信号４は接続信号３を所定の遅延時間だけ遅らせた信号である。

変形例の接続信号出力部２３は、制御信号の”Ｈ”のパルス幅の略半分程度の遅延時間を設けた４つの接続信号１〜４を生成して４つの接続部へそれぞれ出力する。よって、４つの接続信号は”Ｈ”の期間が一部重複しており、４つの接続部のうちの２つが同時に動作する期間がある。このように、プルアップ回路２０が備える接続部の数が多い場合、各接続部へ出力される接続信号は”Ｈ”の期間が一部重複してもよく、この場合であってもプルアップ回路２０の最大消費電流を低減するという効果を得ることができる。

（実施の形態２）
実施の形態１に係るスイッチ状態検出装置１は複数の接続部２１及び２２へタイミングの異なる接続信号を出力する構成としたが、実施の形態２に係るスイッチ状態検出装置１は周期の異なる複数の接続信号を接続信号生成部２３が生成して接続部２１及び２２へ出力する構成である。図４は、本発明の実施の形態２に係るスイッチ状態検出装置１のプルアップ回路２０の動作を説明するための模式図である。なお、実施の形態２に係るスイッチ状態検出装置１の回路構成は、実施の形態１に係るスイッチ状態検出装置１の回路構成（図１参照）と略同じであるため、図示は省略する。

実施の形態２に係るスイッチ状態検出装置１の接続信号出力部２３は、ＣＰＵ１０からの制御信号に基づいて２つの接続信号１及び２を生成するが、接続信号１は制御信号と略同じ信号であり、１００ｍｓの周期で８ｍｓ程度の”Ｈ”を繰り返す信号である。これに対して接続信号２は、接続信号１の周期を２倍にした信号であり、２００ｍｓの周期で８ｍｓ程度の”Ｈ”を繰り返す信号である。なお、接続信号２が”Ｈ”となるタイミングは接続信号１が”Ｈ”となるタイミングと同じであってよい。

これによりスイッチ状態検出装置１は、スイッチ５１及び５２は１００ｍｓの周期でオン／オフの状態検出を行い、スイッチ５３及び５４は２００ｍｓの周期でオン／オフの状態検出を行うことができる。例えば、スイッチ５１及び５２はユーザによるスイッチ操作を高感度に検出する必要があり、スイッチ５３及び５４は低感度の検出で十分である場合など、スイッチ５１〜５４の種類などに応じて求められる検出感度が異なる場合がある。上記の実施の形態２に係るスイッチ状態検出装置１は、このような場合に、各スイッチ５１〜５４に求められる検出感度に最適な状態検出を行うことができ、プルアップ回路２０による平均消費電流を低減することができる。

なお、実施の形態２に係るスイッチ状態検出装置１は、接続信号出力部２３が周期の異なる複数の接続信号を生成して出力する構成としたが、以下の変形例に示すように、接続信号出力部２３が周期及びタイミングの異なる複数の接続信号を精製して出力する構成としてもよい。

（変形例）
図５は、本発明の実施の形態２の変形例に係るスイッチ状態検出装置１のプルアップ回路２０の動作を説明するための模式図である。変形例に係るスイッチ状態検出装置１の接続信号出力部２３は、ＣＰＵ１０からの制御信号に基づいて２つの接続信号１及び２を生成するが、接続信号１は制御信号と略同じ信号であり、１００ｍｓの周期で８ｍｓ程度の”Ｈ”を繰り返す信号である。これに対して接続信号２は、接続信号１の周期を２倍にすると共に、”Ｈ”の立ち上がりを１０ｍｓ程度遅らせた信号である。

これにより変形例に係るスイッチ状態検出装置１は、図４に示した実施の形態２に係るスイッチ状態検出装置１の場合と同様に、各スイッチ５１〜５４に求められる検出感度に最適な状態検出を行うことができ、プルアップ回路２０による平均消費電流を低減することができると共に、図２に示した実施の形態１に係るスイッチ状態検出装置１の場合と同様に、スイッチ５１〜５４へ電流が流れるタイミングをずらすことができるためプルアップ回路２０による最大消費電流を低減することができる。

本発明に係るスイッチ状態検出装置の構成を示す回路図である。 本発明の実施の形態１に係るスイッチ状態検出装置のプルアップ回路の動作を説明するための模式図である。 本発明の実施の形態１の変形例に係るスイッチ状態検出装置のプルアップ回路の動作を説明するための模式図である。 本発明の実施の形態２に係るスイッチ状態検出装置のプルアップ回路の動作を説明するための模式図である。 本発明の実施の形態２の変形例に係るスイッチ状態検出装置のプルアップ回路の動作を説明するための模式図である。 従来のスイッチ状態検出装置の構成を示す回路図である。

符号の説明

１ スイッチ状態検出装置
１０ ＣＰＵ
２０ プルアップ回路（電位接続回路）
２１、２２ 接続部
２３ 接続信号出力部
３１〜３４ 端子部
５１〜５４ スイッチ
Ｃ１〜Ｃ４ コンデンサ
Ｄ１〜Ｄ４ ダイオード
Ｒ１〜Ｒ４、Ｒ１１〜Ｒ１４ 抵抗

Claims (8)

1. 複数のスイッチのオン／オフの状態を検出するスイッチ状態検出装置において、
   前記複数のスイッチに抵抗を介してそれぞれ接続され、前記複数のスイッチを電源電位又は該電源電位より絶対値の小さい固定電位に接続する電位接続回路と、
   該電位接続回路により電源電位又は固定電位に接続された前記スイッチ及び前記抵抗の間の電位に応じて、前記スイッチのオン／オフの状態を検出する検出回路と
   を備え、
   前記電位接続回路は、
   前記複数のスイッチのうちの一又は複数のスイッチ、及び電源電位又は固定電位の接続／遮断をそれぞれ行う複数の接続部と、
   該複数の接続部にそれぞれ接続を行わせる複数の接続信号を出力する接続信号出力部と
   を有すること
   を特徴とするスイッチ状態検出装置。
2. 前記接続信号出力部は、前記複数の接続部に異なるタイミングでそれぞれ接続を行わせる複数の接続信号を出力するようにしてあること
   を特徴とする請求項１に記載のスイッチ状態検出装置。
3. 前記接続信号出力部は、前記複数の接続部に異なる周期でそれぞれ接続を行わせる複数の接続信号を出力するようにしてあること
   を特徴とする請求項１又は請求項２に記載のスイッチ状態検出装置。
4. 前記検出回路は、前記複数のスイッチを電源電位／固定電位に接続させる制御信号を出力するようにしてあり、
   前記制御信号出力部は、前記制御信号の入力を受け付け、受け付けた制御信号に基づいて前記接続信号を生成して出力するようにしてあること
   を特徴とする請求項１乃至請求項３のいずれか１つに記載のスイッチ状態検出装置。
5. 複数の負荷を電源電位又は該電源電位より絶対値の小さい固定電位に接続する電位接続回路において、
   前記複数の負荷のうちの一又は複数の負荷、及び電源電位又は固定電位の接続／遮断をそれぞれ行う複数の接続部と、
   該複数の接続部にそれぞれ接続を行わせる複数の接続信号を出力する接続信号出力部と
   を備えることを特徴とする電位接続回路。
6. 前記接続信号出力部は、前記複数の接続部に異なるタイミングでそれぞれ接続を行わせる複数の接続信号を出力するようにしてあること
   を特徴とする請求項５に記載の電位接続回路。
7. 前記接続信号出力部は、前記複数の接続部に異なる周期でそれぞれ接続を行わせる複数の接続信号を出力するようにしてあること
   を特徴とする請求項５又は請求項６に記載の電位接続回路。
8. 前記制御信号出力部は、前記複数の負荷を電源電位又は固定電位に接続させる制御信号の入力を受け付け、該制御信号に基づいて前記接続信号を生成して出力するようにしてあること
   を特徴とする請求項５乃至請求項７のいずれか１つに記載の電位接続回路。

Images