JP2018019180A

JP2018019180A - 制御装置

Info

Publication number: JP2018019180A
Application number: JP2016146621A
Authority: JP
Inventors: 和則小澤; Kazunori Ozawa; 学森田; Manabu Morita
Original assignee: Anden Co Ltd
Current assignee: Denso Electronics Corp
Priority date: 2016-07-26
Filing date: 2016-07-26
Publication date: 2018-02-01

Abstract

【課題】より消費電力を低減する。【解決手段】第１入力端子１１ａ〜１５ａに接続された第１抵抗回路２２をプルアップ抵抗として機能させる第１駆動制御回路２０、２１と、第２入力端子１１ｂ〜１５ｂに接続された第２抵抗回路３２をプルアップ抵抗として機能させる第２駆動制御回路３０、３１を備える。制御回路１０は、低電力動作モードのとき、第２駆動制御回路３０、３１の駆動を停止して第２入力端子の電位判定を未実施として第１駆動制御回路を駆動して第１入力端子の電位判定を実施する。【選択図】図１

Description

本発明は、通常電力動作モードと低電力動作モードを切り替えて動作する機能を有する制御回路を有する制御装置に関するものである。

従来、複数のスイッチに接続された複数の入力端子を有するカスタムＩＣであって、複数の入力端子に接続されたプルアップ抵抗と、プルアップ抵抗を介して複数の入力端子をプルアップするプルアップ回路と、マイコンからの信号に応じてプルアップ回路の動作を制御するプルアップ制御部と、を備えた状態判定装置がある（例えば、特許文献１参照）。

特開２０１１−８１４４９号公報

上記特許文献１に記載された装置は、複数のスイッチに接続された全ての入力端子がプルアップ抵抗を介してプルアップされる構成となっている。したがって、電源から各プルアップ抵抗を介して各スイッチに接続された全ての入力端子に暗電流が流れるため、消費電力が大きくなってしまうという問題があった。

本発明は上記問題に鑑みたもので、より消費電力を低減することを目的とする。

上記目的を達成するため、請求項１に記載の発明は、第１入力端子（１１ａ〜１５ａ）に接続された第１抵抗回路（２２）と、第１抵抗回路をプルアップ抵抗またはプルダウン抵抗として機能させる第１駆動制御回路（２０、２１）と、第２入力端子（１１ｂ〜１５ｂ）に接続された第２抵抗回路（３２）と、第２抵抗回路をプルアップ抵抗またはプルダウン抵抗として機能させる第２駆動制御回路（３０、３１）と、通常電力動作モードと該通常電力動作モードより消費電力の少ない低電力動作モードを切り替えて動作する機能を有し、第１、第２駆動制御回路を駆動して第１、第２入力端子の電位判定を実施する制御回路（１０）と、を備え、制御回路は、低電力動作モードのとき、第２駆動制御回路の駆動を停止して第２入力端子の電位判定を未実施として第１駆動制御回路を駆動して第１入力端子の電位判定を実施し、第１入力端子の電位が所定電位となったとき、低電力動作モードから通常電力動作モードに移行し、第１駆動制御回路を駆動して第１入力端子の電位判定を実施するとともに第２駆動制御回路を駆動して第２入力端子の電位判定を実施する。

これによれば、制御回路は、低電力動作モードのとき、第２駆動制御回路の駆動を停止して第２入力端子の電位判定を未実施として第１駆動制御回路を駆動して第１入力端子の電位判定を実施するので、より消費電力を低減することができる。

また、請求項２に記載の発明では、制御回路は、第１駆動制御回路および第２駆動制御回路の少なくとも一方を間欠的に駆動して第１入力端子および第２入力端子の少なくとも一方の電位判定を実施する。したがって、さらに、消費電力を低減することができる。

また、請求項３に記載の発明では、制御装置は、第１抵抗回路と第１駆動制御回路の接続点と接地間に配置された抵抗回路２２２と、第２抵抗回路と第２駆動制御回路の接続点と接地間に配置された抵抗回路３２２と、を備えている。これによれば、第１駆動制御回路あるいは第２駆動制御回路の駆動を停止したときの第１入力端子あるいは第２入力端子の電位を安定させることができる。

また、請求項４に記載の発明では、制御装置は、第１入力端子に接続された第１ダイオード（２５０〜２５４）と、第２入力端子に接続された第２ダイオード（２５５〜２５９）と、を備え、制御回路は、第１ダイオードを介して第１入力端子と接続されるとともに第２ダイオードを介して第２入力端子と接続された入力端子（１０１ａ〜１０５ａ）を有している。これによれば、制御回路の入力端子の数を半減することができ、制御回路の小型化が可能である。

また、請求項５に記載の発明では、第１ダイオードと第２ダイオードの接続点と接地間に配置された抵抗（２４１）を備えている。これによれば、第１駆動制御回路あるいは第２駆動制御回路の駆動を停止したときの制御回路の入力端子の電位を安定させることができる。

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

本発明の第１実施形態の制御装置の回路図である。比較例の制御装置の回路図である。第１実施形態の制御装置で低減される電流について説明するための図である。比較例の制御装置の消費電流と入力チャンネル数の関係を表した図である。本発明の制御装置と比較例の制御装置の消費電流の違いについて説明するための図である。本発明の制御装置と比較例の制御装置の暗電流の違いについて説明するための図である。本発明の第２実施形態の制御装置の回路図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。

（第１実施形態）
本発明の第１実施形態に係る制御装置について図１〜６を用いて説明する。本実施形態の制御装置の回路図を図１に示す。本制御装置は、車両に搭載された電子制御装置（ＥＣＵ）として構成されている。

制御装置は、第１入力端子１１ａ〜１５ａ、第２入力端子１１ｂ〜１５ｂ、第１抵抗回路２３、第２抵抗回路３３、第１プルアップ回路２２、第２プルアップ回路３２、制御回路１０、第１オンオフ回路２０、第１駆動回路２１、第２オンオフ回路３０、第２駆動回路３１、抵抗２２２および抵抗３２２を有している。なお、第１オンオフ回路２０および第１駆動回路２１は、第１駆動制御回路に相当し、第２オンオフ回路３０および第２駆動回路３１は、第２駆動制御回路に相当する。抵抗２２２は、第１抵抗回路２２と第１駆動制御回路の接続点と接地間に配置された抵抗回路に相当し、抵抗３２２は、第２抵抗３２と第２駆動制御回路の接続点と接地間に配置された抵抗回路に相当する。

本実施形態の制御装置の入力端子は、第１入力端子１１ａ〜１５ａの入力Ａと第２入力端子１１ｂ〜１５ｂの入力Ｂの２系統の入力に分類されている。また、駆動回路は第１駆動回路２１と第２駆動回路３１に分かれており、オンオフ回路も第１オンオフ回路２０と第２オンオフ回路３０に分かれている。

第１抵抗回路２３は、５つの抵抗２３１を有している。また、第１プルアップ回路２２は、５つの第１抵抗２２１を有している。

第１入力端子１１ａ〜１５ａは、それぞれ第１抵抗回路２３の各抵抗２３１を介して制御回路１０の入力端子１０１ａ〜１０５ａに接続されている。また、第１入力端子１１ａ〜１５ａは、それぞれ第１プルアップ回路２２の各第１抵抗２２１および第１オンオフ回路２０を介して電源端子Ｖｃｃにプルアップ接続されている。

第２抵抗回路３３は、５つの抵抗３３１を有している。また、第２プルアップ回路３２は、５つの第２抵抗３２１を有している。

第２入力端子１１ｂ〜１５ｂは、それぞれ第２抵抗回路３３の各第２抵抗３３１を介して制御回路１０の入力端子１０１ｂ〜１０５ｂに接続されている。また、第２入力端子１１ｂ〜１５ｂは、それぞれ第２プルアップ回路３２の各第２抵抗３２１および第２オンオフ回路３０を介して電源端子Ｖｃｃにプルアップ接続されている。

第１入力端子１１ａ〜１５ａおよび第２入力端子１１ｂ〜１５ｂは、それぞれ不図示のスイッチを介して接地端子に接続されている。第１入力端子１１ａ〜１５ａおよび第２入力端子１１ｂ〜１５ｂのいずれかに接続されたスイッチがオンすると、このスイッチが接続された入力端子の電位はローレベルとなる。例えば、第１入力端子１１ａに接続されたスイッチがオンすると第１入力端子１１ａの電位はローレベルとなる。

制御回路１０は、入力端子１０１ａ〜１０５ａ、１０１ｂ〜１０５ｂ、出力端子１０６、１０７を有している。制御回路１０は、第１駆動回路２１および第２駆動回路３１を駆動するとともに入力端子１０１ａ〜１０５ａに接続された第１入力端子１１ａ〜１５ａおよび入力端子１０１ｂ〜１０５ｂに接続された第２入力端子１１ｂ〜１５ｂの電位判定を実施する。すなわち、第１入力端子１１ａ〜１５ａおよび第２入力端子１１ｂ〜１５ｂの各端子の電位がハイレベルであるかローレベルであるかを判定する。

第１駆動回路２１は、ＮＰＮ型トランジスタ２１１、抵抗２１２、２１３を有している。ＮＰＮ型トランジスタ２１１は、制御回路１０の出力端子１０６からローレベルの信号が入力されるとオフし、制御回路１０の出力端子１０６からハイレベルの信号が入力されるとオンする。

第１オンオフ回路２０は、ＰＮＰ型トランジスタ２０１、コンデンサ２０２、２０３、抵抗２０４、２０５を有している。ＰＮＰ型トランジスタ２０１は、第１駆動回路２１のＮＰＮ型トランジスタ２１１がオンするとオンし、第１駆動回路２１のＮＰＮ型トランジスタ２１１がオフするとオフする。第１オンオフ回路２０は、ＰＮＰ型トランジスタ２０１がオンすることにより、第１プルアップ回路２２の各第１抵抗２２１をプルアップ抵抗として機能させる。なお、ＰＮＰ型トランジスタ２０１がオフしているときには、第１プルアップ回路２２の各第１抵抗２２１はプルアップ抵抗として機能せず、第１入力端子１１ａ〜１５ａの電位は抵抗２２２によりローレベルとなる。

第２駆動回路３１は、ＮＰＮ型トランジスタ３１１、抵抗３１２、３１３を有している。ＮＰＮ型トランジスタ３１１は、制御回路１０の出力端子１０７からローレベルの信号が入力されるとオフし、制御回路１０の出力端子１０７からハイレベルの信号が入力されるとオンする。

第２オンオフ回路３０は、ＰＮＰ型トランジスタ３０１、コンデンサ３０２、３０３、抵抗３０４、３０５を有している。ＰＮＰ型トランジスタ３０１は、第２駆動回路３１のＮＰＮ型トランジスタ３１１がオンするとオンし、第２駆動回路３１のＮＰＮ型トランジスタ３１１がオフするとオフする。第２オンオフ回路３０は、ＰＮＰ型トランジスタ３０１がオンすることにより、第２プルアップ回路３２の各第２抵抗３２１をプルアップ抵抗として機能させる。なお、ＰＮＰ型トランジスタ３０１がオフしているときには、第２プルアップ回路３２の各第２抵抗３２１はプルアップ抵抗として機能せず、第２入力端子１１ｂ〜１５ｂの電位は抵抗３２２によりローレベルとなる。

制御回路１０は、通常電力動作モードと該通常電力動作モードより消費電力の少ない低電力動作モードを切り替えて動作する機能を有している。本制御装置の第１入力端子１１ａ〜１５ａには、制御回路１０をウェイクアップさせる信号が入力されるようになっている。制御回路１０は、第１入力端子１１ａ〜１５ａより入力される信号に応じてウェイクアップして通常電力動作モードとなるが、第２入力端子１１ｂ〜１５ｂより入力される信号に応じてウェイクアップはしない。

次に、本制御装置の作動について説明する。制御回路１０は、低電力動作モードのとき、第１駆動回路２１および第１オンオフ回路２０を間欠的に動作させ、第１入力端子１１ａ〜１５ａの電位判定を実施する処理を実施する。具体的には、制御回路１０は、低電力動作モードのとき、出力端子１０６からハイレベルのパルス信号を周期的に出力して、第１駆動回路２１および第１オンオフ回路２０を間欠的に動作させる。そして、制御回路１０は、第１駆動回路２１および第１オンオフ回路２０が動作している期間中に、第１入力端子１１ａ〜１５ａの電位判定を実施する。

なお、制御回路１０は、低電力動作モードのとき、第２駆動回路３１および第２オンオフ回路３０を動作させず、第２入力端子１１ｂ〜１５ｂの電位判定も実施しない。

また、制御回路１０は、低電力動作モードで、第１駆動回路２１および第１オンオフ回路２０を間欠的に動作させている期間中に、第１入力端子１１ａ〜１５ａの少なくとも１つの入力端子がローレベルになると、低電力動作モードから通常電力動作モードに移行するようになっている。

制御回路１０は、低電力動作モードから通常電力動作モードに移行すると、上記した第１駆動回路２１および第１オンオフ回路２０を間欠的に動作させ、第１入力端子１１ａ〜１５ａの電位判定を実施する処理を実施する処理を継続する。

さらに、制御回路１０は、第２駆動回路３１および第２オンオフ回路３０を間欠的に動作させ、第２入力端子１１ｂ〜１５ｂの電位判定を実施する処理を実施する処理を開始する。具体的には、制御回路１０は、通常電力動作モードになると、出力端子１０７からハイレベルのパルス信号を周期的に出力して、第２駆動回路３１および第２オンオフ回路３０を間欠的に動作させる。そして、制御回路１０は、第２駆動回路３１および第２オンオフ回路３０が動作している期間中に、第２入力端子１１ｂ〜１５ｂの電位判定を実施する。

また、制御回路１０は、第１入力端子１１ａ〜１５ａおよび第２入力端子１１ｂ〜１５ｂの全ての入力端子の電位がハイレベルになったと判定すると、通常電力動作モードから低電力動作モードに移行する。

図２は、入力端子５０ａ〜５９ａが２系統に分類されていない比較例の回路図である。この比較例の制御装置は、１つの駆動回路２１および１つのオンオフ回路２０を有している。

図１に示した本発明のオンオフ回路２０のＰＮＰ型トランジスタ２０１は、プルアップ回路２２の５つの第１抵抗２２１に電流を供給するのに対し、比較例のオンオフ回路２０のＰＮＰ型トランジスタ２０１は、プルアップ回路２２の１０個の抵抗２２１に電流を供給する。

このため、比較例のオンオフ回路２０のＰＮＰ型トランジスタ２０１は、図１に示した本発明のオンオフ回路２０のＰＮＰ型トランジスタ２０１よりもコレクタ電流が大きくなっている。また、比較例の駆動回路２１のＮＰＮ型トランジスタ２１１は、図１に示した本発明の駆動回路２１のＮＰＮ型トランジスタ２１１よりもベース電流が大きくなっている。

制御回路１０は、低電力動作モードのとき、駆動回路２１およびオンオフ回路２０を間欠的に動作させ、入力端子５０ａ〜５９ａの電位判定を実施する処理を実施する。

そして、制御回路１０は、低電力動作モードで、駆動回路２１およびオンオフ回路２０を間欠的に動作させている期間中に、入力端子５０ａ〜５９ａの少なくとも１つの入力端子がローレベルになると、低電力動作モードから通常電力動作モードに移行するようになっている。

制御回路１０は、低電力動作モードから通常電力動作モードに移行すると、上記した駆動回路２１およびオンオフ回路２０を間欠的に動作させ、入力端子５０ａ〜５９ａの電位判定を実施する処理を実施する処理を継続する。

上記したように、比較例の制御装置は、低電力動作モードで、駆動回路２１およびオンオフ回路２０を間欠的に動作させる際に、プルアップ回路２２の１０個の抵抗２２１に電流が流れる。

図３は、入力チャンネル（ＣＨ）数と比較例の制御装置の消費電流の関係を示した図である。比較例のような構成の制御装置は、入力チャンネル数が多くなるほど消費電流が増加することがわかる。

図１に示した本発明の制御装置は、低電力動作モードのとき、第２駆動回路３１および第２オンオフ回路３０を動作させない。すなわち、第２駆動回路３１を動作させないので、図４中の矢印Ｃ１に示すような第２駆動回路３１のＮＰＮ型トランジスタ３１１のベース電流を大幅に低減することができる。さらに、第２オンオフ回路３０を動作させないので、図４中の矢印Ｃ２に示すような第２オンオフ回路３０のＰＮＰ型トランジスタ３０から第２プルアップ回路３２の各抵抗３２１に流れる暗電流を大幅に低減することもできる。

また、図１に示した本発明の制御装置は、比較例の制御装置と比較して、オンオフ回路２０に接続されている抵抗２２１の数が少なくなっているので、オンオフ回路２０のＰＮＰ型トランジスタ２０１のコレクタ電流を小さくすることができる。このため、図４中の矢印Ｃ３に示すようなＰＮＰ型トランジスタ２０１から駆動回路２１のＮＰＮ型トランジスタ２１１に流れる電流を低減することができる。さらに、駆動回路２１のＮＰＮ型トランジスタ２１１に流れる電流が低減するので、図４中の矢印Ｃ４に示すような駆動回路２１のＮＰＮ型トランジスタ２１１のベース電流を低減することもできる。

図５は、図１に示した本発明の制御装置と図２に示した比較例の制御装置の消費電流の入力チャンネル数との関係を表した図である。図５中のＤ１は、比較例の制御装置の消費電流であり、Ｄ２は、図１に示した本発明の制御装置の消費電流である。図５は、制御回路１０が低電力動作モードで、駆動回路２１およびオンオフ回路２０を間欠的に動作させた場合の消費電流である。本発明の制御装置の消費電流は、比較例の制御装置の消費電流と比較して大幅に低減している。

図６は、図１に示した本発明の制御装置と図２に示した比較例の制御装置の暗電流の入力チャンネル数との関係を表した図である。図６中のＥ１は、比較例の制御装置の消費電流であり、Ｅ２は、図１に示した本発明の制御装置の消費電流である。図６の縦軸は、駆動回路２１およびオンオフ回路２０を周期的に動作させたときの制御装置で消費される電流の平均値となっている。本発明の制御装置は、比較例の制御装置と比較して暗電流が約１／２に低減している。

上記した構成によれば、制御装置は、第１入力端子１１ａ〜１５ａに接続された第１抵抗回路２２と、第１抵抗回路をプルアップ抵抗またはプルダウン抵抗として機能させる第１駆動制御回路２０、２１と、を備える。また、第２入力端子１１ｂ〜１５ｂに接続された第２抵抗回路３２と、第２抵抗回路をプルアップ抵抗またはプルダウン抵抗として機能させる第２駆動制御回路３０、３１と、を備える。さらに、通常電力動作モードと該通常電力動作モードより消費電力の少ない低電力動作モードを切り替えて動作する機能を有し、第１、第２駆動制御回路２０、２１、３０、３１を駆動して第１、第２入力端子１１ａ〜１５ａ、１１ｂ〜１５ｂの電位判定を実施する制御回路１０を備える。

そして、制御回路１０は、低電力動作モードのとき、第２駆動制御回路３０、３１の駆動を停止して第２入力端子１１ｂ〜１５ｂの電位判定を未実施として第１駆動制御回路２０、２１を駆動して第１入力端子１１ａ〜１５ａの電位判定を実施する。さらに、第１入力端子１１ｂ〜１５ｂの電位が所定電位となったとき、低電力動作モードから通常電力動作モードに移行し、第１駆動制御回路２０、２１を駆動して第１入力端子１１ａ〜１５ａの電位判定を実施するとともに第２駆動制御回路３０、３１を駆動して第２入力端子１１ｂ〜１５ｂの電位判定を実施する。

これによれば、制御回路１０は、低電力動作モードのとき、第２駆動制御回路３０、３１の駆動を停止して第２入力端子１１ｂ〜１５ｂの電位判定を未実施として第１駆動制御回路２０、２１を駆動して第１入力端子１１ａ〜１５ａの電位判定を実施するので、より消費電力を低減することができる。

また、第１入力端子１１ｂ〜１５ｂの電位が所定電位となったとき、低電力動作モードから通常電力動作モードに移行し、第１駆動制御回路２０、２１を駆動して第１入力端子１１ａ〜１５ａの電位判定を実施するとともに第２駆動制御回路３０、３１を駆動して第２入力端子１１ｂ〜１５ｂの電位判定を実施する。

したがって、通常電力動作モードでは、第１駆動制御回路２０、２１を駆動して第１入力端子１１ａ〜１５ａの電位判定を実施するとともに第２駆動制御回路３０、３１を駆動して第２入力端子１１ｂ〜１５ｂの電位判定を実施することもできる。

また、制御回路は、第１駆動制御回路および第２駆動制御回路の少なくとも一方を間欠的に駆動して第１入力端子および第２入力端子の少なくとも一方の電位判定を実施する。したがって、さらに、消費電力を低減することができる。

また、制御装置１０は、第１抵抗２２１と第１駆動制御回路２０、２１の接続点と接地間に配置された抵抗２２２と、第２抵抗３２１と第２駆動制御回路３０、３１の接続点と接地間に配置された抵抗３２２と、を備えている。これによれば、第１駆動制御回路２０、２１あるいは第２駆動制御回路３０、３１の駆動を停止したときの第１入力端子１１ａ〜１５ａあるいは第２入力端子１１ｂ〜１５ｂの電位を安定させることができる。

（第２実施形態）
本発明の第２実施形態に係る制御装置について図７を用いて説明する。上記第１実施形態の制御装置は、１０個の入力端子１０１ａ〜１０５ａ、１０１ｂ〜１０５ｂを有する制御回路１０を備えているが、本実施形態の制御回路１０は、図７に示すように、５個の入力端子１０１ａ〜１０５ａを有する制御回路１０を備えている。制御回路１０の入力端子１０１ａ〜１０５ａには、それぞれ抵抗回路２３の抵抗２３１が接続されている。

また、本実施形態の制御装置は、上記第１実施形態の制御装置の抵抗２２２、３２２に代えて５つの抵抗２４１を有する抵抗回路２４を有している。また、本実施形態の制御装置は、入力端子１１ａ〜１５ａ、１１ｂ〜１５ｂと抵抗回路２３の各抵抗２３１の間に１０個のダイオード２５０〜２５９を有している。

制御回路１０の入力端子１０１ａには、抵抗２３１、ダイオード２５０を介して入力端子１１ａが接続されるとともに抵抗２３１、ダイオード２５５を介して入力端子１１ｂが接続されている。

制御回路１０の入力端子１０２ａには、抵抗２３１、ダイオード２５１を介して入力端子１２ａが接続されるとともに抵抗２３１、ダイオード２５６を介して入力端子１２ｂが接続されている。

制御回路１０の入力端子１０３ａには、抵抗２３１、ダイオード２５２を介して入力端子１３ａが接続されるとともに抵抗２３１、ダイオード２５７を介して入力端子１３ｂが接続されている。

制御回路１０の入力端子１０４ａには、抵抗２３１、ダイオード２５３を介して入力端子１４ａが接続されるとともに抵抗２３１、ダイオード２５８を介して入力端子１４ｂが接続されている。

制御回路１０の入力端子１０５ａには、抵抗２３１、ダイオード２５４を介して入力端子１５ａが接続されるとともに抵抗２３１、ダイオード２５９を介して入力端子１５ｂが接続されている。

また、制御回路１０の入力端子１０１ａ〜１０５ａは、それぞれ抵抗２３１および抵抗回路２４の抵抗２４１を介して接地されている。

次に、本制御装置の作動について説明する。制御回路１０は、低電力動作モードのとき、第１駆動回路２１および第１オンオフ回路２０を間欠的に動作させ、入力端子１０１ａ〜１０５ａの電位判定を実施する処理を実施する。

制御回路１０は、低電力動作モードで、第１駆動回路２１および第１オンオフ回路２０を間欠的に動作させている期間中に、入力端子１０１ａ〜１０５ａの少なくとも１つの入力端子がローレベルになると、低電力動作モードから通常電力動作モードに移行するようになっている。

さらに、制御回路１０は、第２駆動回路３１および第２オンオフ回路３０を間欠的に動作させ、入力端子１０１ａ〜１０５ａの電位判定を実施する処理を実施する処理を開始する。具体的には、制御回路１０は、通常電力動作モードになると、出力端子１０７からハイレベルのパルス信号を周期的に出力して、第２駆動回路３１および第２オンオフ回路３０を間欠的に動作させる。そして、制御回路１０は、第２駆動回路３１および第２オンオフ回路３０が動作している期間中に、入力端子１０１ａ〜１０５ａの電位判定を実施する。

本実施形態では、上記第１実施形態と共通の構成から奏される同様の効果を上記第１実施形態と同様に得ることができる。

また、制御装置１０は、第１入力端子１１ａ〜１５ａに接続された第１ダイオード２５０〜２５４と、第２入力端子１１ｂ〜１５ｂに接続された第２ダイオード２５５〜２５９と、を備えている。また、制御回路１０は、第１ダイオード２５０〜２５４を介して第１入力端子１１ａ〜１５ａと接続されるとともに第２ダイオード２５５〜２５９を介して第２入力端子１１ｂ〜１５ｂと接続された入力端子１０１ａ〜１０５ａを有している。これによれば、制御回路の入力端子の数を半減することができ、制御回路の小型化が可能である。

また、第１ダイオード２５０〜２５４と第２ダイオード２５５〜２５９の接続点と接地間に配置された抵抗回路２４を備えている。これによれば、第１駆動制御回路２０、２１あるいは第２駆動制御回路３０、３１の駆動を停止したときの制御回路の入力端子の電位を安定させることができる。

（他の実施形態）
（１）上記実施形態では、車両に搭載された電子制御装置（ＥＣＵ）として制御装置を構成したが、ＥＣＵ以外の制御装置として構成することもできる。

（２）上記実施形態では、バイポーラトランジスタ２１１を用いて第１駆動回路２１を構成するとともにバイポーラトランジスタ３１１を用いて第２駆動回路３１を構成したが、ＭＯＳＦＥＴを用いて第１、第２駆動回路２１、３１を構成してもよい。

（３）上記実施形態では、バイポーラトランジスタ２０１を用いて第１オンオフ回路２０を構成するとともにバイポーラトランジスタ３０１を用いて第２オンオフ回路３０を構成したが、ＭＯＳＦＥＴを用いて第１、第２オンオフ回路２０、３０を構成してもよい。

（４）上記実施形態では、第１、第２プルアップ回路２２、３２をプルアップ抵抗として機能させるよう構成したが、第１、第２プルアップ回路２２、３２をプルダウン抵抗として機能させるように構成することもできる。

なお、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能である。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の材質、形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の材質、形状、位置関係等に限定される場合等を除き、その材質、形状、位置関係等に限定されるものではない。

１０制御回路
１０ａ〜１５ａ第１入力端子
１０ｂ〜１５ｂ第２入力端子
２３第１抵抗回路
３３第２抵抗回路
２２第１プルアップ回路
３２第２プルアップ回路
２０第１オンオフ回路
３０第２オンオフ回路
２１第１駆動回路
３１第２駆動回路

Claims

第１入力端子（１１ａ〜１５ａ）に接続された第１抵抗回路（２２）と、
前記第１抵抗回路をプルアップ抵抗またはプルダウン抵抗として機能させる第１駆動制御回路（２０、２１）と、
第２入力端子（１１ｂ〜１５ｂ）に接続された第２抵抗回路（３２）と、
前記第２抵抗回路をプルアップ抵抗またはプルダウン抵抗として機能させる第２駆動制御回路（３０、３１）と、
通常電力動作モードと該通常電力動作モードより消費電力の少ない低電力動作モードを切り替えて動作する機能を有し、前記第１、第２駆動制御回路を駆動して前記第１、第２入力端子の電位判定を実施する制御回路（１０）と、を備え、
前記制御回路は、前記低電力動作モードのとき、前記第２駆動制御回路の駆動を停止して前記第２入力端子の電位判定を未実施として前記第１駆動制御回路を駆動して第１入力端子の電位判定を実施し、前記第１入力端子の電位が所定電位となったとき、前記低電力動作モードから通常電力動作モードに移行し、前記第１駆動制御回路を駆動して前記第１入力端子の電位判定を実施するとともに前記第２駆動制御回路を駆動して前記第２入力端子の電位判定を実施する制御装置。
前記制御回路は、前記第１駆動制御回路および前記第２駆動制御回路の少なくとも一方を間欠的に駆動して前記第１入力端子および前記第２入力端子の少なくとも一方の電位判定を実施する請求項１に記載の制御装置。
前記第１抵抗回路と第１駆動制御回路の接続点と接地間に配置された抵抗回路（２２２）と、
前記第２抵抗と第２駆動制御回路の接続点と接地間に配置された抵抗回路（３２２）と、を備えた請求項１または２に記載の制御装置。
前記第１入力端子に接続された第１ダイオード（２５０〜２５４）と、
前記第２入力端子に接続された第２ダイオード（２５５〜２５９）と、を備え、
前記制御回路は、前記第１ダイオードを介して前記第１入力端子と接続されるとともに前記第２ダイオードを介して前記第２入力端子と接続された入力端子（１０１ａ〜１０５ａ）を有している請求項１または２に記載の制御装置。
前記第１ダイオードと前記第２ダイオードの接続点と接地間に配置された抵抗回路（２４）を備えた請求項４に記載の制御装置。