JP2009280111A - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP2009280111A JP2009280111A JP2008134863A JP2008134863A JP2009280111A JP 2009280111 A JP2009280111 A JP 2009280111A JP 2008134863 A JP2008134863 A JP 2008134863A JP 2008134863 A JP2008134863 A JP 2008134863A JP 2009280111 A JP2009280111 A JP 2009280111A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- supply circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
【課題】 制御回路動作確定電圧を上回る電源電圧にでき、確実にリセットを行うことができる電源回路を提供すること。
【解決手段】 リセット信号によって規定された初期動作を行うマイコンを有する制御回路3への電源供給を行う電源回路1において、外部から入力される入力電源電圧により作動し、所定範囲の一定した電源電圧を出力して制御回路への電源供給を行う定電圧電源回路部2と、定電圧電源回路部2へ入力される入力電源電圧Vignの立上りの緩慢度合いに左右されず、定電圧電源回路部2の出力電圧V1の立上りを急峻にする立ち上がり特性変更手段を備えた。
【選択図】 図1
【解決手段】 リセット信号によって規定された初期動作を行うマイコンを有する制御回路3への電源供給を行う電源回路1において、外部から入力される入力電源電圧により作動し、所定範囲の一定した電源電圧を出力して制御回路への電源供給を行う定電圧電源回路部2と、定電圧電源回路部2へ入力される入力電源電圧Vignの立上りの緩慢度合いに左右されず、定電圧電源回路部2の出力電圧V1の立上りを急峻にする立ち上がり特性変更手段を備えた。
【選択図】 図1
Description
本発明は、マイコンを含む制御回路に電源を供給する電源回路の技術分野に属する。
従来では、プリンタ等に用いられ電源投入時にリセットパルスを発生している(例えば、特許文献1参照。)。
実開昭58−47927号公報(第1−7頁、全図)
しかしながら、マイコンを使用した制御回路において、リセット回路の時定数が限られる回路においては、電源立上りが緩慢な場合に、電源電圧が動作確定領域外(低い電圧)で解除され、制御回路の誤動作が発生することがあり問題であった。
本発明は、上記問題点に着目してなされたもので、その目的とするところは、制御回路動作確定電圧を上回る電源電圧にでき、確実にリセットを行うことができる電源回路を提供することにある。
上記目的を達成するため、請求項1記載の発明では、リセット信号を出力するリセット回路と、前記リセット信号によって規定された初期動作を行うマイコンを有する制御回路への電源供給を行う電源回路において、外部から入力される入力電源電圧により作動し、所定範囲の一定した電源電圧を出力して前記制御回路への電源供給を行う定電圧電源回路部と、前記定電圧電源回路部へ入力される前記入力電源電圧の立上りの緩慢度合いに左右されず、前記定電圧電源回路部の出力電圧の立上りを急峻にする立ち上がり特性変更手段と、を備えたことを特徴とする。
よって、本発明にあっては、制御回路動作確定電圧を上回る電源電圧にでき、制御回路が確実にリセットによる初期動作を行うことができる。
以下、本発明の電源回路を実現する実施の形態を、請求項1,2に係る発明に対応する実施例1と、請求項1,3に係る発明に対応する実施例2及び実施例3とに基づいて説明する。
まず、構成を説明する。
図1は実施例1の電源回路が組み込まれるシステム構成を示すブロック図である。
実施例1の電源回路1は、定電圧電源回路部2、SW(スイッチ)回路部8を備え、システムとしては、制御回路3、バッテリ4、他システム5を備え、車載されるシステムである。
定電圧電源回路部2は、制御回路用の電源であり、バッテリ4からの電源入力により、制御回路3への電源供給を行う。なお、制御回路3への供給電圧により、制御回路3に内蔵されるマイコンはリセット、起動処理を行うことになる。
SW回路部8は、定電圧電源回路部2の出力電圧の立上りを急峻に行うよう制御する。
図1は実施例1の電源回路が組み込まれるシステム構成を示すブロック図である。
実施例1の電源回路1は、定電圧電源回路部2、SW(スイッチ)回路部8を備え、システムとしては、制御回路3、バッテリ4、他システム5を備え、車載されるシステムである。
定電圧電源回路部2は、制御回路用の電源であり、バッテリ4からの電源入力により、制御回路3への電源供給を行う。なお、制御回路3への供給電圧により、制御回路3に内蔵されるマイコンはリセット、起動処理を行うことになる。
SW回路部8は、定電圧電源回路部2の出力電圧の立上りを急峻に行うよう制御する。
制御回路3は、マイコンを内蔵し、センサ信号入力6に対して、マイコンにより演算処理や制御処理等を行って、制御信号7を出力する。
バッテリ4は、接続される各システムや回路に電源電圧の供給を行う。
他システム5は、バッテリ4から電源電圧の供給を受けて作動するものであり、例えば、マイコンを内蔵したコントローラや装置等である。
バッテリ4は、接続される各システムや回路に電源電圧の供給を行う。
他システム5は、バッテリ4から電源電圧の供給を受けて作動するものであり、例えば、マイコンを内蔵したコントローラや装置等である。
図2は実施例1の電源回路1の具体的な回路構成を示す図である。
図2の電源回路1は、定電圧電源回路部2とSW回路部8を備えている。
まず上流側となるSW回路部8の具体的回路構成から説明する。
SW回路部8は、抵抗R30,R31,R32、トランジスタTR30,TR31を備えている。
バッテリ4からSW回路部8へは、バッテリ4のプラス端子からスイッチ9、ダイオードD1を介して、トランジスタTR30のエミッタへ入力する。
トランジスタTR30のベースは抵抗R30の一端に接続されている。
トランジスタTR30のコレクタは、SW回路部8の出力端子となり、出力電圧Vinを出力する。
図2の電源回路1は、定電圧電源回路部2とSW回路部8を備えている。
まず上流側となるSW回路部8の具体的回路構成から説明する。
SW回路部8は、抵抗R30,R31,R32、トランジスタTR30,TR31を備えている。
バッテリ4からSW回路部8へは、バッテリ4のプラス端子からスイッチ9、ダイオードD1を介して、トランジスタTR30のエミッタへ入力する。
トランジスタTR30のベースは抵抗R30の一端に接続されている。
トランジスタTR30のコレクタは、SW回路部8の出力端子となり、出力電圧Vinを出力する。
ダイオードD1のカソードとトランジスタTR30のエミッタの間と、グランドの間には、抵抗R31と抵抗R32を直列させて設ける。
抵抗R30の他方の端部は、トランジスタTR31のコレクタと接続する。
抵抗R31と抵抗R32の間は、トランジスタTR31のベースと接続する。トランジスタTR31のエミッタはグランドと接地させる。
抵抗R30の他方の端部は、トランジスタTR31のコレクタと接続する。
抵抗R31と抵抗R32の間は、トランジスタTR31のベースと接続する。トランジスタTR31のエミッタはグランドと接地させる。
次に、定電圧電源回路部2について説明する。
定電圧電源回路部2は、コンデンサC1、抵抗R1,R2,R4、トランジスタTR1,TR2,TR3、VREF部10を備えている。
SW回路部8の出力Vinは、トランジスタTR1のエミッタへ入力される。
トランジスタTR1のコレクタは、定電圧電源回路部2の出力である電源電圧V1(=Vout)の出力端子に接続される。
トランジスタTR1のベースは、抵抗R1の一端に接続される。
定電圧電源回路部2は、コンデンサC1、抵抗R1,R2,R4、トランジスタTR1,TR2,TR3、VREF部10を備えている。
SW回路部8の出力Vinは、トランジスタTR1のエミッタへ入力される。
トランジスタTR1のコレクタは、定電圧電源回路部2の出力である電源電圧V1(=Vout)の出力端子に接続される。
トランジスタTR1のベースは、抵抗R1の一端に接続される。
トランジスタTR1のエミッタとSW回路部8の間と、グランドの間には、コンデンサC1を設ける。
抵抗R1は、トランジスタTR1のベースに一端を接続し、トランジスタTR2のコレクタに一端を接続している。
トランジスタTR2は、コレクタを抵抗R1に接続し、ベースをVREF部10に接続し、エミッタを抵抗R2に接続する。
抵抗R1は、トランジスタTR1のベースに一端を接続し、トランジスタTR2のコレクタに一端を接続している。
トランジスタTR2は、コレクタを抵抗R1に接続し、ベースをVREF部10に接続し、エミッタを抵抗R2に接続する。
トランジスタTR3は、ベースとコレクタを接続し、抵抗R4とトランジスタTR1のコレクタとの間に接続する。トランジスタTR3のエミッタは、抵抗R2に接続する。
抵抗R2は、一端をトランジスタTR2のエミッタ及びトランジスタTR3のエミッタに接続し、他端をグランドに接地する。
抵抗R2は、一端をトランジスタTR2のエミッタ及びトランジスタTR3のエミッタに接続し、他端をグランドに接地する。
抵抗R4は、一端をトランジスタTR3のベース及びコレクタ、並びにトランジスタTR1のコレクタに接続し、他端をグランドに接地する。
さらに、定電圧電源回路部の出力と、電源電圧V1の出力端子の間と、グランドの間には、コンデンサC2を設ける。
さらに、定電圧電源回路部の出力と、電源電圧V1の出力端子の間と、グランドの間には、コンデンサC2を設ける。
図3は実施例1の電源回路のVREF部の回路例を示す図である。
VREF部10は、抵抗R5、ツェナーダイオードZD1からなり、ツェナーダイオードZD1はアノードをグランドに接地し、カソードをVREF部10の出力としてトランジスタTR2のベースへ接続する。ツェナーダイオードZD1のカソード側には、定電圧電源回路部2の入力(回路例で異なるが、Vign又はVin)を、抵抗R5を介して接続する。
VREF部10は、抵抗R5、ツェナーダイオードZD1からなり、ツェナーダイオードZD1はアノードをグランドに接地し、カソードをVREF部10の出力としてトランジスタTR2のベースへ接続する。ツェナーダイオードZD1のカソード側には、定電圧電源回路部2の入力(回路例で異なるが、Vign又はVin)を、抵抗R5を介して接続する。
図4は制御回路3のリセット回路の例を示す図である。
マイコンを備える制御回路3では、リセット回路31又はリセット回路32により、リセット信号を作成し、マイコンを含む回路に出力する。
図4(a)には、電源V1の立上りを微分してリセット信号を出力するリセット回路31を示す。リセット回路31は、電源電圧V1からグランドまでに、コンデンサC20と抵抗R20を、コンデンサC20が上流となる直列に配置し、電圧比較器又はシュミットインバータ等で構成される波形整形回路OP1で波形整形して出力する構成である。
次に、図4(b)には、電源V1の立上りを積分してリセット信号を出力するリセット信号32を示す。リセット回路32は、電源電圧V1からグランドまでに、抵抗R20とコンデンサC20を、抵抗R20が上流となる直列に配置し、波形整形回路OP1で波形整形して出力する構成である。
マイコンを備える制御回路3では、リセット回路31又はリセット回路32により、リセット信号を作成し、マイコンを含む回路に出力する。
図4(a)には、電源V1の立上りを微分してリセット信号を出力するリセット回路31を示す。リセット回路31は、電源電圧V1からグランドまでに、コンデンサC20と抵抗R20を、コンデンサC20が上流となる直列に配置し、電圧比較器又はシュミットインバータ等で構成される波形整形回路OP1で波形整形して出力する構成である。
次に、図4(b)には、電源V1の立上りを積分してリセット信号を出力するリセット信号32を示す。リセット回路32は、電源電圧V1からグランドまでに、抵抗R20とコンデンサC20を、抵抗R20が上流となる直列に配置し、波形整形回路OP1で波形整形して出力する構成である。
作用を説明する。
[緩慢な入力上昇に対しても電源立上りを良くする作用]
図5は実施例1におけるバッテリ4から供給される電圧Vign、従来の立上りを示すV1、スイッチの制御タイミング、定電圧電源回路部2の入力電圧Vin、実施例1の立上りを示すVout(=V1)、リセット信号のタイムチャートである。
実施例1において、図5(a)に示すように、SW回路部8への入力電圧Vignが緩慢に上昇してくると、それに合わせて、抵抗R31と抵抗R32での分圧値が上昇する。そして、トランジスタTR31の駆動のしきい値電圧Vsまで達すると、トランジスタTR31のコレクタ−エミッタ間がオンとなり、トランジスタTR30のエミッタ−ベースから抵抗R1へ電流を引き込むようにして、トランジスタTR30がオンとなり、この時点まで立上ったトランジスタTR30のエミッタ入力電圧Vignが、トランジスタTR30のコレクタ出力電圧Vinとして急峻に立上り、SW回路部8から定電圧電源回路部2へ出力される(図5(c),(d)参照)。
[緩慢な入力上昇に対しても電源立上りを良くする作用]
図5は実施例1におけるバッテリ4から供給される電圧Vign、従来の立上りを示すV1、スイッチの制御タイミング、定電圧電源回路部2の入力電圧Vin、実施例1の立上りを示すVout(=V1)、リセット信号のタイムチャートである。
実施例1において、図5(a)に示すように、SW回路部8への入力電圧Vignが緩慢に上昇してくると、それに合わせて、抵抗R31と抵抗R32での分圧値が上昇する。そして、トランジスタTR31の駆動のしきい値電圧Vsまで達すると、トランジスタTR31のコレクタ−エミッタ間がオンとなり、トランジスタTR30のエミッタ−ベースから抵抗R1へ電流を引き込むようにして、トランジスタTR30がオンとなり、この時点まで立上ったトランジスタTR30のエミッタ入力電圧Vignが、トランジスタTR30のコレクタ出力電圧Vinとして急峻に立上り、SW回路部8から定電圧電源回路部2へ出力される(図5(c),(d)参照)。
定電圧電源回路部2は、前記SW回路部8が無い従来の状態では、図5(a)に示すように、入力が緩慢に上昇してくると、VREF部10を通じてトランジスタTR2のベースがバイアスされ、ベース−エミッタ電圧VBE(約0.7V)を超えた時点で駆動可能となり、トランジスタTR1のベースからベース電流を駆動可能にし、トランジスタTR1のコレクタ−エミッタを通過した出力(V1)は、急速に入力電圧に近い出力になるよう立上る。そして、入力電圧上昇と同期して出力も上昇する(図5(b)のV1に示す特性となる)。これに対し本実施例1のSW回路部8が介挿された場合は、SW回路部8の出力である電圧Vinが急峻に立上るために、定電圧電源回路部2の出力電圧V1も急峻に立上ることになる(図5(b)に対する図5(e)の立上り参照)。
これによって、バッテリ4からの入力電圧Vignが緩慢に上昇してもリセット回路31又は32により出力されるリセット信号によるリセット時間TRに対して、定電圧電源回路部2の出力電圧V1の立上り時間Tsを充分に短く出来る。そのため、制御回路3の初期動作が安定して行われる。
なお、定電圧電源回路部2の出力電圧V1の出力の上昇リミットは、VREF部10で設定され、例えば、5Vのツェナーダイオードによりリミットされ、5Vの定電圧制御領域にはいる。
なお、定電圧電源回路部2の出力電圧V1の出力の上昇リミットは、VREF部10で設定され、例えば、5Vのツェナーダイオードによりリミットされ、5Vの定電圧制御領域にはいる。
定電圧電源回路部2の定電圧制御領域では、出力電圧V1が高くなると、トランジスタTR3におけるコレクタ−エミッタ電流が増加し、その分トランジスタTR2のコレクタ−エミッタ電流が減少し、トランジスタTR1の出力を低下させて、出力電圧V1を所定範囲内となるよう低下させる。
また、定電圧電源回路部2の定電圧制御領域では、出力電圧V1が低くなると、トランジスタTR3におけるコレクタ−エミッタ電流が減少し、その分、トランジスタTR2のコレクタ−エミッタ電流が増加し、その分トランジスタTR1の出力を上昇させて、出力電圧V1を所定範囲内となるよう上昇させる。
また、定電圧電源回路部2の定電圧制御領域では、出力電圧V1が低くなると、トランジスタTR3におけるコレクタ−エミッタ電流が減少し、その分、トランジスタTR2のコレクタ−エミッタ電流が増加し、その分トランジスタTR1の出力を上昇させて、出力電圧V1を所定範囲内となるよう上昇させる。
さらに説明する。
図6は、電源の急峻な立上り状態及び緩慢な立上り状態の電圧Vign、電圧V1、リセット信号のタイムチャートである。
マイコンを含む制御回路3は、一般的に電源立上り時に、制御回路3の初期状態を規定するため、リセット回路31又は32により、リセット信号を作成し、マイコンを含む初期状態規定を必要とする関係回路に供給し、規定された回路状態により動作を開始するようにしている。
図6は、電源の急峻な立上り状態及び緩慢な立上り状態の電圧Vign、電圧V1、リセット信号のタイムチャートである。
マイコンを含む制御回路3は、一般的に電源立上り時に、制御回路3の初期状態を規定するため、リセット回路31又は32により、リセット信号を作成し、マイコンを含む初期状態規定を必要とする関係回路に供給し、規定された回路状態により動作を開始するようにしている。
ここで、微分タイプのリセット回路31では、電源の立上り(dv/dt)を微分し、放電時定数、つまりコンデンサC20と抵抗R20の値の積とシュミット回路の閾値でリセット時間TRを決める。積分タイプのリセット回路32では、積分時定数、つまりコンデンサC20と抵抗R20の値の積とシュミット回路の閾値でリセット時間TRを決める。
これに対して、制御回路3の電源電圧V1の立上り速度が遅いと、制御回路3の初期状態を規定する回路動作確定電圧までの電圧立ち上がり時間Tsが、リセット時間TRより長くなり、リセット信号による制御回路初期状態規定化の効果を発生しない場合があり、制御回路の誤動作につながる。
これに対して、制御回路3の電源電圧V1の立上り速度が遅いと、制御回路3の初期状態を規定する回路動作確定電圧までの電圧立ち上がり時間Tsが、リセット時間TRより長くなり、リセット信号による制御回路初期状態規定化の効果を発生しない場合があり、制御回路の誤動作につながる。
車載される制御回路3の場合、制御回路用の電源の入力電圧は、バッテリ4から供給されるが、バッテリ4が古くなったり、低温の環境下では、バッテリ4の能力が低下し、他システム5の負荷が重い状態では、IGNのスイッチ9のオン時に、バッテリ4から他システム5の負荷に電流を供給しきれない場合がある。
すると、バッテリ端子電圧が低下し、他システム5の負荷が軽減されるとともに、徐々に立上る場合があり、制御回路用の電源、つまり定電圧電源回路部2の入力電圧もこれに同期し、緩慢に立上ることがある(図6(b)参照)。そのため、リセット時間TRに対して立上り時間Tsを充分に短くする必要がある。
すると、バッテリ端子電圧が低下し、他システム5の負荷が軽減されるとともに、徐々に立上る場合があり、制御回路用の電源、つまり定電圧電源回路部2の入力電圧もこれに同期し、緩慢に立上ることがある(図6(b)参照)。そのため、リセット時間TRに対して立上り時間Tsを充分に短くする必要がある。
実施例1では、上記説明のように、バッテリ4と定電圧電源回路部2の間にSW回路部8を介挿し、バッテリ4からの入力電圧Vignの立ち上がり特性を急峻にし、定電圧電源回路部2の入力電圧Vinとしたことにより、制御回路3に供給する電源電圧がTR>>Ts、つまりリセット時間TRに対して立上り時間Tsを充分に短くするようにしている(図1の経路101)。
次に、効果を説明する。
実施例1の電源回路にあっては、下記に列挙する効果を得ることができる。
実施例1の電源回路にあっては、下記に列挙する効果を得ることができる。
(1)リセット信号を出力するリセット回路31,32と、リセット信号によって規定された初期動作を行うマイコンを有する制御回路3への電源供給を行う電源回路1において、外部から入力される入力電源電圧により作動し、所定範囲の一定した電源電圧を出力して制御回路への電源供給を行う定電圧電源回路部2と、定電圧電源回路部2へ入力される入力電源電圧Vignの立上りの緩慢度合いに左右されず、定電圧電源回路部2の出力電圧V1の立上りを急峻にし、リセット信号を確実に発生させるSW回路部8を備えたため、制御回路3が制御回路動作確定電圧を上回る電源電圧で確実にリセットによる初期動作を行うことができる。
(2)上記(1)において、特性変更手段は、入力電源電圧を直列抵抗R31,R32で分圧して電圧検出を行う電圧検出部分と、抵抗R31,R32の分圧値が所定値になると、スイッチ閉動作を行い、予め設定された所定電圧値の電圧Vinを定電圧電源回路部2へ出力するトランジスタTR30,TR31、抵抗R30からなるスイッチ動作部分を備えたSW回路部8であるため、入力電源電圧Vignの立上りが緩慢であっても、電圧Vignが所定値に達した後に、定電圧電源回路部2への出力を行うようスイッチ動作を行うことにより、制御回路3が制御回路動作確定電圧を上回る電源電圧で確実にリセットによる初期動作を行うことができる。
実施例2は、特性変更手段として、電圧オフセット回路部を備えるようにした例である。
構成を説明する。
図7は実施例2の電源回路が組み込まれるシステム構成を示すブロック図である。
実施例2の電源回路1は、定電圧電源回路部2と電圧オフセット回路部11を備えている。
電圧オフセット回路部11は、電圧オフセット素子(以後オフセット素子)により、予め設定した電圧に達した後に、バッテリ4からの電源電圧Vignを予め設定した電圧差(入出力特性をシフト=電圧オフセット)を持ったVinとして定電圧電源回路部2に入力する。
構成を説明する。
図7は実施例2の電源回路が組み込まれるシステム構成を示すブロック図である。
実施例2の電源回路1は、定電圧電源回路部2と電圧オフセット回路部11を備えている。
電圧オフセット回路部11は、電圧オフセット素子(以後オフセット素子)により、予め設定した電圧に達した後に、バッテリ4からの電源電圧Vignを予め設定した電圧差(入出力特性をシフト=電圧オフセット)を持ったVinとして定電圧電源回路部2に入力する。
図8は実施例2の電源回路1の具体的な回路例を示す図である。
図8の電源回路1は、定電圧電源回路部2と電圧オフセット回路部11を備えている。定電圧電源回路部2については実施例1と同様であるので、説明を省略する。実施例2では、定電圧電源回路部2の上流側に電圧オフセット回路部11を設けている。
バッテリ4からの入力電圧Vignは、ダイオードD1を介して電圧オフセット回路部11のトランジスタTR10のエミッタへ入力する。トランジスタTR10のコレクタは、電圧オフセット回路部11の出力端子として、定電圧電源回路部2のトランジスタTR1のエミッタへ接続する。トランジスタTR10のベースは、トランジスタTR11のコレクタへ接続する。
トランジスタTR11はエミッタフォロワであり、エミッタは抵抗R10を介して接地するようにし、ベースは、定電圧電源回路部2のトランジスタTR1のコレクタ(電圧V1の出力端子)に接続する。
抵抗R10は一端をトランジスタTR11のエミッタへ接続し、他端を接地する。
そして、カソードをトランジスタTR10のエミッタに接続し、アノードをトランジスタTR10のコレクタに接続するようにして、オフセット素子であるツェナーダイオードZD10を設ける。
図8の電源回路1は、定電圧電源回路部2と電圧オフセット回路部11を備えている。定電圧電源回路部2については実施例1と同様であるので、説明を省略する。実施例2では、定電圧電源回路部2の上流側に電圧オフセット回路部11を設けている。
バッテリ4からの入力電圧Vignは、ダイオードD1を介して電圧オフセット回路部11のトランジスタTR10のエミッタへ入力する。トランジスタTR10のコレクタは、電圧オフセット回路部11の出力端子として、定電圧電源回路部2のトランジスタTR1のエミッタへ接続する。トランジスタTR10のベースは、トランジスタTR11のコレクタへ接続する。
トランジスタTR11はエミッタフォロワであり、エミッタは抵抗R10を介して接地するようにし、ベースは、定電圧電源回路部2のトランジスタTR1のコレクタ(電圧V1の出力端子)に接続する。
抵抗R10は一端をトランジスタTR11のエミッタへ接続し、他端を接地する。
そして、カソードをトランジスタTR10のエミッタに接続し、アノードをトランジスタTR10のコレクタに接続するようにして、オフセット素子であるツェナーダイオードZD10を設ける。
作用を説明する。
[緩慢な入力上昇に対しても電源立上りを良くする作用]
図9は実施例2における電圧Vign、従来の立上りを示すV1、スイッチの制御タイミング、電圧Vin、実施例2の立上りを示すVout(=V1)、リセット信号のタイムチャートである。
実施例2では、電圧オフセット回路部11は、トランジスタTR10が動作するまでは、ツェナーダイオードZD10によりツェナー電圧Vzd(例えば2.3V)の分、入出力特性をシフト(電圧をオフセット)させ、Vin=Vign−VzdでVignがVzd以上でその電圧差をVinとして出力させている(図9(d)参照)。
回路動作としては、定電圧電源回路部2への入力電圧Vinが、トランジスタTR2のベース−エミッタ動作電圧Vbeになった時点で定電圧電源回路部2の出力電圧V1は立上り始める(図9(e)参照)。
[緩慢な入力上昇に対しても電源立上りを良くする作用]
図9は実施例2における電圧Vign、従来の立上りを示すV1、スイッチの制御タイミング、電圧Vin、実施例2の立上りを示すVout(=V1)、リセット信号のタイムチャートである。
実施例2では、電圧オフセット回路部11は、トランジスタTR10が動作するまでは、ツェナーダイオードZD10によりツェナー電圧Vzd(例えば2.3V)の分、入出力特性をシフト(電圧をオフセット)させ、Vin=Vign−VzdでVignがVzd以上でその電圧差をVinとして出力させている(図9(d)参照)。
回路動作としては、定電圧電源回路部2への入力電圧Vinが、トランジスタTR2のベース−エミッタ動作電圧Vbeになった時点で定電圧電源回路部2の出力電圧V1は立上り始める(図9(e)参照)。
定電圧電源回路部2の出力電圧V1は、トランジスタTR11のベースに供給されている。そして、トランジスタTR11のベース−エミッタ電圧VbeになるとトランジスタTR11が駆動状態になりトランジスタTR10のベース電流を駆動開始する。
すると、トランジスタTR10はベース電流に応じたオン状態となり、出力電圧V1が低い領域では、ベース電流が充分でないため、ツェナーダイオードZD10のアノード−カソードの間を充分にショートできないが、電圧Vzdよりもオフセット電圧を小さくでき、その分出力を上昇させる。この制御ループが早いスピードで繰り返されるため、トランジスタTR10は急速にオン状態となり、オフセット電圧Vzdは急速になくなる。この動作を起す電圧が、回路動作確定電圧より高く設定されて、且つオフセット電圧を急速に無くす時定数がリセット回路の時定数よりも十分に速くなるように、トランジスタTR10のhfe(電流増幅率)とベースの電流値(抵抗R10の値)を設定しておく。
すると、トランジスタTR10はベース電流に応じたオン状態となり、出力電圧V1が低い領域では、ベース電流が充分でないため、ツェナーダイオードZD10のアノード−カソードの間を充分にショートできないが、電圧Vzdよりもオフセット電圧を小さくでき、その分出力を上昇させる。この制御ループが早いスピードで繰り返されるため、トランジスタTR10は急速にオン状態となり、オフセット電圧Vzdは急速になくなる。この動作を起す電圧が、回路動作確定電圧より高く設定されて、且つオフセット電圧を急速に無くす時定数がリセット回路の時定数よりも十分に速くなるように、トランジスタTR10のhfe(電流増幅率)とベースの電流値(抵抗R10の値)を設定しておく。
この入出力特性の発揮により、図9に示すように、制御回路3に供給する電源電圧がTR>>Ts、つまりリセット時間TRに対して立上り時間Tsを充分に短くするようにしている。
さらに説明する。実施例1のSW回路部8では、開閉スイッチ動作設定電圧を回路動作確定電圧よりも充分に大きくする。開閉スイッチ動作設定電圧は、SW回路部8の検出誤差と定電圧電源回路部2の立上りばらつき(Vr、Vbeのばらつき)を考慮するため、バッテリ4の電圧に対する設定電圧は高くなる。
実施例2では、電圧検知回路を持たず、電圧オフセット回路部11のオフセット素子(ツェナーダイオードZD10)に回路動作確定電圧値以上の電圧を設定しておき、制御回路3への電源電圧の供給が始まってから、その電圧で定電圧電源回路部2への供給のスイッチ閉動作を行うため(図7の経路102)、電圧検知回路の検出誤差と制御回路用電源回路用電源の立上りばらつき(電圧Vr、電圧Vbeのばらつき)を考慮する必要がなく、バッテリ電圧Vignに対しては、定電圧電源回路部2の立上りの実力電圧+回路動作確定電圧値となり、低い設定電圧となる点がさらに有利となる。
実施例2では、電圧検知回路を持たず、電圧オフセット回路部11のオフセット素子(ツェナーダイオードZD10)に回路動作確定電圧値以上の電圧を設定しておき、制御回路3への電源電圧の供給が始まってから、その電圧で定電圧電源回路部2への供給のスイッチ閉動作を行うため(図7の経路102)、電圧検知回路の検出誤差と制御回路用電源回路用電源の立上りばらつき(電圧Vr、電圧Vbeのばらつき)を考慮する必要がなく、バッテリ電圧Vignに対しては、定電圧電源回路部2の立上りの実力電圧+回路動作確定電圧値となり、低い設定電圧となる点がさらに有利となる。
効果を説明する。実施例2の電源回路は、上記(1)の効果に加えて、以下の効果を有する。
(3)上記(1)において、特性変更手段は、定電圧電源回路部2の入力又は出力に介挿され、入出力間電圧が所定電圧となるツェナーダイオードZD10と、制御回路3に供給される電源電圧で駆動され、ツェナーダイオードZD10を短絡するSW回路部8を備えたため、入力電源電圧Vignの立上りが緩慢であっても、
オフセット素子(ツェナーダイオードZD10)に回路動作確定電圧値以上の電圧を設定し、制御回路3への電源電圧の供給が始まってから、その電圧で定電圧電源回路部2への供給のスイッチ閉動作を行い、制御回路3が制御回路動作確定電圧を上回る電源電圧で確実にリセットによる初期動作を行うことができる。
(3)上記(1)において、特性変更手段は、定電圧電源回路部2の入力又は出力に介挿され、入出力間電圧が所定電圧となるツェナーダイオードZD10と、制御回路3に供給される電源電圧で駆動され、ツェナーダイオードZD10を短絡するSW回路部8を備えたため、入力電源電圧Vignの立上りが緩慢であっても、
オフセット素子(ツェナーダイオードZD10)に回路動作確定電圧値以上の電圧を設定し、制御回路3への電源電圧の供給が始まってから、その電圧で定電圧電源回路部2への供給のスイッチ閉動作を行い、制御回路3が制御回路動作確定電圧を上回る電源電圧で確実にリセットによる初期動作を行うことができる。
実施例3は、特性変更手段として、電圧オフセット回路を定電圧電源回路部の後段に設けた例である。
構成を説明する。
図10は実施例3の電源回路が組み込まれるシステム構成を示すブロック図である。
実施例3の電源回路1は、定電圧電源回路部2の後段に電圧オフセット回路部12を備えている。
構成を説明する。
図10は実施例3の電源回路が組み込まれるシステム構成を示すブロック図である。
実施例3の電源回路1は、定電圧電源回路部2の後段に電圧オフセット回路部12を備えている。
図11は実施例3の電源回路の具体的な回路例を示す図である。
図11の回路構成では、定電圧電源回路部2の出力電圧を電圧Voutとし、電圧オフセット回路部12を通過させて、出力電圧V1の出力端子に接続する。
また、トランジスタTR11のベースには、電圧オフセット回路部12の出力を入力する(図10の経路103)。
その他の回路構成は、実施例2と同様であるので、説明を省略する。
図11の回路構成では、定電圧電源回路部2の出力電圧を電圧Voutとし、電圧オフセット回路部12を通過させて、出力電圧V1の出力端子に接続する。
また、トランジスタTR11のベースには、電圧オフセット回路部12の出力を入力する(図10の経路103)。
その他の回路構成は、実施例2と同様であるので、説明を省略する。
作用を説明する。
[緩慢な入力上昇に対しても電源立上りを良くする作用]
図12は実施例3における電圧Vign、オフセット回路素子設定電圧Vout、スイッチ制御タイミング、電圧V1、リセット信号のタイムチャートである。
実施例3では、定電圧電源回路部2の出力側に電圧オフセット回路12を設けている。
この場合には、電圧オフセット回路部12の出力は、定電圧電源回路部2の出力が、ツェナーダイオードZD10のオフセット電圧Vzdを越えた時点で、立上ってくる。この電圧がトランジスタTR11のベース−エミッタ間電圧Vbを越えた時点でスイッチ動作を行うトランジスタTR10のベースを駆動する。
このように、電圧オフセット回路部12は、定電圧電源回路部2の後段に設けるようにしてもよい。
その他の動作は、実施例2と同様であるので、説明を省略する。
[緩慢な入力上昇に対しても電源立上りを良くする作用]
図12は実施例3における電圧Vign、オフセット回路素子設定電圧Vout、スイッチ制御タイミング、電圧V1、リセット信号のタイムチャートである。
実施例3では、定電圧電源回路部2の出力側に電圧オフセット回路12を設けている。
この場合には、電圧オフセット回路部12の出力は、定電圧電源回路部2の出力が、ツェナーダイオードZD10のオフセット電圧Vzdを越えた時点で、立上ってくる。この電圧がトランジスタTR11のベース−エミッタ間電圧Vbを越えた時点でスイッチ動作を行うトランジスタTR10のベースを駆動する。
このように、電圧オフセット回路部12は、定電圧電源回路部2の後段に設けるようにしてもよい。
その他の動作は、実施例2と同様であるので、説明を省略する。
効果を説明する。実施例3の電源回路にあっては、上記(1),(3)に加えて、以下の効果を有する。
(3)´上記(1)において、特性変更手段は、入力電源電圧Vignがツェナー電圧Vzdまで達すると、スイッチ閉と同じ特性動作で、定電圧電源回路部2の予め設定された所定電圧値を出力電圧V1として出力するツェナーダイオードZD10を備えた電圧オフセット回路部12であるため、入力電源電圧Vignの立上りが緩慢であっても、電圧Vignが所定値に達した後に、定電圧電源回路部2が出力を行うようスイッチ動作と同様の特性を発揮することにより、制御回路動作確定電圧を上回る電源電圧にでき、制御回路3が確実にリセットによる初期動作を行うことができる。
その他作用効果は、実施例2と同様であるので、説明を省略する。
(3)´上記(1)において、特性変更手段は、入力電源電圧Vignがツェナー電圧Vzdまで達すると、スイッチ閉と同じ特性動作で、定電圧電源回路部2の予め設定された所定電圧値を出力電圧V1として出力するツェナーダイオードZD10を備えた電圧オフセット回路部12であるため、入力電源電圧Vignの立上りが緩慢であっても、電圧Vignが所定値に達した後に、定電圧電源回路部2が出力を行うようスイッチ動作と同様の特性を発揮することにより、制御回路動作確定電圧を上回る電源電圧にでき、制御回路3が確実にリセットによる初期動作を行うことができる。
その他作用効果は、実施例2と同様であるので、説明を省略する。
以上、本発明の電源回路を実施例1〜実施例3に基づき説明してきたが、具体的な構成については、これらの実施例に限られるものではなく、特許請求の範囲の各請求項に係る発明の要旨を逸脱しない限り、設計の変更や追加等は許容される。
例えば、定電圧電源回路部2は、図13に示すような3端子等の電源IC13を用いたものであってもよい。なお、出力電圧Vrが高くなるが、実施例1等の定電圧電源回路部2と同様の特性となる。
実施例1の電圧検知回路のR31をツェナーダイオードを含む回路で構成してもよく(Vs≒Vzd+Vbe:TR31、図14参照)。
また、例えば、電圧オフセット回路部部11,12は、図15に示すように抵抗R10,R11を配置したエミッタ接地回路であってもよく、オフセット素子も、ダイオードのVfを利用し、数個直列にした回路でもよく、オフセット素子を通過する回路電流が決まれば抵抗に置き換えてもよい。
実施例1の電圧検知回路のR31をツェナーダイオードを含む回路で構成してもよく(Vs≒Vzd+Vbe:TR31、図14参照)。
また、例えば、電圧オフセット回路部部11,12は、図15に示すように抵抗R10,R11を配置したエミッタ接地回路であってもよく、オフセット素子も、ダイオードのVfを利用し、数個直列にした回路でもよく、オフセット素子を通過する回路電流が決まれば抵抗に置き換えてもよい。
1 電源回路
2 定電圧電源回路部
3 制御回路
4 バッテリ
5 他システム
6 センサ信号入力
7 制御信号出力
8 SW回路部
9 スイッチ
10 VREF部
11 電圧オフセット回路部
12 電圧オフセット回路
13 3端子定電圧IC
31 リセット回路
32 リセット回路
C1 コンデンサ
C2 コンデンサ
C20 コンデンサ
D1 ダイオード
OP1 波形整形回路
TR1〜TR3 トランジスタ
TR10 トランジスタ
TR11 トランジスタ
TR30 トランジスタ
TR31 トランジスタ
ZD1 ツェナーダイオード
ZD10 ツェナーダイオード
R1 抵抗
R2 抵抗
R4 抵抗
R5 抵抗
R20 抵抗
R30〜R32 抵抗
2 定電圧電源回路部
3 制御回路
4 バッテリ
5 他システム
6 センサ信号入力
7 制御信号出力
8 SW回路部
9 スイッチ
10 VREF部
11 電圧オフセット回路部
12 電圧オフセット回路
13 3端子定電圧IC
31 リセット回路
32 リセット回路
C1 コンデンサ
C2 コンデンサ
C20 コンデンサ
D1 ダイオード
OP1 波形整形回路
TR1〜TR3 トランジスタ
TR10 トランジスタ
TR11 トランジスタ
TR30 トランジスタ
TR31 トランジスタ
ZD1 ツェナーダイオード
ZD10 ツェナーダイオード
R1 抵抗
R2 抵抗
R4 抵抗
R5 抵抗
R20 抵抗
R30〜R32 抵抗
Claims (3)
- リセット信号を出力するリセット回路と、前記リセット信号によって規定された初期動作を行うマイコンを有する制御回路への電源供給を行う電源回路において、
外部から入力される入力電源電圧により作動し、所定範囲の一定した電源電圧を出力して前記制御回路への電源供給を行う定電圧電源回路部と、
前記定電圧電源回路部へ入力される前記入力電源電圧の立上りの緩慢度合いに左右されず、前記定電圧電源回路部の出力電圧の立上りを急峻にする立ち上がり特性変更手段と、
を備えたことを特徴とする電源回路。 - 請求項1に記載の電源回路において、
前記特性変更手段は、
前記入力電源電圧を所定電圧値で電圧検出を行う電圧検出部と、
前記電圧検出部での検出値が所定値になると、スイッチ閉動作を行い、前記入力電源電圧を前記定電圧電源回路部へ出力するスイッチ動作部と、
を備えたスイッチ回路である、
ことを特徴とする電源回路。 - 請求項1に記載の電源回路において、
前記特性変更手段は、
前記定電圧電源回路部の入力又は出力に介挿され、入出力間電圧が所定電圧となる電圧オフセット素子と、
前記制御回路に供給される電源電圧で駆動され、前記電圧オフセット素子を短絡するスイッチ回路と、
を備えたオフセット回路である、
ことを特徴とする電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008134863A JP2009280111A (ja) | 2008-05-23 | 2008-05-23 | 電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008134863A JP2009280111A (ja) | 2008-05-23 | 2008-05-23 | 電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009280111A true JP2009280111A (ja) | 2009-12-03 |
Family
ID=41451046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008134863A Pending JP2009280111A (ja) | 2008-05-23 | 2008-05-23 | 電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009280111A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103368369A (zh) * | 2013-07-17 | 2013-10-23 | 江苏中科天安智联科技有限公司 | 车载终端重启电路 |
JP2015116905A (ja) * | 2013-12-18 | 2015-06-25 | クラリオン株式会社 | 車載装置 |
JP2016078615A (ja) * | 2014-10-16 | 2016-05-16 | 日本精機株式会社 | 車両用表示装置 |
KR101820664B1 (ko) | 2011-10-14 | 2018-01-23 | 현대모비스 주식회사 | 전압 제어 장치 |
-
2008
- 2008-05-23 JP JP2008134863A patent/JP2009280111A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101820664B1 (ko) | 2011-10-14 | 2018-01-23 | 현대모비스 주식회사 | 전압 제어 장치 |
CN103368369A (zh) * | 2013-07-17 | 2013-10-23 | 江苏中科天安智联科技有限公司 | 车载终端重启电路 |
JP2015116905A (ja) * | 2013-12-18 | 2015-06-25 | クラリオン株式会社 | 車載装置 |
JP2016078615A (ja) * | 2014-10-16 | 2016-05-16 | 日本精機株式会社 | 車両用表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3818231B2 (ja) | 電源回路 | |
US9166601B2 (en) | Semiconductor device incorporating a power on circuit | |
JP2010141137A (ja) | 車両用灯具の制御装置 | |
JP2009280111A (ja) | 電源回路 | |
US20070013345A1 (en) | Device and method for controlling a current supply | |
JP4436406B2 (ja) | 負荷制御装置 | |
CN105699735B (zh) | 电压检测电路 | |
US20150208473A1 (en) | Backlight regulation circuit and liquid crystal display | |
US7911147B2 (en) | Limited current circuit of digital inverter for LCD backlight | |
US20060256491A1 (en) | Power supply apparatus | |
JP5244447B2 (ja) | 点灯制御装置 | |
EP2733564B1 (en) | Two-wire transmitter starter circuit and two-wire transmitter including the same | |
JP2003150255A (ja) | 電源回路 | |
JP2019142327A (ja) | 起動回路 | |
JP2015029399A (ja) | 定電流電源装置 | |
KR101820664B1 (ko) | 전압 제어 장치 | |
JP4888343B2 (ja) | Led駆動回路 | |
JP2005149092A (ja) | 車載電子装置の電源制御回路 | |
US7924077B2 (en) | Signal processing apparatus including latch circuit | |
US20190227816A1 (en) | Method for activating a processing unit using a circuit configuration in response to an activation signal | |
JP4468983B2 (ja) | 負荷制御装置 | |
JP5690547B2 (ja) | リモートコントロール装置 | |
US20060138981A1 (en) | Universal device for DC motor speed control | |
JP2015201761A (ja) | 電子制御装置 | |
CN215322398U (zh) | 供电控制电路及气囊控制电路 |