JP4436406B2 - 負荷制御装置 - Google Patents

Description

本発明は、負荷制御装置に関し、特に、負荷をＰＷＭ制御する負荷制御装置に関する。

車両においては、イグニッションスイッチオフの状態でも入力スイッチからの制御信号入力による駆動命令にしたがって動作することを要求される装置がある。このような装置では、バッテリ保護の観点から入力スイッチがオフの場合の電流（暗電流）を極力低く、好ましくはゼロにする必要がある。

そこで、イグニッションスイッチオフの状態で制御信号入力（固定入力）によりＰＷＭ（パルス幅変調）出力動作を行う装置を実現しようとする場合、たとえば特開２００１−１４８２９４号公報（特許文献１）に記載の負荷制御装置がある。この負荷制御装置では、三角波生成回路で生成した三角波に基づいて所定の周波数およびデューティ比に設定された駆動制御信号により、負荷がＰＷＭ制御される。

また、特開２００４−２４８０９３号公報（特許文献２）に開示されている負荷制御装置では、負荷駆動用スイッチング素子の駆動制御を行う制御部のすべてに電流遮断用スイッチング素子が追加されている。

また、負荷制御装置において入力オフ時に暗電流をゼロにすると、入力部の動作しきい値電圧の精度が下がり、ノイズ等により誤動作し易くなってしまうため、負荷制御装置の入力部として、特開２００７−１５９０５９号公報（特許文献３）に記載の入力処理回路のような構成をとることが考えられる。この入力処理回路では、入出力特性にヒステリシスを付与したコンパレータを配置すると共に、入力にシュミットを接続し、シュミットのしきい値をコンパレータよりも低く設定することにより、シュミットの出力でコンパレータの動作を制御して待機中の暗電流を無くすと共に、ヒステリシスを付与したことにより、ノイズに強い構成としている。この構成では、入力スイッチに水がかかったようなときに発生するリーク抵抗成分による誤動作に対しても有効である。

また、特開２００１−３４５６８４号公報（特許文献４）に記載のものでは、負荷駆動用のＭＯＳＦＥＴのゲートリーク電流が増えたときでも暗電流を低減することができる回路例が示されている。
特開２００１−１４８２９４号公報 特開２００４−２４８０９３号公報 特開２００７−１５９０５９号公報 特開２００１−３４５６８４号公報

しかしながら、特開２００１−１４８２９４号公報に開示されている負荷制御装置では、制御入力がオフのときでも常に内部回路は動作しているので、暗電流が多く流れてしまい、問題である。

また、特開２００４−２４８０９３号公報に開示されている負荷制御装置では、回路内のすべての制御部に電流遮断用スイッチング素子を追加すれば、暗電流をほとんどゼロにすることができるが、回路規模が増大し装置が大型化してしまうという問題がある。

また、特開２００７−１５９０５９号公報に開示されている入力処理回路を負荷制御装置に適用しようとすると、入力部のみ暗電流が抑えられるだけであり、その他の部分は暗電流が流れてしまうという問題がある。さらに、シュミット回路やコンパレータをイネーブルにするためのインバータなど、回路を構成する素子が増えて回路規模が大きくなる問題もある。

また、特開２００１−３４５６８４号公報に開示されている負荷制御装置では、チャージポンプが必要で回路規模が大きくなってしまう。

そこで本発明は、上述した課題に鑑み、駆動命令により負荷を駆動してＰＷＭ制御する際に、暗電流を低減できる負荷制御装置を提供することを目的としている。

上記課題を解決するためになされた請求項１記載の発明の負荷制御装置は、駆動命令手段の操作による駆動命令信号が第１の入力しきい値以下になったことを検出する入力回路（Ｑ１，Ｒ１，Ｒ２）と、前記入力回路の検出に応じて起動される定電流源（１）と、前記定電流源により起動され、所定の周波数およびデューティ比を有するＰＷＭ信号を生成するＰＷＭ信号生成手段（３）と、前記定電流源により起動され、前記第１の入力しきい値より低く設定された第２の入力しきい値と前記駆動命令信号を比較するコンパレータ（２）と、前記ＰＷＭ信号生成手段からの前記ＰＷＭ信号と前記コンパレータからの比較結果出力との論理演算を行う論理演算手段（４）と、前記論理演算手段からの出力に応じて動作してＰＷＭ駆動制御信号を生成する駆動制御手段（Ｑ３，Ｑ４，Ｒ６，Ｒ７，Ｄ１）と、前記駆動制御手段からの前記ＰＷＭ駆動制御信号で駆動され、負荷（６）をＰＷＭ制御する負荷駆動素子（５）と、を備えていることを特徴とする。

上記課題を解決するためになされた請求項２記載の発明は、請求項１記載の負荷制御装置において、前記コンパレータ（２）は、ヒステリシス付きコンパレータであり、前記第２の入力しきい値は、前記駆動命令信号が前記第２の入力しきい値以下になったときに起動時レベルより高レベルになり、前記駆動命令信号が前記第２の入力しきい値以上になったときに前記高レベルより前記起動時レベルに復帰することを特徴とする。

なお、上述の課題を解決するための手段の説明における参照符号は、以下の発明を実施するための最良の形態の説明における参照符号に対応しているが、これらは、特許請求の範囲の解釈を限定するものではない。

請求項１記載の発明によれば、ロー（Ｌｏ）入力の駆動命令信号で動作し、負荷を駆動してＰＷＭ制御する負荷制御装置において、ヒステリシスを持たない入力回路で第１の入力しきい値を設定して駆動命令信号を検出し、その検出結果で定電流源を起動し、起動された定電流源でコンパレータとＰＷＭ信号生成手段をさらに起動し、コンパレータで第１の入力しきい値より低く設定された第２の入力しきい値と駆動命令信号とを比較した比較結果とＰＷＭ信号生成手段からのＰＷＭ信号とに基づいてＰＷＭ駆動制御信号を生成し、生成されたＰＷＭ駆動制御信号で、負荷駆動素子を駆動することにより負荷をＰＷＭ制御しているので、駆動命令を行わない時の暗電流をほとんどゼロに抑えながら、入力電圧の判定精度が高められ、なおかつこれらの構成が従来よりも簡単になったので、装置を小型化、低コスト化することができる。

請求項２記載の発明によれば、コンパレータとしてヒステリシス付きコンパレータを使用することにより、ノイズに強く高精度の入力判定を行うことができる。

以下、本発明の実施の形態について図面を参照して説明する。

図１は、本発明に係る負荷制御装置の実施の形態を示す回路図である。なお、この実施の形態では、負荷として車載ランプ（たとえば、ヘッドランプ等）をＰＷＭ制御する場合について説明する。

図１において、負荷制御装置は、トランジスタＱ１〜Ｑ４と、抵抗Ｒ１〜Ｒ８と、コンデンサＣ１と、ダイオードＤ１と、入力スイッチＳ１と、定電流源１と、コンパレータ２と、オシレータ３と、ＡＮＤゲート４と、ＰチャンネルＭＯＳＦＥＴ（以下、ＰＭＯＳＦＥＴという）５と、負荷となる車載ランプ６と、バッテリ１０とから構成されている。

まず、ヒステリシスを持たないスイッチ素子としてｐｎｐ型トランジスタＱ１があり、それにより定電流源１が駆動される。抵抗Ｒ１、抵抗Ｒ２およびトランジスタＱ１により、第１の入力しきい値Ｖｔｈが設定される入力回路が構成されている。トランジスタＱ１のエミッタと抵抗Ｒ１の片方は、電源電圧ＶＢ（たとえば、１２Ｖ）のバッテリ１０に接続されている。抵抗Ｒ１のもう一方は、トランジスタＱ１のベースと抵抗Ｒ２の片方に接続されている。抵抗Ｒ２のもう一方は、駆動命令手段としての入力スイッチＳ１の片方とコンパレータ２の反転入力端子とに接続されている。入力スイッチＳ１のもう一方は、接地されている。トランジスタＱ１のコレクタは、定電流源１に接続されている。特開２００７−１５９０５９号公報記載の装置では、第１の入力しきい値にヒステリシスを設けているが、本発明ではヒステリシスを設けていない点が異なる。

次に、定電流源１により駆動されるコンパレータ２およびオシレータ３と、ヒステリシスを設けるためのスイッチ素子であるｎｐｎ型トランジスタＱ２がある。トランジスタＱ２のベースは定電流源１に接続され、コレクタは抵抗Ｒ５の片方に接続され、エミッタは接地されている。抵抗Ｒ５のもう一方は、コンパレータ２の非反転入力端子と、抵抗Ｒ４の片方と抵抗Ｒ３の片方に接続されている。抵抗Ｒ４のもう一方は、バッテリ１０に接続されている。抵抗Ｒ３のもう一方は、コンパレータ２の出力端子に接続されている。

トランジスタＱ２および抵抗Ｒ３，Ｒ４，Ｒ５により、バッテリ１０の電源電圧ＶＢを分圧して第２の入力しきい値Ｖｒｅｆが設定されるヒステリシス付与手段が構成されている。第２の入力しきい値Ｖｒｅｆは、第１の入力しきい値Ｖｔｈよりも低く設定される。

コンパレータ２は、２個のファンアウトを持ち、一方は抵抗Ｒ３に接続されてヒステリシスをつけるために働く。もう一方は、ゲート出力部である論理演算手段としてのＡＮＤゲート４の一方の入力端子に接続される。

オシレータ３はＰＷＭ信号生成手段として働き、その出力は、ＡＮＤゲート４の他方の入力端子に接続されている。オシレータ３は、特開２００１−１４８２９４号公報に記載のものと同じようなものでよいが、所定の周波数およびデューティ比のＰＷＭ信号が生成されるものならば、特に限定されるものではない。オシレータ３には、所定の周波数およびデューティ比を設定するためのコンデンサＣ１が接続されている。

ゲート出力部は、論理演算手段としてのＡＮＤゲート４と、駆動制御手段として構成される、抵抗Ｒ６，Ｒ７、ｎｐｎ形トランジスタＱ３，Ｑ４およびダイオードＤ１とで構成される。ＡＮＤゲート４は、コンパレータ２の出力とオシレータ３の出力とのＡＮＤ論理を出力する。トランジスタＱ３のベースはＡＮＤゲート４の出力端子に接続され、コレクタは抵抗Ｒ６の片方および抵抗Ｒ７の片方に接続され、エミッタは接地されている。抵抗Ｒ６のもう一方は、バッテリ１０に接続されている。抵抗Ｒ７のもう一方は、トランジスタＱ４のベースとダイオードＤ１のカソードに接続されている。ダイオードＤ１のアノードは、トランジスタＱ４のエミッタと接続されている。トランジスタＱ４のコレクタはバッテリ１０に接続されている。

出力部は、抵抗Ｒ８と、負荷駆動素子としてのＰチャンネルＭＯＳＦＥＴ（以下、ＰＭＯＳＦＥＴという）５で構成されている。ＰＭＯＳＦＥＴ５のゲートは、抵抗Ｒ８を介してトランジスタＱ４のエミッタとダイオードＤ１のアノードとに接続されている。ＰＭＯＳＦＥＴ５のソースはバッテリ１０に接続され、ドレインは車載ランプ６の片方に接続されている。車載ランプ６のもう一方は接地されている。ＰＭＯＳＦＥＴ５の遮断電圧は、トランジスタＱ４のベース・エミッタ間順方向電圧降下Ｖｂｅ４よりも十分低く設定される（Ｖｂｅ４＝−０．７Ｖ程度なので、−０．７Ｖよりも低い値、たとえば−１．５Ｖに設定される）。

次に、図１の負荷制御装置の動作について、図２に示す各部信号のタイミングチャートを参照しながら説明する。

入力スイッチＳ１がオフで入力電圧（駆動命令信号）が入力回路の第１の入力しきい値Ｖｔｈよりも高い電源電圧ＶＢになっているときは、トランジスタＱ１がオフで、定電流源１が停止しており、暗電流は流れない。第１の入力しきい値Ｖｔｈは、トランジスタＱ１のベース・エミッタ間順方向電圧をＶｂｅとすると、下記の（１）式で与えられるが、Ｖｂｅは温度により変動し、その他にトランジスタＱ１の電流増幅率等も影響してくるので、Ｖｔｈのバラツキは大きい。
Ｖｔｈ＝ＶＢ−Ｖｂｅ＊（Ｒ１＋Ｒ２）／Ｒ１・・・（１）

次に、入力スイッチＳ１がオンされて入力が接地されることにより入力電圧が下がって第１の入力しきい値Ｖｔｈよりも下回ると、トランジスタＱ１がオンして定電流源１が動作を開始し、各部に定電流が供給される。それにより、オシレータ３は起動され、発振動作を開始する。また、コンパレータ２も定電流源１により起動されると共に、トランジスタＱ２がオンして、第２の入力しきい値電圧Ｖｒｅｆがコンパレータ２の非反転入力端子に入力され、コンパレータ２は、入力の比較動作を行う。

入力スイッチＳ１のオン操作によるコンパレータ２の起動時、入力電圧が第２の入力しきい値Ｖｒｅｆよりも高い間は、コンパレータ２の出力がロー（Ｌｏ）なので、オシレータ３の出力がハイ（Ｈｉ）になっても、ゲート出力部のＡＮＤゲート４の出力はローとなり、トランジスタＱ３のベースはローのままである。

トランジスタＱ３のベースがローの時は、トランジスタＱ３はオフとなっているので、抵抗Ｒ６およびＲ７を介してトランジスタＱ４のベースに電流が流れてトランジスタＱ４が能動状態となることで、ＰＭＯＳＦＥＴ５のゲート電圧ＶＧをＶＢ−０．７Ｖに引き上げる。そのため、ＰＭＯＳＦＥＴ５はオフする。この時、ＰＭＯＳＦＥＴ５が正常でゲートにリークがない場合は、抵抗Ｒ６，Ｒ７からトランジスタＱ４のベースを通って流れる電流がゼロになるので、出力部に暗電流は生じない。

ＰＭＯＳＦＥＴ５のゲートにリークが発生してしまった場合は、抵抗Ｒ６，Ｒ７からトランジスタＱ４のベースを通って流れる電流により、トランジスタＱ４が能動状態になって、ＰＭＯＳＦＥＴ５のゲート電圧ＶＧを遮断電圧以上の約−０．７Ｖに維持するので、ＰＭＯＳＦＥＴ５が導通してしまうことはなく、暗電流は生じない。

次に、トランジスタＱ３のベースがハイになると、トランジスタＱ３のコレクタ電圧がほとんど０Ｖになり、抵抗Ｒ８、ダイオードＤ１および抵抗Ｒ７を介してＰＭＯＳＦＥＴ５のゲート電圧ＶＧが遮断電圧以下に引き下げられるので、ＰＭＯＳＦＥＴ５はオンする。

そこで、入力スイッチＳ１のオン操作により、入力電圧が、第１の入力しきい値よりもさらに下がって第２の入力しきい値Ｖｒｅｆを下回ると、コンパレータ２の出力がハイになるので、オシレータ３の出力のＰＷＭ信号がハイのとき、ＡＮＤゲート４の出力もハイとなり、トランジスタＱ３がオンとなり、それにより、ＰＭＯＳＦＥＴ５のゲートにＰＷＭ駆動制御信号（図２のＶＧ電圧）が供給され、それに応じてＰＭＯＳＦＥＴ５がオン／オフされるため、図２に示すようにＰＭＯＳＦＥＴ５の出力電圧がＰＷＭ波形となり、車載ランプ６が、ＰＷＭ制御されて点灯する。

コンパレータ２の出力がローのとき（すなわち、コンパレータ２の起動時）の第２の入力しきい値Ｖｒｅｆは、抵抗Ｒ３と抵抗Ｒ５の合成抵抗をＲｌとすると、下記の（２）式で表される起動時レベルＶｒｅｆ−ｌとなる。
Ｖｒｅｆ−ｌ＝Ｖｂ＊Ｒｌ／（Ｒ４＋Ｒｌ）・・・（２）

コンパレータ２の出力がハイのときの第２の入力しきい値Ｖｒｅｆは、抵抗Ｒ３と抵抗Ｒ４の合成抵抗をＲｈとすると、下記の（２）式で表されるレベルＶｒｅｆ−となり、起動時レベルＶｒｅｆ−ｌより高いレベルとなる。
Ｖｒｅｆ−ｈ＝Ｖｂ＊Ｒ５／（Ｒｈ＋Ｒ５）・・・（３）

Ｖｒｅｆ−ｌとＶｒｅｆ−ｈは、共に抵抗の比率のみで決まる値なので、使用する抵抗を同じ製造工程で製造されたものとするなどの工夫によりバラツキを小さくすることができ、入力電圧の判定精度を高めることができる。また、車載ランプ６が点灯される間は、コンパレータ２における第２の入力しきい値Ｖｒｅｆが、起動時レベルｒｅｆ−ｌより高いＶｒｅｆ−ｈとなっているので、ノイズによる入力電圧の誤判定をなくすことができ、点灯中の車載ランプ６がノイズの影響で消灯することはなく、安全性が向上する。

次に、入力スイッチＳ１をオンからオフになるように操作すると、入力電圧がＶｒｅｆ−ｈを下回った状態から上昇していき、高レベルＶｒｅｆ−ｈになっている第２の入力しきい値を越えると、コンパレータ２の出力がハイからローに反転し、ＰＭＯＳＦＥＴ５はオフする。また、第２の入力しきい値Ｖｒｅｆは、高レベルＶｒｅｆ−ｈから起動時レベルＶｒｅｆ−ｌに復帰する。

次に、入力電圧が高レベルＶｒｅｆ−ｈを超えてさらに上昇していき、第１の入力しきい値Ｖｔｈを上回ると、トランジスタＱ１がオフとなるため、定電流源１が停止し、それにより、コンパレータ２およびオシレータ３も停止し、車載ランプ６が消灯し、暗電流はほぼゼロになる。

図３は、入力回路および定電流源１の具体的な回路例１を示す回路図である。図３では、抵抗Ｒ９およびｐｎｐ型トランジスタＱ５〜Ｑ８により、カレントミラーが構成されている。

図４は、入力回路および定電流源１の具体的な回路例２を示す回路図である。図４では、抵抗Ｒ９〜Ｒ１１およびｐｎｐ型トランジスタＱ５〜Ｑ８により、カレントミラーが構成されている。抵抗Ｒ１０、Ｒ１１およびトランジスタＱ６は、入力回路を兼ねている。この場合の第１の入力しきい値は、概ね下記の（４）式のようになる。
Ｖｔｈ＝Ｖｂ−２＊Ｖｂｅ＊（Ｒ１０＋Ｒ１１）／Ｒ１０・・・（４）

以上説明したように、本発明によれば、ロー（Ｌｏ）入力で動作する、駆動命令信号入力（固定入力）によりＰＷＭパルスを出力する装置において、ヒステリシスを持たない入力回路と定電流源１の組み合わせで第１の入力しきい値を設定し、定電流源１で駆動されるコンパレータ２とヒステリシス付与手段により第２の入力しきい値にヒステリシスを持たせて入力電圧を判定するようにし、第２の入力しきい値が第１の入力しきい値よりも低く設定したので、イグニッションスイッチオフ時の暗電流をほとんどゼロに抑えながら、入力電圧の判定精度が高められ、なおかつこれらの構成が従来よりも簡単になったので、装置を小型化、低コスト化することができる。

また、負荷駆動素子に遮断電圧がトランジスタのＶｂｅよりも低く設定されたＰＭＯＳＦＥＴ５を適用し、ＰＭＯＳＦＥＴ５のゲート駆動出力部にトランジスタＱ４によるエミッタフォロアと抵抗Ｒ６，Ｒ７によるバイアスおよびダイオードＤ１によるゲート電流吸い込み機能を持たせたので、正常時の暗電流をほとんどゼロに抑えながら、ＰＭＯＳＦＥＴ５のゲートにリークが発生してしまったときでも、ＰＭＯＳＦＥＴ５が導通して暗電流が増加するのを防ぐことが簡単な構成で実現することができ、装置を小型化、低コスト化できる。

以上の通り、本発明の実施形態について説明したが、本発明はこれに限らず、種々の変形、応用が可能である。

たとえば、上述の実施の形態において、コンパレータ２のファンアウトを１個に減らし、抵抗Ｒ３を削除し、ヒステリシスなしの構成にしても良い。

また、上述の実施の形態において、図１の点線で囲まれた回路の一部をＩＣ化しても良い。

本発明に係る負荷制御装置の実施の形態を示す回路図である。 図１の負荷制御装置における各部信号のタイミングチャートである。 図１における入力回路および定電流源１の具体的な回路例１を示す回路図である。 図１における入力回路および定電流源１の具体的な回路例２を示す回路図である。

符号の説明

１ 定電流源
２ コンパレータ
３ オシレータ（ＰＷＭ信号生成手段）
４ ＡＮＤゲート（論理演算手段）
５ ＰＭＯＳＦＥＴ（負荷駆動素子）
６ 車載ランプ（負荷）
Ｒ１ 抵抗（入力回路の一部）
Ｒ２ 抵抗（入力回路の一部）
Ｒ６ 抵抗（駆動制御手段の一部）
Ｒ７ 抵抗（駆動制御手段の一部）
Ｄ１ ダイオード（駆動制御手段の一部）
Ｑ１ トランジスタ（入力回路の一部）
Ｑ３ トランジスタ（駆動制御手段の一部）
Ｑ４ トランジスタ（駆動制御手段の一部）

Claims (2)

1. 駆動命令手段の操作による駆動命令信号が第１の入力しきい値以下になったことを検出する入力回路と、
   前記入力回路の検出に応じて起動される定電流源と、
   前記定電流源により起動され、所定の周波数およびデューティ比を有するＰＷＭ信号を生成するＰＷＭ信号生成手段と、
   前記定電流源により起動され、前記第１の入力しきい値より低く設定された第２の入力しきい値と前記駆動命令信号を比較するコンパレータと、
   前記ＰＷＭ信号生成手段からの前記ＰＷＭ信号と前記コンパレータからの比較結果出力との論理演算を行う論理演算手段と、
   前記論理演算手段からの出力に応じて動作してＰＷＭ駆動制御信号を生成する駆動制御手段と、
   前記駆動制御手段からの前記ＰＷＭ駆動制御信号で駆動され、負荷をＰＷＭ制御する負荷駆動素子と、
   を備えていることを特徴とする負荷制御装置。
2. 請求項１記載の負荷制御装置において、
   前記コンパレータは、ヒステリシス付きコンパレータであり、前記第２の入力しきい値は、前記駆動命令信号が前記第２の入力しきい値以下になったときに起動時レベルより高レベルになり、前記駆動命令信号が前記第２の入力しきい値以上になったときに前記高レベルより前記起動時レベルに復帰することを特徴とする負荷制御装置。

Images