JP5219391B2

JP5219391B2 - モータ拘束検出回路

Info

Publication number: JP5219391B2
Application number: JP2007074937A
Authority: JP
Inventors: 弘男矢部; 淳 ▲高▼橋
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 2007-03-22
Filing date: 2007-03-22
Publication date: 2013-06-26
Anticipated expiration: 2027-03-22
Also published as: JP2008236946A

Description

本発明は、モータの拘束を検出するモータ拘束検出回路および該モータ拘束検出回路を備えたモータ制御回路に関する。

自動車等の車両において、ラジエータへ外気を供給するモータファンは、冷却水の水温に応じてオンオフ動作を行なうように制御されている。このモータファンは車両に装備されるため、例えば、車両が水没する等によってモータファンに負荷がかかってしまった際に、過電流が流れてモータの界磁コイルやハーネス等が焼損してしまうことのないように保護することが要求される。また、モータファンに異物が挟まることでロック（拘束）した場合でも、ロックが解除された後はモータファンが正常に動作することを保証する必要がある。そこで、モータファンがロックした際に、モータの界磁コイルへの電流供給を速やかに遮断、または低減するためのモータ拘束検出回路が求められていた。

図６に、従来のモータ拘束検出回路の一例を示す。同図に示すモータ拘束検出回路は、ＦＥＴ（即ち、ＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）６１を用いてモータ５１ｂのＰＷＭ（即ち、ＰｕｌｓｅＷｉｄｅＭｏｄｕｌａｔｉｏｎ：パルス幅変調）制御を行なう際、ＰＷＭ制御信号のオン区間の一部に検知区間を設定し、この検知区間におけるＦＥＴ６１のゲートソース間電圧Ｖｇｓを低い電圧に制限する。そして、次の式によって表されるＦＥＴ６１のドレインソース間の電圧Ｖｄｓを所定のしきい値と比較することにより、モータ５１ｂの拘束を検出している。

Ｖｄｓ＝Ｒｏｎ×Ｉｌｏａｄ
ここで、ＲｏｎはＦＥＴ６１のオン抵抗、Ｉｌｏａｄはモータ５１ｂからＦＥＴ６１に流れる電流である（例えば、特許文献１参照）。

特開２００５−１５１７６６号公報

しかしながら、ＦＥＴ６１のオン抵抗Ｒｏｎには、一般に±２５％程度の個体差があり、更に＋０．５％／℃程度の温度依存性がある。また、検出感度を高めるために、ゲートソース間電圧Ｖｇｓを一定期間低い電圧に制限すると、ゲート遮断電圧や順電圧アドミタンス等ＦＥＴの電気的特性のばらつきに加え、電圧制限用ツェナーダイオードのツェナー電圧のばらつきもあるので、ＦＥＴ６１のオン抵抗Ｒｏｎのばらつきが更に拡大してしまう。

図６に示す従来のモータ拘束検出回路では、０．０５〜０．５Ｖの微小な電圧でモータ５１ｂの拘束を検出しているので、ＦＥＴ６１のオン抵抗Ｒｏｎのばらつきの影響を無視することができず、個別に調整を行なうための回路を追加したり、或いは、温度補正回路を備える必要があった。このため、モータ拘束検出回路が複雑化し、ひいてはモータ制御回路の小型・軽量化が困難であった。

本発明は、上述した事情に鑑みてなされたものであり、その目的は、回路規模の小型・軽量化を図ることが可能であるとともに、モータの拘束を正確に検知することのできるモータ拘束検出回路およびモータ制御回路を提供することにある。

前述した目的を達成するために、本発明に係るモータ拘束検出回路は、下記（１）〜（３）を特徴としている。
（１）直流モータの拘束を検出するモータ拘束検出回路であって、
前記直流モータに並列に接続された逆起電圧抑制ダイオードと、
前記直流モータに直列に接続され、前記直流モータに供給される負荷電流を制御するＦＥＴと、
前記ＦＥＴを導通／遮断状態に制御するために、前記ＦＥＴのゲートに入力する電圧を電源電圧および接地電位に切り替えるオンオフ手段と、
所定の周期で所定幅のパルスを生成し、前記ＦＥＴのゲートに入力する電圧を前記パルスのパルス幅の期間、接地電位とする発振手段と、
所定のしきい値電圧を生成するしきい値電圧生成手段と、
前記しきい値電圧と前記ＦＥＴのドレイン電圧を比較して、前記しきい値電圧より前記ＦＥＴのドレイン電圧が高いとき出力するコンパレータと、
前記コンパレータの出力と前記ＦＥＴのゲートに入力する電圧とのＡＮＤ論理をとることによりロック異常信号を出力するＡＮＤロジックと、
を備えていること。
（２）上記（１）の構成のモータ拘束検出回路において、
前記発振手段によって生成されるパルスのパルス幅は、前記直流モータの界磁コイルのインダクタンスと、前記直流モータが正常に回転している際の前記負荷電流との積よりも大きいこと。
（３）上記（１）または（２）の構成のモータ拘束検出回路において、
前記オンオフ手段と前記発振手段が、ＰＷＭコントローラの一部であること。

上記（１）の構成のモータ拘束検出回路によれば、発振手段から生成したパルスによってＦＥＴが遮断状態になった際に、ＦＥＴのドレイン電圧が一旦上昇し、その後直流モータの発電作用で下降するか否かを検知することでロック異常信号を生成するので、回路規模の小型・軽量化を図ることが可能であるとともに、直流モータの拘束を正確に検知することができる。
上記（２）の構成のモータ拘束検出回路によれば、ＦＥＴのドレイン電圧が一旦上昇した時刻から最も離れた位置でロックを判定するので、直流モータの拘束を正確に検知することができる。
上記（３）の構成のモータ拘束検出回路によれば、ＰＷＭ制御を行なうモータの場合に、ＰＷＭコントローラにオンオフ手段と発振手段を組み込むことで、モータ拘束検出回路が簡単になり、回路規模の小型・軽量化を図ることができる。

尚、本発明に係るモータ制御回路は、上記（１）〜（３）のいずれかのモータ拘束検出回路を備える。このモータ制御回路によれば、回路規模の小型・軽量化を図ることが可能であるとともに、回路規模の小型・軽量化を図ることが可能になるとともに、直流モータの拘束を正確に検知することができる。

本発明によれば、回路規模の小型・軽量化を図ることが可能であるとともに、モータの拘束を正確に検知することのできるモータ拘束検出回路およびモータ制御回路を提供できる。

以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための最良の形態を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。

以下、本発明に係るモータ拘束検出回路およびモータ制御回路の実施形態について、図１および図２を参照しながら説明する。

図１は、本発明に係るモータ拘束検出回路およびモータ制御回路の実施形態であるモータ制御装置の構成を示す回路図、そして図２は、本実施形態のモータ駆動回路各部の信号の変化を示すタイミングチャートである。

本実施形態のモータ拘束検出回路およびモータ制御回路は、車両に搭載される電動ラジエータファン（以下、モータファンと呼ぶ）のモータ制御装置に適用される。

図１に示すモータ制御装置は、モータファン１１と、モータ駆動回路１２と、を備えた構成である。

モータファン１１は、冷却ファン１１ａと直流モータ１１ｂとを有し、直流モータ１１ｂの一方の電線はバッテリ電源ＶＢに電気的に接続され、他方の電線はモータ駆動回路１２に電気的に接続される。また、直流モータ１１ｂの両電線間には、界磁コイルから発生する逆起電圧を抑制するためのダイオードＤ１が電気的に接続されている。

モータ駆動回路１２は、Ｎチャネル型パワーＭＯＳＦＥＴ（以下、単に“ＦＥＴ”と記述する。）２１と、ロック検知回路２２と、オンオフ手段２３と、を備える。

ＦＥＴ２１は、ゲート−ソース間の電圧ＶＧＳの増加に応じてドレイン−ソース間の動作抵抗が減少する特性を有するものであり、直流モータ１１ｂに流れる負荷電流（駆動電流）ＩＲを制御する。ＦＥＴ２１のドレイン端子には直流モータ１１ｂの一方の電線が電気的に接続されている。また、ＦＥＴ２１のソース端子は接地されている。また、ＦＥＴ２１のゲート端子には抵抗Ｒ１が電気的に接続されている。

ロック検知回路２２は、コンパレータ３１と、ＡＮＤロジック３３と、発振手段３４と、トランジスタＱ２と、を有する。

コンパレータ３１のマイナス（−）端子には、しきい値電圧生成回路３２が電気的に接続されており、電源電圧ＶＢからしきい値電圧生成回路３２によって生成した電圧ＶＲＥＦを減じた電圧Ｖ３が入力される。尚、この電圧Ｖ３は、抵抗分圧等の手段により電源電圧を分圧することにより得てもよい。

また、コンパレータ３１のプラス（＋）端子には、ドレインと接地間に電気的に接続されたローパスフィルタＣ１と抵抗Ｒ２の中点が電気的に接続され、電圧ＶＤをローパスフィルタＣ１と抵抗Ｒ２で変換した電圧Ｖ２が入力される。

発振手段３４は、所定の周期で所定のパルス幅の正パルス信号を発振して出力する。この正パルス信号でトランジスタＱ２がオンすると、オンオフ手段２３によりオンの指示がされて電圧Ｖ１がＨｉレベルになっていても、これを強制的にＬｏレベルに下げることができる。

ＡＮＤロジック３３は、コンパレータ３１の出力と電圧Ｖ１の論理演算を行なうことにより、ロック異常信号を出力する。

オンオフ手段２３は、周知の電子制御ユニット（ＥＣＵ：ＥｌｅｃｔｒｏｎｉｃＣｏｎｔｒｏｌＵｎｉｔ、不図示）の制御によって、コモン接点を電源電圧ＶＢ側と接地電位側のいずれかに切り替えることで、電圧Ｖ１、または接地電位０Ｖを出力する。

次に、上記構成を有するモータ制御装置の動作について、図２に示すタイミングチャートを用いて説明する。

まず、オンオフ手段２３のコモン接点を電源電圧ＶＢ側に切り替えると、電圧Ｖ１がＦＥＴ２１のゲートに印加される。これによって、ＦＥＴ２１は導通してドレイン電圧ＶＤはほぼ０Ｖとなり、直流モータ１１ｂには電源電圧ＶＢによる電圧がかかってモータ負荷電流ＩＲが流れ、回転する。尚、直流モータ１１ｂの負荷電流ＩＲは、小型自動車であれば、１０Ａ程度である。

このようにして、モータファン１１が正常に回転している状態の場合に、発振手段３４からＨｉレベルのパルスが出力されると（図２中、符号ａ参照）、トランジスタＱ２がオンしてコレクタ電圧が略０Ｖになり、これに応じてＶ１も０Ｖに降下する（図２中、符号ｂ参照）。すると、ＦＥＴ２１のゲート電圧ＶＧは、抵抗Ｒ１とゲート容量との時定数により遅延して立ち下がる（図２中、符号ｃ参照）。

ゲート電圧ＶＧが０Ｖに降下するとＦＥＴ２１はオフするので、直流モータ１１ｂに流れる負荷電流ＩＲが減少してドレイン電圧ＶＤは上昇する。このとき、負荷電流ＩＲの減少に伴い直流モータ１１ｂの界磁コイルから逆起電力が発生してダイオードＤ１が導通するので、ドレイン電圧ＶＤは電源電圧ＶＢにダイオードＤ１の順方向電圧ＶＦを加えた値（ＶＢ＋ＶＦ）となる（図２中、符号ｄ参照）。

逆起電力が収束するに伴ってドレイン電圧ＶＤは低下するが、負荷電流ＩＲが流れなくなった状態（図２中、符号ｆ参照）でも直流モータ１１ｂは惰性で回転するので、発電作用による電圧Ｅが直流モータ１１ｂの両電線間に現れる。この電圧Ｅは、直流モータ１１ｂの回転数に比例するが電源電圧ＶＢを超えることはなく、電源電圧ＶＢが１２Ｖの場合では数Ｖ〜１０Ｖ程度である。また、この発電作用による電圧Ｅは、電源電圧ＶＢを打ち消すように作用するので、ドレイン電圧ＶＤは電源電圧ＶＢから電圧Ｅを減じた値（ＶＢ−Ｅ）となる（図２中、符号ｄ参照）。

発振手段３４から出力されるパルスのパルス幅は、発電作用による電圧Ｅによってドレイン電圧ＶＤが低下するまでの時間であればよい。直流モータ１１ｂの正常回転時における負荷電流をＩＲ、界磁コイルのインダクタンスをＬとすると、負荷電流ＩＲが流れている時に界磁コイルに貯まったエネルギーＰＬは、次の式で表される。

ＰＬ＝（１／２）＊Ｌ＊ＩＲ＊ＩＲ

逆起電力によりダイオードＤ１に電流が流れることによって消費される電力ＰＤは、ダイオードＤ１がオンしている時間をｔとすると、
ＰＬ＝（１／（２）＊ＶＦ＊ＩＲ＊ｔ
となる。

界磁コイルに貯まったエネルギーＰＬがダイオードＤ１で全て消費されるとすれば、ＰＬ＝ＰＤであるので、
ｔ＝Ｌ＊ＩＲ／ＶＦ
である。

更に、ダイオードＤ１の順方向電圧ＶＦを１Ｖ（一定）と近似すれば、
ｔ＝Ｌ＊ＩＲ
となる。

以上のことから、発振手段３４から出力されるパルスのパルス幅は、Ｌ＊ＩＲより長ければよいということになる。実際は、界磁コイルの直流抵抗成分によるエネルギー消費も加算されるので、ダイオードＤ１がオンしている時間ｔは更に短くなる。従って、発振手段３４から出力されるパルスのパルス幅は、Ｌ＊ＩＲであれば十分である。例えば、界磁コイルのインダクタンスＬが２００μＨ、負荷電流ＩＲが１０Ａであるとすれば、パルス幅は２ｍｓとなる。

発電作用による電圧Ｅによってドレイン電圧ＶＤが低下している間は、コンパレータ３１の（＋）端子にかかる電圧Ｖ２が（−）端子にかかる電圧Ｖ３を下回るので（図２中、符号ｅ参照）、コンパレータ３１の出力はＬｏとなり、ＡＮＤロジック３３からＨｉレベルのロック異常信号が出力されることはない（図２中、符号ｈ参照）。

一方、ドレイン電圧ＶＤが低下して（ＶＢ＋ＶＦ）となっている期間（図２中、符号ｄ参照）は、コンパレータ３１の出力はＨｉとなるが、ＡＮＤロジック３３によるＶ１とのＡＮＤ論理によってロック異常信号が出力されることはない（図２中、符号ｈ参照）。

このように、ロック異常信号が出力されない間は、直流モータ１１ｂは正常に回転を続けていると判断することができる。

発振手段３４から出力されるパルスの周期は、モータの回転に影響を与えることがなく、かつ妥当な時間遅れでモータのロックを検出できる時間に設定する。例えば、パルス周期を１秒に設定した場合は、このパルスによってモータの負荷電流が２ｍｓ流れないとしても、このときのデューティ比は９９．８％であり、モータに加えられる電力は１００％に極めて近く、そのために回転が遅くなるということはない。更に、１秒間モータがロックして通常の３倍程度の負荷電流が流れても、電力の損失は軽微であり、パルス周期を２ｍｓに設定することは妥当であるといえる。また、ファンモータは、一旦定常回転に達した後で負荷電流の通電を遮断しても、その後数秒程度は慣性で回転を続けるので、モータの負荷電流が２ｍｓ流れないとしても、一時的に回転が低下することもない。

次に、モータファン１１がロックした場合の動作について説明する。

前述したように、モータファン１１が正常な回転状態にある場合に、車両の水没やファン１１ａに異物が挟まるなど不測の原因によって直流モータ１１ｂの回転が突然停止すると、負荷電流ＩＲは正常回転時の３倍程度に増加する（図２中、符号ｎ参照）。

このとき、発振手段３４からＨｉレベルのパルスが出力されると（図２中、符号ｉ参照）、モータファン１１が正常な回転状態にある場合と同様に、ドレイン電圧はＶＤ＋ＶＦまで上昇した後で低下する。しかし、直流モータ１１ｂが回転していないので発電作用が起こることはなく、電圧Ｅは０となってドレイン電圧ＶＤは電源電圧ＶＢと等しくなる（図２中、符号ｌ参照）。

これに伴って、ローパスフィルタＣ１と抵抗Ｒ２の中点における電圧Ｖ２が、コンパレータ３１のマイナス（−）端子に入力される電圧Ｖ３よりも高くなり（図２中、符号ｍ参照）、コンパレータ３１の出力はＨｉとなる（図２中、符号ｏ参照）。

そして、ＡＮＤロジック３３により発振手段３４の出力がＬｏになるのと同期して、ロック異常信号が出力される（図２中、符号ｐ参照）。このように、ロック異常信号を、ドレイン電圧ＶＤがＶＢ＋ＶＦとなっている期間から最も離れた時刻で出力することで、ロックの誤判定を回避することができる。

ＡＮＤロジック３３からロック異常信号が連続して出力されている間は、直流モータ１１ｂが完全に停止しているか、または、異常と見なせるほど遅い回転になっていると判断することができる。

ＡＮＤロジック３３から出力されたロック異常信号は、不図示のＥＣＵに通知され、表示やアラーム音により車両の運転者に通報される。運転者はロックしたモータファン１１をそのまま動作させてもよいが、電力消費を抑えるため、ＥＣＵの制御の下にオンオフ手段２３のコモン接点を接地電位に切り替え、ＦＥＴ２１をオフして直流モータ１１ｂへの負荷電流ＩＲを遮断するようにしてもよい。

そして、ロックによって温度が上昇した直流モータ１１ｂが冷却してから、再びオンオフ手段２３のコモン接点を電源電圧ＶＢ側に切り替え、直流モータ１１ｂへの負荷電流の供給を再開すればよい。このとき、ロックの原因が取り除かれていなければ、ＡＮＤロジック３３から再びロック異常信号が出力されるので、直流モータ１１ｂへの負荷電流ＩＲを再度遮断する等の処置を講ずる必要がある。

以上説明したように、本実施形態のモータ拘束検出回路およびモータ制御回路によれば、コンパレータ３１と発振手段３４、及びＡＮＤロジック３３を備え、発振手段３４で定期的に生成した所定幅のパルスによってパワーＭＯＳＦＥＴ２１のゲートが接地電位にされ、ＦＥＴ２１がオフして直流モータ１１ｂの負荷電流が遮断された際のドレイン電圧に基づいて、ロックの有無を検出する。

モータが正常に回転している場合と、ロックして回転していない場合とでは、モータの発電作用によってドレイン電圧に差異が生ずるので、これをコンパレータ３１でしきい値電圧と比較し、ＡＮＤロジック３３でＦＥＴ２１のゲートにかかる電圧とＡＮＤ論理をとることによってロック異常信号の出力を制御する。

本実施形態のモータ拘束検出回路は、ＦＥＴの個体差や回路のばらつきを無視することができるとともに、個別に調整を行なうための回路を追加したり、温度補正回路を備える必要がないので、回路構成が簡単になり、モータ制御回路の小型・軽量化が可能となる。

また、モータのロックを確実に検出して、無駄な電力消費を抑えることができるので、自動車等車両の省燃費化に貢献することができる。

本発明は、本実施形態の構成に限られるものではなく、特許請求の範囲で示した機能、または本実施形態の構成が持つ機能が達成できる構成であれば、どのようなものであっても適用可能である。

図３は、本発明に係るモータ拘束検出回路およびモータ制御回路の他の実施例を示す回路図である。尚、図１に示したモータ制御装置の構成を示す回路図と同一の構成要素については、同一符号を付してある。

図３において、本実施例のモータ拘束検出回路およびモータ制御回路は、モータを可変速駆動するＰＷＭコントローラ４１と組み合わせて構成されている。

ＰＷＭコントローラ４１からは、ロック検知用のオフ期間を含むＰＷＭゲート駆動信号と、ＡＮＤロジック３３でコンパレータ３１の出力と論理演算を行ない、ロック異常信号を生成するための同期信号が供給される。

ＰＷＭコントローラ４１は、ＡＮＤロジック３３からロック異常信号を入力されると、前述した実施形態と同様にファンモータ１１の駆動を停止し、直流モータ１１ｂが冷却するまでの時間をおいた後に駆動を再開するようにしてもよい。または、ＰＷＭゲート駆動信号のデューティ比をファンモータ１１の発熱を許容できる程度にまで下げて駆動を継続し、ロック異常信号を入力しなくなった時点で正常時のデューティ比に戻すようにしてもよい。

図４は、ＰＷＭの周波数が低く、Ｌｏレベルの期間が（Ｌ＊ＩＲ）以上の時間を確保できるような場合の実施例を示す回路図であり、図３に示したＰＷＭコントローラ４１の同期信号を省略することができる。

例えば、ＰＷＭ周波数が２５Ｈｚであれば、デューティ比が９５％であってもＬｏレベルの期間が２ｍｓになるので、ゲート駆動信号にロック検知用のオフ期間を設けなくても、モータの発電作用によるドレイン電圧の低下（図２中、符号ｄ参照）を見ることができる。これにより、回路を簡単化することができる。

図５は、Ｐチャネル型パワーＭＯＳＦＥＴ２４を用いてファンモータ１１を駆動する場合の実施例である。同図において、直流モータ１１ｂをＦＥＴ２４の下流側に配置することにより、回路動作の論理が、ロック検知回路２５の構成からもわかるように、図１の場合とは逆になる。

本発明は、回路規模の小型・軽量化を図ることが可能であるとともに、モータの拘束を正確に検知することができるモータ拘束検出回路およびモータ制御回路を提供できる効果を有し、自動車等の車両用として有用である。

尚、本発明は、上述した実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。その他、上述した実施形態における各構成要素の材質、形状、寸法、数、配置箇所、等は本発明を達成できるものであれば任意であり、限定されない。

本発明に係るモータ拘束検出回路およびモータ制御回路の実施形態であるモータ制御装置の構成を示す回路図である。本発明に係る実施形態のモータ駆動回路各部の信号の変化を示すタイミングチャートである。本発明に係るモータ拘束検出回路およびモータ制御回路の他の実施例であるモータ制御装置の構成を示す回路図である。本発明に係るモータ拘束検出回路およびモータ制御回路の更に他の実施例であるモータ制御装置の構成を示す回路図である。本発明に係るモータ拘束検出回路およびモータ制御回路の別の実施例であるモータ制御装置の構成を示す回路図である。従来のモータ拘束検出回路の構成を示す回路図である。

符号の説明

１１：モータファン
１１ｂ：直流モータ
１２：モータ駆動回路
２１：パワーＭＯＳＦＥＴ
２２：ロック検知回路
２３：オンオフ手段
３１：コンパレータ
３２：しきい値電圧生成回路
３３：ＡＮＤロジック
３４：発振手段
４１、４２：ＰＷＭコントローラ
Ｄ１：ダイオード

Claims

直流モータの拘束を検出するモータ拘束検出回路であって、
前記直流モータに並列に接続された逆起電圧抑制ダイオードと、
前記直流モータに直列に接続され、前記直流モータに供給される負荷電流を制御するＦＥＴと、
前記ＦＥＴを導通／遮断状態に制御するために、前記ＦＥＴのゲートに入力する電圧を電源電圧および接地電位に切り替えるオンオフ手段と、
所定の周期で所定幅のパルスを生成し、前記ＦＥＴのゲートに入力する電圧を前記パルスのパルス幅の期間、接地電位とする発振手段と、
所定のしきい値電圧を生成するしきい値電圧生成手段と、
前記しきい値電圧と前記ＦＥＴのドレイン電圧を比較して、前記しきい値電圧より前記ＦＥＴのドレイン電圧が高いとき出力するコンパレータと、
前記コンパレータの出力と前記ＦＥＴのゲートに入力する電圧とのＡＮＤ論理をとることによりロック異常信号を出力するＡＮＤロジックと、
を備えていることを特徴とするモータ拘束検出回路。
前記発振手段によって生成されるパルスのパルス幅は、前記直流モータの界磁コイルのインダクタンスと、前記直流モータが正常に回転している際の前記負荷電流との積よりも大きいことを特徴とする請求項１に記載したモータ拘束検出回路。
前記オンオフ手段と前記発振手段が、ＰＷＭコントローラの一部であることを特徴とする請求項１または請求項２に記載したモータ拘束検出回路。