JP2013038464A - リセット回路 - Google Patents

Abstract

【課題】マイコンのリセット端子をトランジスタによってグランドに接続することによりマイコンにリセットをかけるリセット回路において、リセット動作不能な電源電圧の領域を無くす。
【解決手段】リセット回路１０は、マイコン１１のリセット端子１３を電源電圧（以下、ＶＭ）にプルアップする抵抗Ｒ１と、ＶＭが所定値未満のときにトランジスタＴ１をオンしてリセット端子１３を０Ｖにするリセット信号出力回路１５とに加え、オンすることで抵抗Ｒ１の上流側にＶＭを供給するトランジスタＴ２と、抵抗Ｒ１の上流側とグランドとの間に接続された抵抗Ｒ２と、トランジスタＴ１がオン可能なＶＭの最低値（Ｖｂｅ）より高く、上記所定値よりは低い電圧（Ｖｂｅ＋ダイオードＤ１のＶｆ）を動作閾値電圧とし、ＶＭがその動作閾値電圧未満である場合にトランジスタＴ２をオフさせておいて、マイコン１１のリセットを確保する回路Ｔ３，Ｄ１，Ｒ３，Ｒ４とを備える。
【選択図】図１

Description

本発明は、マイコン（マイクロコンピュータ）にリセットをかけるリセット回路に関する。

マイコンのリセット回路として、マイコンのリセット端子を該マイコンの電源電圧にプルアップするプルアップ抵抗と、マイコンのリセット端子とグランドラインとの間にコレクタとエミッタが接続されたＮＰＮトランジスタとを備え、電源電圧の投入時において、電源電圧が安定するまでの所定期間の間、そのＮＰＮトランジスタをオンさせることにより、リセット端子をグランドラインに接続してマイコンにリセット（いわゆるパワーオンリセット）をかけるものが知られている。

そして、マイコンにパワーオンリセットをかける上記所定期間（即ち、パワーオンリセット期間）を作る方式としては、電源電圧によってコンデンサが抵抗を介して充電されるようにしておき、そのコンデンサの充電電圧が所定値に達するまでの期間をパワーオンリセット期間とするものがある（例えば、特許文献１参照）。

また、パワーオンリセット期間を作る他の方式として、電源電圧が所定のリセット解除電圧以上になったか否かを比較器で判定し、電源電圧がリセット解除電圧以上となるまでの期間をパワーオンリセット期間とするものもある。

ここで、後者の方式のリセット回路の具体例について、図５を用い説明する。
図５（Ａ）に例示するリセット回路１００は、マイコン１１の電源電圧ＶＭ（この例では５Ｖ）が一端に供給され、他端がマイコン１１のリセット端子１３に接続されたプルアップ抵抗Ｒ１と、電源電圧ＶＭによって動作し、マイコン１１のリセット端子１３をグランドラインに接続することでマイコン１１をリセットするリセット信号出力回路１５とを備えている。更に、そのリセット信号出力回路１５は、マイコン１１のリセット端子１３とグランドラインとの間にコレクタとエミッタが接続されたＮＰＮトランジスタＴ１と、ＮＰＮトランジスタＴ１のオン／オフを制御するリセット制御回路１７とを備えている。

そして、図５（Ｂ）に示すように、リセット制御回路１７は、電源電圧ＶＭの上昇時（投入時）には、電源電圧ＶＭが最終値の５Ｖより若干低い所定のリセット解除電圧ＶＲ１１以上になるまで、ＮＰＮトランジスタＴ１をオンして、マイコン１１のリセット端子１３の電圧Ｖｒｅｓをグランドラインの電圧（＝０Ｖ：但し実際には、ＮＰＮトランジスタＴ１のコレクタ・エミッタ間電圧であり、約０．１Ｖ）にすることにより、マイコン１１にパワーオンリセットをかける。

また、図５（Ｂ）に示すように、リセット制御回路１７は、電源電圧ＶＭが５Ｖから下降して所定のリセット検出電圧ＶＲ２を下回っても、ＮＰＮトランジスタＴ１をオンしてマイコン１１にリセットをかける。これは、電源電圧ＶＭの遮断時や一時的な低下時においても、マイコン１１の誤動作を防止するためである。

尚、図５（Ｂ）では、リセット解除電圧ＶＲ１とリセット検出電圧ＶＲ２とを、同じ値に示しているが、両電圧ＶＲ１，ＶＲ２に差（即ち、ヒステリシス）を持たせることもある。

一方、特許文献１には、リセット回路の他の構成として、マイコンのリセット端子とグランドラインとの間にプルダウン抵抗を接続して、リセット端子を常時プルダウンしておき、電源電圧のラインとリセット端子との間に設けられたＰＮＰトランジスタをオンすることで、パワーオンリセットを解除する構成も記載されている。

特開昭６３−２９８４２１号公報

ところで、マイコンのリセット端子をトランジスタによってグランドラインに接続することによりマイコンにリセットをかけるリセット回路では、そのトランジスタを、マイコンの電源電圧を用いてオンさせるため、電源電圧が、そのトランジスタをオンさせることが可能な最低値よりも低い領域では、マイコンに対するリセット動作が不能となる。

例えば、図５（Ａ）に例示したリセット回路１００では、図５（Ｂ）に示すように、電源電圧ＶＭの立ち上がり時または立ち下がり時において、ＮＰＮトランジスタＴ１をオンさせることが可能な該トランジスタＴ１のベース・エミッタ間電圧Ｖｂｅ（約０．７Ｖ）よりも電源電圧ＶＭが低い領域では、リセット信号出力回路１５が正常に動作せず（即ち、トランジスタＴ１をオンさせることができず）、マイコン１１のリセット端子１３の電圧Ｖｒｅｓは電源電圧ＶＭと同じ電圧となってしまう。つまり、マイコン１１に対するリセット動作が不能となる。

特に、近年では、マイコン１１における処理の高速化や低消費電力化を実現するために、５Ｖの電源電圧ＶＭはマイコン１１におけるコア（プログラムを実行するＣＰＵ）１１ａ以外の部分（Ｉ／ＯやＡＤ変換器やメモリ等）の電源とし、コア１１ａには、その電源電圧ＶＭよりも低い別の電源電圧ＶＣ（例えば１．５Ｖ）を供給するようにしている。このため、リセット端子１３の電圧Ｖｒｅｓが上記Ｖｂｅであっても、その電圧（０．７Ｖ）は、コア１１ａの電源電圧ＶＣの１／２程度であるため、コア１１ａを確実にリセット状態にすることができない。よって、そのような状況において、マイコン１１のコア１１ａは、どのように動作するか分からず、例えば、データ書き換え可能な不揮発性メモリ内の保存対象データを破壊するような処理や、マイコン１１の周辺素子に悪影響を与えるような出力をする処理等をしてしまう可能性がある。

尚、前述の特許文献１に記載されている他の構成では、マイコンのリセット端子をトランジスタでグランドラインに接続するローサイド駆動の構成ではなく、マイコンのリセット端子を抵抗でグランドラインに常時プルダウンしておき、電源電圧のラインとリセット端子との間に設けられたＰＮＰトランジスタをオンすることで、パワーオンリセットを解除する構成であるため、他のリセット回路によってもワイヤードオアでマイコンにリセットをかける、という構成を採ることができない。

本発明は、上述の問題に鑑みなされたものであり、マイコンのリセット端子をトランジスタによってグランドラインに接続することによりマイコンにリセットをかけるリセット回路において、リセット動作不能な電源電圧の領域を無くすことを目的としている。

請求項１のリセット回路は、マイコンと、マイコンが動作するための電源電圧を出力する電源回路と、を備えたマイコン搭載装置において、マイコンをリセットするために設けられる。

そして、このリセット回路は、一端に電源電圧が供給され、他端がマイコンのリセット端子に電気的に接続されたプルアップ抵抗と、電源電圧によって動作する回路であって、電源回路が電源電圧の出力を開始して該電源電圧が上昇し始めた場合に、所定のリセット解除条件が成立するまでの間、マイコンのリセット端子を第１のトランジスタにより０Ｖのグランドラインに接続して該マイコンをリセットするリセット信号出力回路と、を備えている。

尚、リセット解除条件としては、例えば、電源電圧が上昇し始めたときから所定時間が経過した、という条件が考えられる。そして、この場合の所定時間は、例えば、電源電圧によってコンデンサが抵抗を介して充電されるようにしておき、そのコンデンサの充電電圧が所定値に達するまでの時間、として設定することができる。また、リセット解除条件としては、電源電圧が所定のリセット解除電圧以上になった、という条件でも良い（請求項４）。

ここで特に、請求項１のリセット回路では、電源電圧とプルアップ抵抗の前記一端との間に、第２のトランジスタが設けられており、その第２のトランジスタがオンすることで、プルアップ抵抗の前記一端に電源電圧が供給されるようになっている。そして、プルアップ抵抗の前記一端とグランドラインとの間には、プルダウン抵抗が接続されている。このため、第２のトランジスタがオフしていれば、リセット信号出力回路における第１のトランジスタのオン／オフにかかわらず、マイコンのリセット端子の電圧はグランドラインの電圧（０Ｖ）となる。

更に、このリセット回路は、駆動手段を備えている。その駆動手段は、リセット信号出力回路を動作させることが可能な電源電圧の最低値である動作下限電圧よりも高く、且つ、リセット信号出力回路がリセット端子のグランドラインへの接続を解除するときの電源電圧の値よりは低い所定電圧を動作閾値電圧とし、電源電圧がその動作閾値電圧未満である場合に、第２のトランジスタをオフさせ、電源電圧がその動作閾値電圧以上である場合に、第２のトランジスタをオンさせる。

このようなリセット回路によれば、まず、電源電圧がリセット信号出力回路の動作下限電圧未満であり、リセット信号出力回路が動作不能（即ち、第１のトランジスタがオン不能）である場合には、第２のトランジスタがオフする。よって、第１のトランジスタをオンすることができなくても、マイコンのリセット端子の電圧はグランドラインの電圧となる。

また、電源電圧が動作下限電圧以上で、駆動手段の動作閾値電圧未満である場合には、リセット信号出力回路が第１のトランジスタをオンさせる上に、第２のトランジスタもオフしている。このため、やはり、マイコンのリセット端子の電圧はグランドラインの電圧となる。

そして、電源電圧が駆動手段の動作閾値電圧以上である場合には、第２のトランジスタがオンするため、リセット信号出力回路が第１のトランジスタをオンからオフさせたタイミング（即ち、リセット解除条件が成立したタイミングであり、リセット信号出力回路がリセット端子のグランドラインへの接続を解除するタイミング）で、マイコンのリセット端子の電圧が電源電圧となり、マイコンのリセットが解除されることとなる。

このように、電源電圧がリセット信号出力回路の動作下限電圧未満である場合にも、マイコンのリセット端子の電圧をグランドラインの電圧にすることができるため、リセット動作不能な電源電圧の領域を無くすことができる。

また、このリセット回路は、マイコンのリセット端子を第１のトランジスタでグランドラインに接続するローサイド駆動の構成であるため、他のローサイド駆動形式のリセット回路によってもワイヤードオアでマイコンにリセットをかける、という装置構成を採ることができる。

次に、請求項２のリセット回路では、請求項１のリセット回路において、リセット信号出力回路は、第１のトランジスタとして、コレクタがリセット端子に接続され、エミッタがグランドラインに接続されたＮＰＮトランジスタを備え、該第１のトランジスタをオンすることでリセット端子をグランドラインに接続するものであると共に、第１のトランジスタをオンさせることが可能な該第１のトランジスタのベース・エミッタ間電圧が、動作下限電圧となっている。そして、駆動手段は、アノードに電源電圧が供給されるダイオードと、該ダイオードのカソードがベースに接続され、エミッタがグランドラインに接続されたＮＰＮトランジスタである第３のトランジスタとを備え、該第３のトランジスタがオンすることで、第２のトランジスタをオンさせる。

この構成によれば、ＮＰＮトランジスタをオンさせることが可能な該ＮＰＮトランジスタのベース・エミッタ間電圧（約０．７Ｖ）を「Ｖｂｅ」と記載し、ダイオードの順方向電圧（約０．７Ｖ）を「Ｖｆ」と記載することにすると、リセット信号出力回路の動作下限電圧が「Ｖｂｅ」であるのに対して、駆動手段の動作閾値電圧は「Ｖｆ＋Ｖｂｅ」となる。このため、動作閾値電圧を動作下限電圧よりも高くすることを、簡単な構成で実現することができる。

尚、請求項３に記載のように、例えば、第２のトランジスタがＰＮＰトランジスタであると共に、その第２のトランジスタのエミッタに電源電圧が供給され、該第２のトランジスタのコレクタがプルアップ抵抗の前記一端に接続されているのであれば、その第２のトランジスタのベースに、第３のトランジスタのコレクタが接続されていれば、第３のトランジスタがオンすることで、第２のトランジスタがオンすることとなる。

次に、請求項４のリセット回路は、請求項１〜３のリセット回路において、リセット信号出力回路は、電源電圧が動作下限電圧よりも高いリセット解除電圧未満である間、マイコンのリセット端子を第１のトランジスタによりグランドラインに接続し、電源電圧がリセット解除電圧以上になると、マイコンのリセット端子のグランドラインへの接続を解除する（即ち、第１のトランジスタをオフさせる）ものである。

この構成によれば、電源回路が電源電圧の出力を開始して該電源電圧が上昇し始めた場合に、電源電圧がリセット解除電圧以上になった、ということが、リセット解除条件となる。そして、電源電圧が立ち上がってリセット解除電圧になるまでの間、マイコンを確実にリセット状態にすることができる。

次に、請求項５のリセット回路は、請求項４のリセット回路において、リセット信号出力回路は、電源電圧が下降して、前記動作下限電圧よりも高いリセット検出電圧を下回ると、マイコンのリセット端子を第１のトランジスタによりグランドラインに接続する。そして、駆動手段の動作閾値電圧は、リセット解除電圧とリセット検出電圧との両方よりも低くなっている。

この構成によれば、電源回路が電源電圧の出力を停止して該電源電圧が下降する場合においても、電源電圧が動作閾値電圧未満になれば、第２のトランジスタがオフするため、電源電圧がリセット検出電圧を下回ってから０Ｖになるまでの全領域において、マイコンを確実にリセット状態にすることができる。

尚、リセット解除電圧とリセット検出電圧とは、異なる電圧であっても、同じ電圧であっても、何れでも良い。

実施形態の電子制御装置の構成を表す構成図である。 リセット制御回路の構成を表す構成図である。 実施形態の作用を説明する説明図である。 変形例を説明する説明図である。 従来技術と課題を説明する説明図である。

以下に、本発明が適用された実施形態のマイコン搭載装置としての電子制御装置について説明する。尚、本実施形態の電子制御装置は、車両（自動車）に搭載されて、例えば、その車両のエンジンを制御するものである。また、図５（Ａ）に示したものと同じものについては、図５（Ａ）で使用した符号と同じ符号を用いるため、詳細な説明を省略する。

図１に示すように、本実施形態の電子制御装置１には、車両のバッテリ３の電圧（詳しくは、バッテリ３のプラス端子の電圧であり、以下、バッテリ電圧という）Ｖｂａｔが、車両に設けられているスイッチ手段５を介して、外部電源電圧として供給される。尚、スイッチ手段５は、例えば、車両の運転者によってオン／オフされる手動のイグニッションスイッチ、あるいは、車両内の電源制御装置によってオン／オフされる電源供給用のリレー（いわゆるメインリレー）である。

そして、電子制御装置１は、外部電源電圧としてのバッテリ電圧Ｖｂａｔから、該バッテリ電圧Ｖｂａｔよりも低い２種類の電源電圧ＶＭ（この例では５Ｖ）と電源電圧ＶＣ（この例では１．５Ｖ）とを生成して出力する電源回路７と、その２種類の電源電圧ＶＭ、ＶＣを受けて動作するマイコン１１とを備えている。

そして、前述したように、５Ｖの電源電圧ＶＭは、マイコン１１におけるコア１１ａ以外の部分（Ｉ／ＯやＡＤ変換器やメモリ等）の電源であり、それよりも低い１．５Ｖの電源電圧ＶＣは、コア１１ａの電源である。

尚、マイコン１１は、エンジンの制御に関する処理を行うが、その処理自体は本発明に直接関係がないため説明を省略する。また、電源電圧ＶＭのラインとグランドラインとの間と、電源電圧ＶＣのラインとグランドラインとの間とのそれぞれには、電源電圧ＶＭ，ＶＣがノイズ等の影響で変動しないようにするために、静電容量が比較的大きいコンデンサ８，９が接続されている。

更に、電子制御装置１は、電源電圧ＶＭを監視してマイコン１１にリセットをかけるリセット回路１０を備えている。
そして、リセット回路１０は、前述した図５（Ａ）のリセット回路１００と比較すると、下記（１）〜（３）の構成要素が追加されている。

（１）電源電圧ＶＭとプルアップ抵抗Ｒ１の一端（マイコン１１のリセット端子１３に接続される側とは反対側の端部であり、以下、上流側端部という）との間に、ＰＮＰトランジスタＴ２が設けられている。具体的には、ＰＮＰトランジスタＴ２のエミッタに電源電圧が供給されており、そのＰＮＰトランジスタＴ２のコレクタが、プルアップ抵抗Ｒ１の上流側端部に接続されている。

（２）プルアップ抵抗の上流側端部とグランドラインとの間に、プルダウン抵抗Ｒ２が接続されている。
（３）ＰＮＰトランジスタＴ２を駆動する駆動回路として、コレクタがＰＮＰトランジスタＴ２のベースにされ、エミッタがグランドラインに接続されたＮＰＮトランジスタＴ３と、アノードに電源電圧ＶＭが供給され、カソードがＮＰＮトランジスタＴ３のベースに接続されたダイオードＤ１と、ＮＰＮトランジスタＴ３のベースとグランドラインとの間に接続されたプルダウン用の抵抗Ｒ３と、ダイオードＤ１のアノードとグランドラインとの間に接続されたプルダウン用の抵抗Ｒ４と、からなる駆動回路を備えている。

ここで、以下の説明では、ＮＰＮトランジスタＴ１，Ｔ３をオンさせることが可能な該ＮＰＮトランジスタＴ１，Ｔ３のベース・エミッタ間電圧（約０．７Ｖ）を「Ｖｂｅ」と記載し、ダイオードＤ１の順方向電圧（約０．７Ｖ）を「Ｖｆ」と記載する。

そして、上記（３）で述べたＮＰＮトランジスタＴ３、ダイオードＤ１及び抵抗Ｒ３，Ｒ４からなる駆動回路によれば、電源電圧ＶＭが「Ｖｆ＋Ｖｂｅ」未満の場合には、ＮＰＮトランジスタＴ３がオンしないため、ＰＮＰトランジスタＴ２をオフさせることとなり、電源電圧ＶＭが「Ｖｆ＋Ｖｂｅ」以上の場合には、ＮＰＮトランジスタＴ３がオンして、ＰＮＰトランジスタＴ２をオンさせることとなる。

一方、リセット回路１０におけるリセット信号出力回路１５（ＮＰＮトランジスタＴ１及びリセット制御回路１７）は、図５（Ａ）のリセット回路１００と同様のものである。そして、本実施形態においても、リセット解除電圧ＶＲ１とリセット検出電圧ＶＲ２は、同じ値であり、例えば３．７Ｖである。その場合のリセット制御回路１７の構成例を、図２に示す。

図２に示すように、リセット制御回路１７は、直列に接続されて電源電圧ＶＭを分圧する２つの抵抗２１，２２と、基準電圧Ｖｒｅｆを発生する基準電圧回路２３と、抵抗２１，２２同士の接続点の電圧（以下、分圧電圧という）Ｖａが反転入力端子（−端子）に入力され、基準電圧回路２３による基準電圧Ｖｒｅｆが非反転入力端子（＋端子）に入力される比較器２４とを備えている。そして、比較器２４の出力信号がＮＰＮトランジスタＴ１のベースに供給されるようになっている。また、基準電圧回路２３は、例えば、電源電圧ＶＭとグランドラインとの間に直列に接続された定電流回路とツェナーダイオードとから構成されており、その定電流回路とツェナーダイオードとの接続点に、基準電圧Ｖｒｅｆを発生させる。そして、基準電圧Ｖｒｅｆは、電源電圧ＶＭが３．７Ｖであるときの上記分圧電圧Ｖａの値と同じ値に設定されている。

このようなリセット制御回路１７では、電源電圧ＶＭが、リセット解除電圧ＶＲ１及びリセット検出電圧ＶＲ２に該当する３．７Ｖよりも低い場合には、比較器２４からＮＰＮトランジスタＴ１のベースに電源電圧ＶＭが出力されて、ＮＰＮトランジスタＴ１をオンさせる。また、電源電圧ＶＭが３．７Ｖ以上である場合には、比較器２４の出力が０Ｖとなり、ＮＰＮトランジスタＴ１をオフさせる。

但し、既述したように、電源電圧ＶＭが３．７Ｖより低くても、ＮＰＮトランジスタＴ１のＶｂｅより低い領域では、ＮＰＮトランジスタＴ１をオンさせることができない。つまり、本実施形態においても、リセット信号出力回路１５が動作可能な電源電圧ＶＭの最低値（動作下限電圧）は、ＮＰＮトランジスタＴ１のＶｂｅである。

尚、例えば、リセット解除電圧ＶＲ１を３．８Ｖとし、リセット検出電圧を３．７Ｖにする、といった具合に、両電圧ＶＲ１，ＶＲ２が異なる値に設定されていても良い。その場合、図２の比較器２４にヒステリシスを持たせれば良い。

また、図１における点線の枠で示しているように、リセット回路１０におけるリセット信号出力回路１５は、電源回路７と共に、１つのＩＣになっていても良い。また、リセット信号出力回路１５やリセット制御回路１７が単独でＩＣ化されていても良い。

次に、以上のような電子制御装置１におけるリセット回路１０の作用について、図３を用い説明する。
まず、スイッチ手段５のオンに伴って、電源回路７が電源電圧ＶＭ，ＶＣの出力を開始し、それにより電源電圧ＶＭが０Ｖから５Ｖへ上昇する場合（即ち、電源電圧ＶＭの立ち上がり時であり、パワーオン時）の動作について説明する。

図３（Ａ）に示すように、電源電圧ＶＭの立ち上がり時において、電源電圧ＶＭが、ＮＰＮトランジスタＴ１のＶｂｅ未満である場合には、ＮＰＮトランジスタＴ３がオンしないため、ＰＮＰトランジスタＴ２もオフする。このため、リセット信号出力回路１５のＮＰＮトランジスタＴ１がオン不能（オフ）であるものの、マイコン１１のリセット端子１３の電圧Ｖｒｅｓは、プルダウン抵抗Ｒ２によりグランドラインの電圧（ＧＮＤ＝０Ｖ）となる。

そして、電源電圧ＶＭが、ＮＰＮトランジスタＴ１のＶｂｅ以上で、且つ、「ダイオードＤ１のＶｆ＋ＮＰＮトランジスタＴ３のＶｂｅ」未満の値になると、リセット信号出力回路１５のＮＰＮトランジスタＴ１がオンする。更に、ＮＰＮトランジスタＴ３は未だオンしないため、ＰＮＰトランジスタＴ２も未だオフしている。このため、やはり、マイコン１１のリセット端子１３の電圧Ｖｒｅｓはグランドラインの電圧となる。

そして、電源電圧ＶＭが、「ダイオードＤ１のＶｆ＋ＮＰＮトランジスタＴ３のＶｂｅ」以上で、且つ、リセット解除電圧ＶＲ１未満の値になると、ＮＰＮトランジスタＴ３がオンして、ＰＮＰトランジスタＴ２もオンするが、既にＮＰＮトランジスタＴ１がオンしているため、マイコン１１のリセット端子１３の電圧Ｖｒｅｓはグランドラインの電圧（厳密には、ＮＰＮトランジスタＴ１のコレクタ・エミッタ間電圧であり、約０．１Ｖ）に維持される。

そして、電源電圧ＶＭがリセット解除電圧ＶＲ１以上になると、リセット解除条件が成立したとして、リセット信号出力回路１５のＮＰＮトランジスタＴ１がオフする。そして、この時点で、ＰＮＰトランジスタＴ２は既にオンしているため、マイコン１１のリセット端子１３の電圧Ｖｒｅｓが電源電圧ＶＭとなり、マイコン１１のリセット（この場合、パワーオンリセット）が解除される。

このため、図３（Ｂ）における左半分に示すように、電源電圧ＶＭの立ち上がり時においては、電源電圧ＶＭがリセット信号出力回路１５の動作下限電圧であるＶｂｅ未満であっても、マイコン１１のリセット端子１３の電圧Ｖｒｅｓをグランドラインの電圧にすることができるため、電源電圧ＶＭが０Ｖからリセット解除電圧ＶＲ１に達するまでの全領域において、マイコン１１（特にコア１１ａ）にリセットをかけ続けることができる。

次に、スイッチ手段５のオフに伴って、電源回路７が電源電圧ＶＭ，ＶＣの出力を停止し、それにより電源電圧ＶＭが５Ｖから０Ｖへ下降する場合（即ち、電源電圧ＶＭの立ち下がり時であり、パワーオフ時）の動作について説明する。

図３（Ａ）に示すように、電源電圧ＶＭの立ち下がり時において、電源電圧ＶＭがリセット検出電圧ＶＲ２以上である場合には、リセット信号出力回路１５のＮＰＮトランジスタＴ１がオフしていると共に、ＰＮＰトランジスタＴ２はオンしている。このため、マイコン１１のリセット端子１３の電圧Ｖｒｅｓは電源電圧ＶＭとなっている。

そして、電源電圧ＶＭが、リセット解除電圧ＶＲ２未満で、且つ、「ダイオードＤ１のＶｆ＋ＮＰＮトランジスタＴ３のＶｂｅ」以上の値になると、ＰＮＰトランジスタＴ２がオンしている状態で、リセット信号出力回路１５のＮＰＮトランジスタＴ１がオンするため、マイコン１１のリセット端子１３の電圧Ｖｒｅｓは、ＮＰＮトランジスタＴ１により、グランドラインの電圧（厳密には、ＮＰＮトランジスタＴ１のコレクタ・エミッタ間電圧）となる。つまり、マイコン１１のリセットが行われる。

そして、電源電圧ＶＭが、「ダイオードＤ１のＶｆ＋ＮＰＮトランジスタＴ３のＶｂｅ」未満で、且つ、ＮＰＮトランジスタＴ１のＶｂｅ以上の値になると、ＮＰＮトランジスタＴ３がオフして、ＰＮＰトランジスタＴ２もオフする。また、リセット信号出力回路１５のＮＰＮトランジスタＴ１は未だオンしている。このため、やはり、マイコン１１のリセット端子１３の電圧Ｖｒｅｓはグランドラインの電圧となる。

そして、電源電圧ＶＭが、ＮＰＮトランジスタＴ１のＶｂｅ未満になると、リセット信号出力回路１５のＮＰＮトランジスタＴ１がオン不能（オフ）となるが、ＰＮＰトランジスタＴ２が既にオフしているため、マイコン１１のリセット端子１３の電圧Ｖｒｅｓは、プルダウン抵抗Ｒ２によりグランドラインの電圧に維持される。

よって、図３（Ｂ）における右半分に示すように、電源電圧ＶＭの立ち下がり時においても、電源電圧ＶＭがリセット検出電圧ＶＲ２を下回ってから０Ｖになるまでの全領域において、マイコン１１のリセット端子１３の電圧Ｖｒｅｓをグランドラインの電圧にすることができ、延いてはマイコン１１にリセットをかけ続けることができる。

以上のように、本実施形態のリセット回路１０によれば、電源電圧ＶＭがＶｂｅ未満であっても、マイコン１１にリセットをかけることができ、リセット動作不能な電源電圧ＶＭの領域を無くすことができる。

また、リセット回路１０は、マイコン１１のリセット端子１３をトランジスタＴ１でグランドラインに接続するローサイド駆動の構成であるため、他のローサイド駆動形式のリセット回路によってもワイヤードオアでマイコン１１にリセットをかける、という装置構成を採ることができる。つまり、他のリセット回路において、トランジスタＴ１に相当するトランジスタの出力端子（グランドライン側とは反対側の出力端子）をマイコン１１のリセット端子１３に接続すれば、該他のリセット回路によっても、マイコン１１をリセットすることができるようになる。

また、本実施形態のリセット回路１０によれば、ＰＮＰトランジスタＴ２をオンさせるＮＰＮトランジスタＴ３のベースに、ダイオードＤ１を介して電源電圧ＶＭを供給しているため、ＰＮＰトランジスタＴ２をオフからオンに転じさせるときの電源電圧ＶＭの値（駆動手段の動作閾値電圧に相当）が「Ｖｆ＋Ｖｂｅ」となり、その電圧値をリセット信号出力回路１５の動作下限電圧であるＶｂｅよりも高くすることができる。

このため、電源電圧ＶＭの立ち上がり時においては、リセット信号出力回路１５のＮＰＮトランジスタＴ１がオンしてから（オン可能になってから）ＰＮＰトランジスタＴ２がオンする、という順序動作を実現することができ、逆に、電源電圧ＶＭの立ち下がり時においては、ＰＮＰトランジスタＴ２がオフしてから、リセット信号出力回路１５のＮＰＮトランジスタＴ１がオフする（オン不能になる）、という順序動作を実現することができる。よって、マイコン１１のリセットを連続的に確実に行うことができる。

尚、本実施家形態では、ＮＰＮトランジスタＴ１が、第１のトランジスタに相当し、ＰＮＰトランジスタＴ２が、第２のトランジスタに相当し、ＮＰＮトランジスタＴ３が、第３のトランジスタに相当している。また、ＮＰＮトランジスタＴ３、ダイオードＤ１及び抵抗Ｒ３，Ｒ４からなる駆動回路が、駆動手段に相当している。

以上、本発明の一実施形態について説明したが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々なる態様で実施し得ることは勿論である。

例えば、リセット信号出力回路１５は、パワーオンリセット専用の回路でも良い。そして、その場合、パワーオンリセット期間を作る方式としては、コンデンサの充電電圧が所定値に達するまでの期間をパワーオンリセット期間とするタイマ型のものでも良い。

具体例として、図４に示すリセット信号出力回路２５は、パワーオンリセット専用の回路であり、そのリセット信号出力回路２５は、リセット信号出力用のＮＰＮトランジスタＴ１を制御するリセット制御回路２７として、エミッタに電源電圧ＶＭが供給されるＰＮＰトランジスタ３１と、ＰＮＰトランジスタ３１のエミッタとベースとの間に接続された抵抗３２と、ＰＮＰトランジスタ３１のベースに一端が接続された抵抗３３と、その抵抗３３の他端とグランドラインとの間に接続されたタイマ用のコンデンサ３４と、ＰＮＰトランジスタ３１のコレクタに一端が接続され、他端がＮＰＮトランジスタＴ１のベースに接続された抵抗３５と、ＮＰＮトランジスタＴ１のベースとグランドラインとの間に接続された抵抗３６と、からなる回路を備えている。

このようなリセット信号出力回路２５では、電源電圧ＶＭが０Ｖから上昇し始めると、ＰＮＰトランジスタ３１のエミッタ・ベース間と抵抗３３を介してコンデンサ３４が充電される。そして、ＰＮＰトランジスタ３１にベース電流が流れることにより、該ＰＮＰトランジスタ３１がオンして、ＮＰＮトランジスタＴ１もオンし、マイコン１１のリセット端子１３がグランドラインに接続される。その後、コンデンサ３４の充電が進み、コンデンサ３４の電圧（抵抗３３側の端子の電圧）が、「ＶＭ−０．７Ｖ」程度になると（尚、この時点で、電源電圧ＶＭは目標値（例えば５Ｖ）に到達している）、ＰＮＰトランジスタ３１にベース電流が流れなくなって該ＰＮＰトランジスタ３１がオフし、それに伴い、ＮＰＮトランジスタＴ１がオフして、マイコン１１のリセットが解除される。

一方、ＮＰＮトランジスタＴ１の出力端子であるコレクタ及びプルアップ抵抗Ｒ１は、マイコン１１のリセット端子１３と抵抗を介して接続されていても良い。電気的に接続されていれば良いからである。

また、例えばＰＮＰトランジスタＴ２の代わりに、ＭＯＳＦＥＴを用いても良い。
また、リセット回路１０が用いられるマイコン搭載装置は、車両用以外の電子制御装置でも良い。

１…電子制御装置（マイコン搭載装置）、３…バッテリ、５…スイッチ手段
７…電源回路、８，９…コンデンサ、１０…リセット回路、１１…マイコン
１１ａ…コア、１３…リセット端子、Ｒ１…プルアップ抵抗、Ｒ２…プルダウン抵抗
Ｒ３，Ｒ４，２１，２２…抵抗、２３…基準電圧回路、２４…比較器、
Ｄ１…ダイオード、Ｔ１…ＮＰＮトランジスタ（第１のトランジスタ）、
Ｔ２…ＰＮＰトランジスタ（第２のトランジスタ）、
Ｔ３…ＮＰＮトランジスタ（第３のトランジスタ）、
１５，２５…リセット信号出力回路、１７，２７…リセット制御回路
３１…ＰＮＰトランジスタ、３２，３３，３５，３６…抵抗
３４…タイマ用のコンデンサ

Claims (5)

1. マイコンと、該マイコンが動作するための電源電圧を出力する電源回路と、を備えたマイコン搭載装置において、前記マイコンをリセットするために設けられるリセット回路であって、
   一端に前記電源電圧が供給され、他端が前記マイコンのリセット端子に電気的に接続されたプルアップ抵抗と、
   前記電源電圧によって動作する回路であって、前記電源回路が前記電源電圧の出力を開始して該電源電圧が上昇し始めた場合に、所定のリセット解除条件が成立するまでの間、前記リセット端子を第１のトランジスタにより０Ｖのグランドラインに接続して前記マイコンをリセットするリセット信号出力回路と、に加えて更に、
   前記電源電圧と前記プルアップ抵抗の前記一端との間に設けられ、オンすることで、前記プルアップ抵抗の前記一端に前記電源電圧を供給する第２のトランジスタと、
   前記プルアップ抵抗の前記一端と前記グランドラインとの間に接続されたプルダウン抵抗と、
   前記リセット信号出力回路を動作させることが可能な前記電源電圧の最低値である動作下限電圧よりも高く、且つ、前記リセット信号出力回路が前記リセット端子の前記グランドラインへの接続を解除するときの前記電源電圧の値よりは低い所定電圧を動作閾値電圧とし、前記電源電圧が前記動作閾値電圧未満である場合に、前記第２のトランジスタをオフさせ、前記電源電圧が前記動作閾値電圧以上である場合に、前記第２のトランジスタをオンさせる駆動手段と、
   を備えていることを特徴とするリセット回路。
2. 請求項１に記載のリセット回路において、
   前記リセット信号出力回路は、
   前記第１のトランジスタとして、コレクタが前記リセット端子に接続され、エミッタが前記グランドラインに接続されたＮＰＮトランジスタを備え、該第１のトランジスタをオンすることで前記リセット端子を前記グランドラインに接続するものであると共に、前記第１のトランジスタをオンさせることが可能な該第１のトランジスタのベース・エミッタ間電圧が、前記動作下限電圧となっているものであり、
   前記駆動手段は、
   アノードに前記電源電圧が供給されるダイオードと、該ダイオードのカソードがベースに接続され、エミッタが前記グランドラインに接続されたＮＰＮトランジスタである第３のトランジスタとを備え、該第３のトランジスタがオンすることで、前記第２のトランジスタをオンさせること、
   を特徴とするリセット回路。
3. 請求項２に記載のリセット回路において、
   前記第２のトランジスタは、エミッタに前記電源電圧が供給され、コレクタが前記プルアップ抵抗の前記一端に接続されたＰＮＰトランジスタであり、
   前記第３のトランジスタのコレクタが、前記第２のトランジスタのベースに接続されていること、
   を特徴とするリセット回路。
4. 請求項１ないし請求項３の何れか１項に記載のリセット回路において、
   前記リセット信号出力回路は、前記電源電圧が前記動作下限電圧よりも高いリセット解除電圧未満である間、前記リセット端子を前記第１のトランジスタにより前記グランドラインに接続し、前記電源電圧が前記リセット解除電圧以上になると、前記リセット端子の前記グランドラインへの接続を解除するものであること、
   を特徴とするリセット回路。
5. 請求項４に記載のリセット回路において、
   前記リセット信号出力回路は、前記電源電圧が下降して、前記動作下限電圧よりも高いリセット検出電圧を下回ると、前記リセット端子を前記第１のトランジスタにより前記グランドラインに接続し、
   前記駆動手段の前記動作閾値電圧は、前記リセット解除電圧と前記リセット検出電圧との両方よりも低いこと、
   を特徴とするリセット回路。

Images