JP6830364B2 - ソフトスタート回路及びこれを備えた電源装置 - Google Patents

Description

本発明は、ソフトスタート回路及びこれを備えた電源装置に関する。

従来より、ソフトスタート回路を備えた電源装置は、起動時に緩やかに上昇していくソフトスタート電圧が基準電圧を下回っている間、ソフトスタート電圧に基づく出力帰還制御を行うことにより、出力電圧のオーバーシュートや突入電流を防止する。

なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。

特開２０１４−３８５４１号公報

ところで、従来のソフトスタート回路は、一般に、所定の充電電流を用いてキャパシタを充電することにより、上記のソフトスタート電圧を生成する。

しかしながら、上記従来のソフトスタート回路では、キャパシタが完全に放電されていない状態で電源装置が再起動された場合、ソフトスタート電圧が本来の初期値（例えば０Ｖ）よりも高い電圧値から上昇し始めることになり、ソフトスタート動作に支障を来たすおそれがあった。

本明細書中に開示されている発明は、本願の発明者により見出された上記課題に鑑み、常に適切なソフトスタート電圧を生成することのできるソフトスタート回路及びこれを用いた電源装置を提供することを目的とする。

本明細書中に開示されているソフトスタート回路は、キャパシタと、前記キャパシタの充電電流を生成する充電電流生成部と、前記キャパシタの充電電圧を所定のオフセット電圧分だけ引き下げてソフトスタート電圧を生成するオフセット付与部とを有する構成（第１の構成）とされている。

なお、上記第１の構成から成るソフトスタート回路は、前記キャパシタを放電する放電スイッチをさらに有する構成（第２の構成）にするとよい。

また、上記第２の構成から成るソフトスタート回路において、前記放電スイッチは、前記キャパシタに対して並列に接続されたＮＭＯＳＦＥＴである構成（第３の構成）にするとよい。

また、上記第２または第３の構成から成るソフトスタート回路において、前記オフセット電圧は、前記放電スイッチの動作不全を伴う再起動状態で前記キャパシタに残ったままとなることが想定される残留電荷相当の電圧値に設定されている構成（第４の構成）にするとよい。

また、上記第１〜第４いずれかの構成から成るソフトスタート回路において、前記充電電流生成部は、所定の基準電流を生成する電流源と、前記基準電流をミラーして前記充電電流を生成するカレントミラーと、を含む構成（第５の構成）にするとよい。

また、上記第５の構成から成るソフトスタート回路において、前記カレントミラーは、一対のＰＭＯＳＦＥＴを含む構成（第６の構成）にするとよい。

また、上記第６の構成から成るソフトスタート回路において、前記オフセット電圧は、前記ＰＭＯＳＦＥＴに付随する寄生ダイオードの順方向降下電圧と同値に設定されている構成（第７の構成）にするとよい。

また、本明細書中に開示されている電源装置は、起動時に緩やかに上昇していくソフトスタート電圧を生成する手段として、上記第１〜第７いずれかの構成から成るソフトスタート回路を有し、前記ソフトスタート電圧が所定の基準電圧を下回っている間、前記ソフトスタート電圧に基づく出力帰還制御を行う構成（第８の構成）とされている。

なお、上記第８の構成から成る電源装置は、入力電圧の入力端と出力電圧の出力端との間に接続された出力トランジスタと、所定の基準電圧を生成する基準電圧生成部と；前記出力電圧またはこれに応じた帰還電圧が前記基準電圧及び前記ソフトスタート電圧のより低い方と一致するように前記出力トランジスタを駆動するドライバと；を有する構成（第９の構成）にするとよい。

また、上記第９の構成から成る電源装置は、前記出力電圧を分圧して前記帰還電圧を生成する出力分圧部をさらに有する構成（第１０の構成）にするとよい。

本明細書中に開示されているソフトスタート回路によれば、常に適切なソフトスタート電圧を生成することが可能となる。

リニア電源の一実施形態を示す図 オフセット未付与時の入力過渡応答特性を示す図 オフセット付与時の入力過渡応答特性を示す図 車両の外観図

＜リニア電源＞
図１は、リニア電源の一実施形態を示す図である。本実施形態のリニア電源１は、出力トランジスタ１０と、出力分圧部２０と、ドライバ３０と、基準電圧生成部７０と、ソフトスタート回路８０と、を有し、入力電圧ＶＩＮを降圧して所望の出力電圧ＶＯＵＴを生成する。入力電圧ＶＩＮは、バッテリ４から供給されており、その安定度は必ずしも高くない。出力電圧ＶＯＵＴは、後段の負荷２（＝二次電源やマイコンなど）に供給されている。なお、出力電圧ＶＯＵＴの出力端と接地端（＝接地電圧０Ｖの印加端）との間には、出力電圧ＶＯＵＴを平滑するための出力キャパシタ３を並列接続しておくとよい。リニア電源１は、例えば、ＩＣ内蔵の基準電圧源として用いることができる。

出力トランジスタ１０は、入力電圧ＶＩＮの入力端と出力電圧ＶＯＵＴの出力端との間に接続されており、ドライバ３０からのゲート信号Ｇ１０に応じて導通度（裏を返せばオン抵抗値）が制御される。なお、本図の例では、出力トランジスタ１０として、ＰＭＯＳＦＥＴ［P-channel type MOSFET］が用いられている。従って、ゲート信号Ｇ１０が低いほど、出力トランジスタ１０の導通度が高くなり、出力電圧ＶＯＵＴが上昇する。逆に、ゲート信号Ｇ１０が高いほど、出力トランジスタ１０の導通度が低くなり、出力電圧ＶＯＵＴが低下する。ただし、出力トランジスタ１０としては、ＰＭＯＳＦＥＴに代えて、ＮＭＯＳＦＥＴを用いてもよいし、バイポーラトランジスタを用いてもよい。

出力分圧部２０は、出力電圧ＶＯＵＴの出力端と接地端との間に直列接続された抵抗２１及び２２（抵抗値：Ｒ１及びＲ２）を含み、両抵抗相互間の接続ノードから出力電圧ＶＯＵＴに応じた帰還電圧ＶＦＢ（＝ＶＯＵＴ×｛Ｒ２／（Ｒ１＋Ｒ２）｝）を出力する。ただし、出力電圧ＶＯＵＴがドライバ３０の入力ダイナミックレンジに収まっていれば、出力分圧部２０を割愛して出力電圧ＶＯＵＴをドライバ３０に直接入力しても構わない。

ドライバ３０の非反転入力端（＋）には、帰還電圧ＶＦＢ（または出力電圧ＶＯＵＴ）が入力されており、ドライバ３０の第１反転入力端（−）と第２反転入力端（−）には、それぞれ、基準電圧ＶＲＥＦとソフトスタート電圧ＶＳＳが入力されている。ドライバ３０は、帰還電圧ＶＦＢが基準電圧ＶＲＥＦ及びソフトスタート電圧ＶＳＳのより低い方と一致するようにゲート信号Ｇ１０を生成して出力トランジスタ１０を駆動する。

なお、ＶＲＥＦ＜ＶＳＳであるときには、ドライバ３０は、帰還電圧ＶＦＢと基準電圧ＶＲＥＦとの差分値ΔＶ１（＝ＶＦＢ−ＶＲＥＦ）が高いほどゲート信号Ｇ１０を引き上げ、逆に、差分値ΔＶ１が低いほどゲート信号Ｇ１０を引き下げる。

一方、ＶＲＥＦ＞ＶＳＳであるときには、ドライバ３０は、帰還電圧ＶＦＢとソフトスタート電圧ＶＳＳとの差分値ΔＶ２（＝ＶＦＢ−ＶＳＳ）が高いほどゲート信号Ｇ１０を引き上げ、逆に、差分値ΔＶ２が低いほどゲート信号Ｇ１０を引き下げる。

基準電圧生成部７０は、所定の基準電圧ＶＲＥＦ（例えば０．６Ｖ）を生成する。

ソフトスタート回路８０は、リニア電源１の起動時において緩やかに上昇していくソフトスタート電圧ＶＳＳを生成するための手段であり、キャパシタ８１と、充電電流生成部８２と、放電スイッチ８３と、オフセット付与部８４と、を含む。

キャパシタ８１は、充電電流生成部８２の出力端（＝充電電流Ｉｃｈｇの出力端）と接地端との間に接続されており、その第１端から充電電圧ＶＳＳ０（＝オフセット付与前のソフトスタート電圧に相当）が引き出されている。

充電電流生成部８２は、キャパシタ８１の充電電流Ｉｃｈｇを生成する回路部であり、電流源８２１とカレントミラー８２２を含む。

電流源８２１は、カレントミラー８２２の入力端（＝ＰＭＯＳＦＥＴ８２２ａのドレイン）と接地端との間に接続されており、所定の基準電流Ｉ０を生成する。

カレントミラー８２２は、一対のＰＭＯＳＦＥＴ８２２ａ及び８２２ｂを含み、基準電流Ｉ０をミラーして充電電流Ｉｃｈｇを生成する。素子間の接続関係について述べると、ＰＭＯＳＦＥＴ８２２ａ及び８２２ｂそれぞれのソースは、いずれも入力電圧ＶＩＮの入力端に接続されている。ＰＭＯＳＦＥＴ８２２ａ及び８２２ｂそれぞれのゲートは、いずれもＰＭＯＳＦＥＴ８２２ａのドレインに接続されている。ＰＭＳＯＦＥＴ８２２ｂのドレインは、充電電流Ｉｃｈｇの出力端としてキャパシタ８１の第１端に接続されている。

放電スイッチ８３は、リセット信号ＲＳＴ（例えばパワーオンリセット信号）に応じてキャパシタ８１を放電する。より具体的に述べると、放電スイッチ８３は、リセット信号ＲＳＴがハイレベル（＝放電時の論理レベル）であるときにオンし、キャパシタ８１の両端間をショートすることにより、キャパシタ８１に蓄えられている電荷を放電する。従って、放電スイッチ８３による放電動作が正しく完了すれば、充電電圧ＶＳＳ０が０Ｖ（ないしはほぼ０Ｖ）まで低下する。放電スイッチ８３としては、例えば、キャパシタ８１に対して並列に接続されたＮＭＯＳＦＥＴ［N-channel type MOSFET］を用いればよい。

オフセット付与部８４は、キャパシタ８１の第１端（＝充電電圧ＶＳＳ０の出力端）とドライバ３０の第２反転入力端（−）との間に接続されており、キャパシタ８１の充電電圧ＶＳＳ０を所定のオフセット電圧Ｖｏｆｓ分だけ引き下げてソフトスタート電圧ＶＳＳ（＝ＶＳＳ０−Ｖｏｆｓ）を生成する。すなわち、オフセット付与部８４は、キャパシタ８１の充電電圧ＶＳＳに対して、負のオフセット（−Ｖｏｆｓ）を付与することにより、ソフトスタート電圧ＶＳＳを生成する。

なお、オフセット電圧Ｖｏｆｓは、放電スイッチ８３の動作不全を伴う再起動状態でキャパシタ８１に残ったままとなることが想定される残留電荷相当の電圧値に設定すればよい。本図の例に即して述べれば、オフセット電圧Ｖｏｆｓは、ＰＭＯＳＦＥＴ８２２ｂに付随する寄生ダイオードＤの順方向降下電圧Ｖｆと同値に設定することが望ましい。

次に、オフセット付与部８４の導入意義を説明するに先立ち、オフセット未付与時の入力過渡応答特性について簡単に説明する。

図２は、オフセット未付与時（＝キャパシタ８１の充電電圧ＶＳＳ０がソフトスタート電圧ＶＳＳとしてそのまま出力されている場合）の入力過渡応答特性を示す図であり、上から順に、入力電圧ＶＩＮ、ドライバ入力（基準電圧ＶＲＥＦ（一点鎖線）、ソフトスタート電圧ＶＳＳ（二点鎖線）、及び、帰還電圧ＶＦＢ（実線））、出力電圧ＶＯＵＴ、並びに、入力電流ＩＩＮ（＝出力トランジスタ１０のドレイン電流）が描写されている。

時刻ｔ１１において、リニア電源１に入力電圧ＶＩＮが投入されると、基準電圧ＶＲＥＦは、その目標値まで速やかに立ち上げられる。一方、ソフトスタート電圧ＶＳＳは、充電電流Ｉｃｈｇの電流値ｉとキャパシタ８１の容量値Ｃに応じた傾き（＝ｉ／Ｃ）を持って緩やかに上昇していく。

従って、リニア電源１の起動後、所定のソフトスタート期間Ｔｓｓ（＝時刻ｔ１１〜ｔ１２）が経過するまでの間は、ソフトスタート電圧ＶＳＳが基準電圧ＶＲＥＦを下回っている状態（ＶＲＥＦ＞ＶＳＳ）となる。その結果、リニア電源１では、帰還電圧ＶＦＢをいきなり基準電圧ＶＲＥＦまで引き上げるのではなく、ＶＦＢ＝ＶＳＳとなるように、ソフトスタート電圧ＶＳＳに基づく出力帰還制御が行われるので、起動時における出力電圧ＶＯＵＴのオーバーシュートや突入電流を防止することが可能となる。

その後、時刻ｔ１２において、ソフトスタート電圧ＶＳＳが基準電圧ＶＲＥＦを上回ると、リニア電源１では、ＶＦＢ＝ＶＲＥＦとなるように、出力帰還制御が行われるようになる。従って、出力電圧ＶＯＵＴは、基準電圧ＶＲＥＦに応じた本来の目標値（＝ＶＲＥＦ×｛（Ｒ１＋Ｒ２）／Ｒ２｝）に合わせ込まれる。

次に、時刻ｔ１３〜ｔ１４で示したように、入力電圧ＶＩＮが瞬間的に低下して、リニア電源１が意図しない再起動状態に陥った場合を考える。

時刻ｔ１３において、入力電圧ＶＩＮが０Ｖまで急低下すると、基準電圧ＶＲＥＦと出力電圧ＶＯＵＴもそれぞれ０Ｖまで急低下する。また、入力電圧ＶＩＮが０Ｖまで低下すると、リセット信号ＲＳＴがハイレベルに立ち上がらなくなるので、放電スイッチ８３をオンすることができなくなり、キャパシタ８１を正しく放電することができなくなる。

なお、上記のように、放電スイッチ８３の動作不全が生じた場合であっても、キャパシタ８１に蓄えられた電荷は、キャパシタ８１からＰＭＯＳＦＥＴ８２２ｂの寄生ダイオードＤを介して入力電圧ＶＩＮの入力端（＝０Ｖ）に至る経路で放電される。ただし、寄生ダイオードＤの両端間には、順方向降下電圧Ｖｆ（≒０．７Ｖ）が生じるので、ソフトスタート電圧ＶＳＳがダイオードＤの順方向降下電圧Ｖｆ以下まで放電されることはない。

そのため、時刻ｔ１４において、入力電圧ＶＩＮの供給が復帰し、リニア電源１が再起動されたときには、ソフトスタート電圧ＶＳＳが本来の初期値（例えば０Ｖ）よりも高い電圧値（＝Ｖｆ）から上昇し始めることになるので、ソフトスタート動作に支障を来たすおそれがある。本図の例に即して述べれば、時刻ｔ１４以降、ソフトスタート電圧ＶＳＳが基準電圧ＶＲＥＦを下回ることはないので、ソフトスタート電圧ＶＳＳに基づく出力帰還制御（＝ソフトスタート動作）が一切行われない状態となる。

このように、オフセット付与部８４が導入されていない場合には、放電スイッチ８３の動作不全を伴うリニア電源１の再起動時において、ソフトスタート動作に支障を来たし、出力電圧ＶＯＵＴのオーバーシュートや突入電流を生じてしまうことが分かる。

図３は、オフセット付与時の入力過渡応答特性を示す図であり、上から順に、入力電圧ＶＩＮ、ドライバ入力（基準電圧ＶＲＥＦ（一点鎖線）、キャパシタ８１の充電電圧ＶＳＳ０(二点鎖線）、ソフトスタート電圧ＶＳＳ（三点鎖線）、及び、帰還電圧ＶＦＢ（実線））、出力電圧ＶＯＵＴ、並びに、入力電流ＩＩＮが描写されている。

時刻ｔ２１において、リニア電源１に入力電圧ＶＩＮが投入されると、基準電圧ＶＲＥＦは、その目標値まで速やかに立ち上げられる。また、キャパシタ８１の充電電圧ＶＳＳ０は、充電電流Ｉｃｈｇの電流値ｉとキャパシタ８１の容量値Ｃに応じた傾き（ｉ／Ｃ）を持って緩やかに上昇していく。

一方、ソフトスタート電圧ＶＳＳは、キャパシタ８１の充電電圧ＶＳＳ０がオフセット電圧Ｖｏｆｓを上回るまで、０Ｖに維持されたままとなる。従って、リニア電源１の起動後、所定の起動遅延期間Ｔｄ（＝時刻ｔ２１〜ｔ２２）が経過するまでの間、出力電圧ＶＯＵＴが立ち上がらない状態となる。なお、上記の起動遅延期間Ｔｄは、オフセット電圧Ｖｏｆｓが高いほど長くなる。これを鑑みると、オフセット電圧Ｖｏｆｓは、必要最低限の電圧値（例えば寄生ダイオードＤの順方向降下電圧Ｖｆ）に設定することが望ましい。

キャパシタ８１の充電が進み、時刻ｔ２２において、キャパシタ８１の充電電圧ＶＳＳ０がオフセット電圧Ｖｏｆｓよりも高くなると、ソフトスタート電圧ＶＳＳが上昇し始めるので、出力電圧ＶＯＵＴもこれに伴って徐々に上昇し始める。

なお、これ以降、所定のソフトスタート期間Ｔｓｓ（＝時刻ｔ２２〜ｔ２３）が経過するまでの間、ソフトスタート電圧ＶＳＳに基づく出力帰還制御（＝ソフトスタート動作）が行われるので、起動時における出力電圧ＶＯＵＴのオーバーシュートや突入電流を防止することが可能となる。

その後、時刻ｔ２３において、ソフトスタート電圧ＶＳＳが基準電圧ＶＲＥＦを上回ると、リニア電源１では、ＶＦＢ＝ＶＲＥＦとなるように、出力帰還制御が行われるようになる。従って、出力電圧ＶＯＵＴは、基準電圧ＶＲＥＦに応じた本来の目標値（＝ＶＲＥＦ×｛（Ｒ１＋Ｒ２）／Ｒ２｝）に合わせ込まれる。

次に、時刻ｔ２４〜ｔ２５で示したように、入力電圧ＶＩＮが瞬間的に低下して、リニア電源１が意図しない再起動状態に陥った場合を考える。

時刻ｔ２４において、入力電圧ＶＩＮが０Ｖまで急低下すると、基準電圧ＶＲＥＦと出力電圧ＶＯＵＴもそれぞれ０Ｖまで急低下する。また、入力電圧ＶＩＮが０Ｖまで低下すると、リセット信号ＲＳＴがハイレベルに立ち上がらなくなるので、放電スイッチ８３をオンすることができなくなり、キャパシタ８１を正しく放電することができなくなる。

なお、上記のように、放電スイッチ８３の動作不全が生じた場合であっても、キャパシタ８１に蓄えられた電荷は、キャパシタ８１からＰＭＯＳＦＥＴ８２２ｂの寄生ダイオードＤを介して入力電圧ＶＩＮの入力端（＝０Ｖ）に至る経路で放電される。ただし、寄生ダイオードＤの両端間には、順方向降下電圧Ｖｆ（≒０．７Ｖ）が生じるので、キャパシタ８１の充電電圧ＶＳＳ０がダイオードＤの順方向降下電圧Ｖｆ以下まで放電されることはない。この点については、先の図２と同様である。

ただし、オフセット付与部８４が導入されている場合には、キャパシタ８１の充電電圧ＶＳＳ０から所定のオフセット電圧Ｖｏｆｓを差し引くことにより、最終的なソフトスタート電圧ＶＳＳが生成される。従って、オフセット電圧Ｖｏｆｓを適切な電圧値（例えばＶｏｆｓ＝Ｖｆ）に設定しておくことにより、ソフトスタート電圧ＶＳＳを本来の初期値（例えば０Ｖ）まで引き下げることが可能となる。

その結果、時刻ｔ２５において、入力電圧ＶＩＮの供給が復帰し、リニア電源１が再起動されたときには、ソフトスタート電圧ＶＳＳが本来の初期値（例えば０Ｖ）から上昇し始めることになるので、時刻ｔ２５以降、所定のソフトスタート期間Ｔｓｓ（＝時刻ｔ２５〜ｔ２６）に亘り、先述のソフトスタート動作を適正に実施することができる。

このように、オフセット付与部８４が導入されている場合には、放電スイッチ８３の動作不全を伴うリニア電源１の再起動時においても、ソフトスタート動作に支障を来たすことなく、出力電圧ＶＯＵＴのオーバーシュートや突入電流を防止することが可能となる。

特に、入力電圧ＶＩＮの変動が激しいアプリケーション（バッテリから電力供給を受ける車載機器など）の電源装置において、そのソフトスタート期間Ｔｓｓを正しく設定するためには、ソフトスタート電圧ＶＳＳに負のオフセット（−Ｖｏｆｓ）を付与する構成が非常に有効となる。

なお、これまでに説明したソフトスタート回路８０の適用対象は、何らリニア電源１に限定されるものではなく、スイッチング電源（昇圧型、降圧型、昇降圧型、ないしは、反転型）など、その他の電源装置全般にも広く適用することができる。

＜車両への適用＞
図４は、車両Ｘの外観図である。本構成例の車両Ｘは、不図示のバッテリから電源電圧の供給を受けて動作する種々の電子機器Ｘ１１〜Ｘ１８を搭載している。なお、本図における電子機器Ｘ１１〜Ｘ１８の搭載位置は、図示の便宜上、実際とは異なる場合がある。

電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。

電子機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。

電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。

電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power steering］制御、電子サスペンション制御など）を行う制動ユニットである。

電子機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。

電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、及び、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。

電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［electronic toll collection system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。

電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。

なお、先に説明したリニア電源１は、電子機器Ｘ１１〜Ｘ１８のいずれにも組み込むことが可能である。

＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本明細書中に開示されている発明は、車両関連機器、船舶関連機器、事務機器、ポータブル機器、ないしは、スマートフォンなどに利用することが可能である。

１ リニア電源（電源装置の一例）
２ 負荷
３ 出力キャパシタ
４ バッテリ
１０ 出力トランジスタ（ＰＭＯＳＦＥＴ）
２０ 出力分圧部
２１、２２ 抵抗
３０ ドライバ
７０ 基準電圧生成部
８０ ソフトスタート回路
８１ キャパシタ
８２ 充電電流生成部
８２１ 電流源
８２２ カレントミラー
８２２ａ、８２２ｂ ＰＭＯＳＦＥＴ
８３ 放電スイッチ（ＮＭＯＳＦＥＴ）
８４ オフセット付与部
Ｄ 寄生ダイオード
Ｘ 車両
Ｘ１１〜Ｘ１８ 電子機器

Claims (9)

1. キャパシタと、
   前記キャパシタの充電電流を生成する充電電流生成部と、
   前記キャパシタの充電電圧を所定のオフセット電圧分だけ引き下げてソフトスタート電圧を生成するオフセット付与部と、
   前記キャパシタを放電する放電スイッチと、
   を有し、
   前記オフセット電圧は、前記放電スイッチの動作不全を伴う再起動状態で前記キャパシタに残ったままとなることが想定される残留電荷相当の電圧値に設定されていることを特徴とするソフトスタート回路。
2. 前記放電スイッチは、前記キャパシタに対して並列に接続されたＮＭＯＳＦＥＴであることを特徴とする請求項１に記載のソフトスタート回路。
3. 前記充電電流生成部は、
   所定の基準電流を生成する電流源と、
   前記基準電流をミラーして前記充電電流を生成するカレントミラーと、
   を含むことを特徴とする請求項１または２に記載のソフトスタート回路。
4. 前記カレントミラーは、一対のＰＭＯＳＦＥＴを含むことを特徴とする請求項３に記載のソフトスタート回路。
5. 前記オフセット電圧は、前記ＰＭＯＳＦＥＴに付随する寄生ダイオードの順方向降下電圧と同値に設定されていることを特徴とする請求項４に記載のソフトスタート回路。
6. キャパシタと、
   前記キャパシタの充電電流を生成する充電電流生成部と、
   前記キャパシタの充電電圧を所定のオフセット電圧分だけ引き下げてソフトスタート電圧を生成するオフセット付与部と、
   を有し、
   前記充電電流生成部は、
   所定の基準電流を生成する電流源と、
   前記基準電流をミラーして前記充電電流を生成するカレントミラーと、
   を含み、
   前記カレントミラーは、一対のＰＭＯＳＦＥＴを含み、
   前記オフセット電圧は、前記ＰＭＯＳＦＥＴに付随する寄生ダイオードの順方向降下電圧と同値に設定されていることを特徴とするソフトスタート回路。
7. 起動時に緩やかに上昇していくソフトスタート電圧を生成する手段として、請求項１〜６のいずれか一項に記載のソフトスタート回路を有し、
   前記ソフトスタート電圧が所定の基準電圧を下回っている間、前記ソフトスタート電圧に基づく出力帰還制御を行うことを特徴とする電源装置。
8. 入力電圧の入力端と出力電圧の出力端との間に接続された出力トランジスタと、
   所定の基準電圧を生成する基準電圧生成部と；
   前記出力電圧またはこれに応じた帰還電圧が前記基準電圧及び前記ソフトスタート電圧のより低い方と一致するように前記出力トランジスタを駆動するドライバと；
   を有することを特徴とする請求項７に記載の電源装置。
9. 前記出力電圧を分圧して前記帰還電圧を生成する出力分圧部をさらに有することを特徴とする請求項８に記載の電源装置。

Images