JP7100499B2 - 半導体装置 - Google Patents

Description

本明細書中に開示されている発明は、半導体装置に関する。

従来より、様々なアプリケーションの電源手段として、入力電圧から所望の出力電圧を生成するスイッチング電源が実用化されている。

なお、上記に関連する従来技術の一例としては、特許文献１や特許文献２を挙げることができる。

特開２００７－２０９０７２号公報 米国特許出願公開第２０１７／００７９１１１号明細書

しかしながら、上記従来のスイッチング電源では、その制御主体である半導体装置の出力帰還端子がオープンとなった場合に出力電圧が異常に上昇してしまうおそれがあった。

本明細書中に開示されている発明は、本願の発明者らにより見出された上記の課題に鑑み、出力帰還端子がオープンとなっても出力電圧の上昇を防ぐことのできる半導体装置を提供することを目的とする。

本明細書中に開示されている半導体装置は、出力帰還端子の端子電圧またはこれに応じた帰還電圧が所定の参照電圧と一致するようにスイッチ出力段を駆動して入力電圧から所望の出力電圧を生成する出力帰還部と、前記スイッチ出力段で生成されるスイッチ電圧の平均値が過電圧状態であるときに前記出力帰還部を介して前記スイッチ出力段を強制停止させるスイッチ電圧監視部と、を有する構成（第１の構成）とされている。

なお、上記第１の構成から成る半導体装置において、前記出力帰還部は、前記端子電圧または前記帰還電圧が所定値よりも低く、かつ、前記スイッチ電圧の平均値が過電圧状態であるときに前記スイッチ出力段を強制停止させる構成（第２の構成）にするとよい。

また、上記第１または第２の構成から成る半導体装置は、前記端子電圧または前記帰還電圧が前記所定値よりも低い状態が所定期間に亘って継続したときに装置全体をシャットダウンする機能を備えている構成（第３の構成）にするとよい。

また、上記第１～第３いずれかの構成から成る半導体装置において、前記スイッチ電圧監視部は、前記スイッチ電圧を平均化して平均スイッチ電圧を生成する平均化部と、前記平均スイッチ電圧と過電圧検出閾値との比較信号を生成して前記出力帰還部に出力するコンパレータと、を含む構成（第４の構成）にするとよい。

また、上記第４の構成から成る半導体装置において、前記平均化部は、抵抗とキャパシタを含むローパスフィルタである構成（第５の構成）にするとよい。

また、上記した第５の構成から成る半導体装置において、前記ローパスフィルタの時定数は、前記平均スイッチ電圧の挙動が前記出力電圧の挙動と一致するように設定されている構成（第６の構成）にするとよい。

また、上記第１～第６いずれかの構成から成る半導体装置は、前記スイッチ出力段を強制停止させるときに前記スイッチ電圧を放電する放電部を更に有する構成（第７の構成）にするとよい。

また、上記第７の構成から成る半導体装置において、前記放電部は、前記スイッチ電圧の出力端と基準電位端との間に直列接続された抵抗と放電スイッチを含む構成（第８の構成）にするとよい。

また、上記した第１～第８いずれかの構成から成る半導体装置において、前記出力帰還部は、前記端子電圧又は前記帰還電圧と前記参照電圧との差分に応じた誤差電圧を生成する誤差電圧生成部と、前記誤差電圧に応じて制御信号を生成する制御部と、前記制御信号に応じて前記スイッチ出力段を駆動する駆動部を含む構成（第９の構成）にするとよい。

また、本明細書中に開示されているスイッチング電源は、上記第１～第９いずれかの構成から成る半導体装置と、前記入力電圧から前記出力電圧を生成する前記スイッチ出力段の一部または全部と、を有する構成（第１０の構成）とされている。

本明細書中に開示されている発明によれば、出力帰還端子がオープンとなっても出力電圧の上昇を防ぐことのできる半導体装置を提供することが可能となる。

スイッチング電源の全体構成を示す図 スイッチ電圧監視部の一構成例を示す図 平均化部の一構成例を示す図 放電部の一構成例を示す図 ＦＢオープン時における保護動作の一例を示すフローチャート ＦＢオープン時における保護動作の一例を示すタイミングチャート 車両の一構成例を示す外観図

＜スイッチング電源（ＤＣ／ＤＣコンバータ）＞
図１は、スイッチング電源の全体構成を示す図である。本構成例のスイッチング電源１は、入力電圧Ｖｉｎを所望の出力電圧Ｖｏｕｔに変換する電力変換装置であり、その制御主体として、半導体装置１００（いわゆる電源制御ＩＣ）を有する。

＜半導体装置（電源制御ＩＣ）＞
引き続き、図１を参照しながら、半導体装置１００の構成及び動作について説明する。半導体装置１００は、スイッチ出力段１１０と、帰還電圧生成部１２０と、誤差電圧生成部１３０と、制御部１４０と、駆動部１５０と、コンパレータ１６０及び１７０と、スイッチ電圧監視部１８０と、放電部１９０と、を集積化して成る。また、半導体装置１００は、装置外部との電気的な接続を確立するための手段として、複数の外部端子（本図では出力端子ＳＷと出力帰還端子ＦＢの２本のみを明示）を備えている。

スイッチ出力段１１０は、入力電圧Ｖｉｎを降圧して所望の出力電圧Ｖｏｕｔを生成する降圧型であり、出力トランジスタ１１１（本図では、ＰＭＯＳＦＥＴ［P channel type metal oxide semiconductor field effect transistor］）と、同期整流トランジスタ１１２（本図ではＮＭＯＳＦＥＴ［N channel type MOSFET］）と、インダクタ１１３と、キャパシタ１１４と、を含む。

出力トランジスタ１１１のソースは、入力電圧Ｖｉｎの印加端に接続されている。出力トランジスタ１１１のドレインは、出力端子ＳＷに接続されている。出力トランジスタ１１１のゲートには、ゲート信号Ｇ１が入力されている。従って、出力トランジスタ１１１は、ゲート信号Ｇ１がハイレベルであるときにオフし、ゲート信号Ｇ１がローレベルであるときにオンする。

同期整流トランジスタ１１２のソースは、接地端（＝接地電圧ＧＮＤの印加端であり、システムの基準電位端に相当）に接続されている。同期整流トランジスタ１１２のドレインは、出力端子ＳＷに接続されている。同期整流トランジスタ１１２のゲートには、ゲート信号Ｇ２が入力されている。従って、同期整流トランジスタ１１２は、ゲート信号Ｇ２がハイレベルであるときにオンし、ゲート信号Ｇ２がローレベルであるときにオフする。

出力トランジスタ１１１と同期整流トランジスタ１１２は、ゲート信号Ｇ１及びＧ２に応じて相補的にオン／オフされる。このようなスイッチング制御により、出力端子ＳＷには、入力電圧Ｖｉｎと接地電圧ＧＮＤとの間でパルス駆動される矩形波状のスイッチ電圧Ｖｓｗが生成される。なお、上記の「相補的」という文言は、出力トランジスタ１１１と同期整流トランジスタ１１２のオン／オフ状態が完全に逆転している場合だけでなく、両トランジスタの同時オフ期間（デッドタイム）が設けられている場合も含む。

なお、出力トランジスタ１１１と同期整流トランジスタ１１２は、本図のように半導体装置１００に内蔵してもよいし、或いは、半導体装置１００に外付けしてもよい。すなわち、スイッチ出力段１００の一部を半導体装置１００に外付けしてもよいし、スイッチ出力段１００の全部を半導体装置１００に外付けしてもよい。

また、出力トランジスタ１１１をＮＭＯＳＦＥＴに置き換えることもできる。ただし、その場合には、ブートストラップ回路やチャージポンプ回路などを用いて、ゲート信号Ｇ１のハイレベルを入力電圧Ｖｉｎよりも高めてやる必要がある。また、同期整流トランジスタ１１２に代えて、整流ダイオードを用いることも可能である。

また、スイッチ出力段１１０に高電圧が印加される場合には、出力トランジスタ１１１や同期整流トランジスタ１１２として、パワーＭＯＳＦＥＴ、ＩＧＢＴ［insulated gate bipolar transistor］、ＳｉＣトランジスタなどの高耐圧素子を用いるとよい。

インダクタ１１３とキャパシタ１１４は、半導体装置１００の外付けされるディスクリート部品であり、スイッチ電圧Ｖｓｗを整流及び平滑して出力電圧Ｖｏｕｔを生成するＬＣフィルタを形成する。なお、インダクタ１１３の第１端は、出力端子ＳＷ（＝スイッチ電圧Ｖｓｗの印加端）に接続されている。インダクタ１１３の第２端とキャパシタ１１４の第１端は、いずれも出力電圧Ｖｏｕｔの出力端に接続されている。キャパシタ１１４の第２端は、接地端に接続されている。また、出力電圧Ｖｏｕｔの出力端は、出力帰還端子ＦＢにも接続されている。

帰還電圧生成部１２０は、出力帰還端子ＦＢと接地端との間に直列接続された抵抗１２１及び１２２（抵抗値：Ｒ１２１及びＲ１２２）を含み、両抵抗間の接続ノードから出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂ（＝出力電圧Ｖｏｕｔの分圧電圧であり、Ｖｆｂ＝Ｖｏｕｔ×｛Ｒ１２２／（Ｒ１２１＋Ｒ１２２）｝）を出力する。なお、抵抗１２１及び１２２は、本図のように半導体装置１００に内蔵してもよいし、或いは、半導体装置１００に外付けしてもよい。また、出力電圧Ｖｏｕｔが誤差電圧生成部１３０やコンパレータ１６０及び１７０の入力ダイナミックレンジに収まっている場合には、帰還電圧生成部１２０を省略しても構わない。

誤差電圧生成部１３０は、エラーアンプ１３１と、抵抗１３２と、キャパシタ１３３とを含み、帰還電圧Ｖｆｂと所定の参照電圧Ｖｒｅｆとの差分に応じた誤差電圧Ｖｅｒｒを生成する。

エラーアンプ１３１は、電流出力型のトランスコンダクタンスアンプ（いわゆるｇｍアンプ）であり、反転入力端（－）に入力される帰還電圧Ｖｆｂと、非反転入力端（＋）に入力される参照電圧Ｖｒｅｆ（＝出力電圧Ｖｏｕｔの目標設定値に相当）との差分に応じた誤差電流Ｉｅｒｒを生成する。なお、誤差電流Ｉｅｒｒは、帰還電圧Ｖｆｂが参照電圧Ｖｒｅｆよりも低いときには正方向（＝エラーアンプ１３１からキャパシタ１３３に向かう方向）に流れ、帰還電圧Ｖｆｂが参照電圧Ｖｒｅｆよりも高いときには負方向（＝キャパシタ１３３からエラーアンプ１３１に向かう方向）に流れる。

抵抗１３２とキャパシタ１３３は、エラーアンプ１３１の出力端と接地端との間に直列接続されており、誤差電流Ｉｅｒｒの入力を受けて誤差電圧Ｖｅｒｒを生成する。なお、誤差電圧Ｖｅｒｒは、誤差電流Ｉｅｒｒが正方向に流れるときに上昇し、誤差電流Ｉｅｒｒが負方向に流れるときに低下する。すなわち、Ｖｆｂ＜Ｖｒｅｆであるときに誤差電圧Ｖｅｒｒが引き上げられ、Ｖｆｂ＞Ｖｒｅｆであるときに誤差電圧Ｖｅｒｒが引き下げられる。なお、抵抗１３２の抵抗値とキャパシタ１３３の容量値を適切に設定することにより、誤差電圧信号Ｖｅｒｒの位相を補償して出力帰還ループの発振を防ぐことができる。

制御部１４０は、誤差電圧Ｖｅｒｒに応じて制御信号Ｓ１及びＳ２を生成する。具体的に述べると、制御部１４０は、誤差電圧Ｖｅｒｒが高いほど制御信号Ｓ１及びＳ２のオンデューティＤｏｎ（＝所定のスイッチング周期Ｔに占める出力トランジスタ１１１のオン期間Ｔｏｎの割合）を引き上げ、逆に、誤差電圧Ｖｅｒｒが低いほどオンデューティＤｏｎを引き下げる。このようなＰＷＭ［pulse width modulation］制御により、出力電圧Ｖｏｕｔを所望の目標値に合わせ込むことができる。なお、制御部１４０の内部構成については、周知の技術を適用すれば足りるので、詳細な説明は割愛する。

また、本図では明示していないが、制御部１４０は、スイッチ出力段１１０に流れるインダクタ電流や負荷電流に応じた電流検出信号の帰還入力を受け付けて、電流モード方式の出力帰還制御を行う構成としてもよい。

駆動部１５０は、ドライバ１５１及び１５２を含み、制御信号Ｓ１及びＳ２に応じて、スイッチ出力段１１０）を駆動する。より具体的に述べると、ドライバ１５１は、制御信号Ｓ１に応じてゲート信号Ｇ１を生成することにより、出力トランジスタ１１１を駆動する。また、ドライバ１５２は、制御信号Ｓ２に応じてゲート信号Ｇ２を生成することにより、同期整流トランジスタ１１２を駆動する。

なお、上記した帰還電圧生成部１２０、誤差電圧生成部１３０、制御部１４０、及び、駆動部１５０は、それぞれ、出力帰還端子ＦＢの端子電圧またはこれに応じた帰還電圧Ｖｆｂが所定の参照電圧Ｖｒｅｆと一致するようにスイッチ出力段１１０を駆動して入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔを生成する出力帰還部の構成要素に相当する。

コンパレータ１６０は、出力帰還端子ＦＢが過電圧状態であるか否かを検出するための手段であり、非反転入力端（＋）に入力される帰還電圧Ｖｆｂと、反転入力端（－）に入力されるＦＢ過電圧検出用の閾値電圧Ｖｏｖｐとを比較することにより、ＦＢ過電圧検出信号Ｓａを生成する。ＦＢ過電圧検出信号Ｓａは、Ｖｆｂ＞Ｖｏｖｐであるときにハイレベル（＝ＦＢ過電圧検出時の論理レベル）となり、Ｖｆｂ＜Ｖｏｖｐであるときにローレベル（＝ＦＢ過電圧未検出時の論理レベル）となる。なお、制御部１４０は、ＦＢ過電圧検出信号Ｓａに応じて適切なＦＢ過電圧保護動作を行う。

コンパレータ１７０は、出力帰還端子ＦＢがＧＮＤショート（地絡）しているか否かを検出するための手段であり、反転入力端（－）に入力される帰還電圧Ｖｆｂと、非反転入力端（＋）に入力されるＦＢショート検出用の閾値電圧Ｖｓｃｐを比較することにより、ＦＢショート検出信号Ｓｂを生成する。ＦＢショート検出信号Ｓｂは、Ｖｆｂ＜Ｖｓｃｐであるときにハイレベル（＝ＦＢショート検出時の論理レベル）となり、Ｖｆｂ＞Ｖｓｃｐであるときにローレベル（＝ＦＢショート未検出時の論理レベル）となる。なお、制御部１４０は、ＦＢショート検出信号Ｓｂに応じて適切なＦＢショート保護動作を行う。

スイッチ電圧監視部１８０は、出力端子ＳＷが過電圧状態であるか否かを検出するための手段であり、スイッチ出力段１１０で生成されるスイッチ電圧Ｖｓｗを監視してＳＷ過電圧検出信号Ｓｃを生成しこれを制御部１４０に出力する。ＳＷ過電圧検出信号Ｓｃは、スイッチ電圧Ｖｓｗの平均値（＝出力電圧Ｖｏｕｔと同様の挙動で変化する疑似出力電圧に相当）が過電圧状態であるときにハイレベル（＝ＳＷ過電圧検出時の論理レベル）となり、スイッチ電圧Ｖｓｗの平均値が過電圧状態でないときにローレベル（＝ＳＷ過電圧未検出時の論理レベル）となる。なお、制御部１４０は、ＳＷ過電圧検出信号Ｓｃに応じて適切なＳＷ過電圧保護動作を行う。

放電部１９０は、出力端子ＳＷと接地端との間に接続されており、制御部１４０から入力される放電制御信号Ｓｄに応じてスイッチ電圧Ｖｓｗを放電する。

＜スイッチ電圧監視部＞
図２は、スイッチ電圧監視部１８０の一構成例を示す図である。本構成例のスイッチ電圧監視部１８０は、平均化部１８１とコンパレータ１８２を含む。

平均化部１８１は、出力端子ＳＷから入力されるスイッチ電圧Ｖｓｗを平均化して平均スイッチ電圧Ｖａｖｅを生成する。

コンパレータ１８２は、非反転入力端（＋）に入力される平均スイッチ電圧Ｖａｖｅと反転入力端（－）に入力されるＳＷ過電圧検出用の閾値電圧Ｖｔｈを比較して比較信号を生成し、これをＳＷ過電圧検出信号Ｓｃとして出力する。ＳＷ過電圧検出信号Ｓｃは、Ｖａｖｅ＞Ｖｔｈであるときにハイレベル（＝ＳＷ過電圧検出時の論理レベル）となり、Ｖａｖｅ＜Ｖｔｈであるときにローレベル（＝ＳＷ過電圧未検出時の論理レベル）となる。

＜平均化部＞
図３は、平均化部１８１の一構成例を示す図である。本構成例の平均化部１８１は、抵抗１８１ａ（抵抗値：Ｒ）とキャパシタ１８１ｂ（容量値：Ｃ）を含む。

抵抗１８１ａは、スイッチ電圧Ｖｓｗの入力端と平均スイッチ電圧Ｖａｖｅの出力端との間に接続されている。キャパシタ１８１ｂは、平均スイッチ電圧Ｖａｖｅの出力端と接地端との間に接続されている。すなわち、平均化部１８１は、抵抗１８１ａとキャパシタ１８１ｂを含むＲＣローパスフィルタとして構成されている。

なお、ＲＣローパスフィルタの時定数τ（＝Ｒ×Ｃ）は、平均スイッチ電圧Ｖａｖｅの挙動が出力電圧Ｖｏｕｔの挙動と一致するように設定しておくことが望ましい。例えば、スイッチ出力段１１０を形成するキャパシタ１１４の容量値がμＦオーダーである場合には、抵抗１８１ａの抵抗値Ｒを数百ｋΩ～数ＭΩに設定し、キャパシタ１８１ｂの容量値ＣをｐＦオーダーに設定するとよい。

＜放電部＞
図４は、放電部１９０の一構成例を示す図である。本構成例の放電部１９０は、ＮＭＯＳＦＥＴ１９１と抵抗１９２を含む。

抵抗１９２の第１端は、スイッチ電圧Ｖｓｗの出力端（＝出力端子ＳＷ）に接続されている。抵抗１９２の第２端は、ＮＭＯＳＦＥＴ１９１のドレインに接続されている。ＮＭＯＳＦＥＴ１９１のソースは、接地端に接続されている。

また、ＮＭＯＳＦＥＴ１９２のゲートには、放電制御信号Ｓｄが入力されている。従って、放電制御信号Ｓｄがハイレベルであるときには、ＮＭＯＳＦＥＴ１９２がオンするのでスイッチ電圧Ｖｓｗの放電経路が導通される。一方、放電制御信号Ｓｄがローレベルであるときには、ＮＭＯＳＦＥＴ１９２がオフするのでスイッチ電圧Ｖｓｗの放電経路が遮断される。このように、ＮＭＯＳＦＥＴ１９２は、放電制御信号Ｓｄに応じてオン／オフされる放電スイッチとして機能する。

＜ＦＢオープン時の保護動作＞
図５は、ＦＢオープン時における保護動作の一例を示すフローチャートである。フローがスタートすると、ステップ＃１では、半導体装置１００が通常動作状態（＝誤差電圧Ｖｅｒｒに応じたＰＷＭ制御により出力電圧Ｖｏｕｔの生成動作が行われる状態）となる。

次に、ステップ＃２において、ＦＢオープンが生じていない場合（＝ステップ＃２がＮＯ判定である場合）には、フローがステップ＃２からステップ＃１に戻され、上記の通常動作状態が継続される。

一方、ステップ＃２において、ＦＢオープンが生じている場合（＝ステップ＃２がＹＥＳ判定である場合）には、ＦＢショートの発生時と同じく、帰還電圧Ｖｆｂが接地電圧ＧＮＤ（＜Ｖｓｃｐ）に低下する。従って、ステップ＃３で示すように、ＦＢショート検出信号Ｓｂがハイレベルに立ち上がる。

続くステップ＃４では、ＦＢショート検出信号Ｓｂのハイレベル期間が所定のマスク期間Ｔ１（例えば１ｍｓ）に亘って継続したか否かの判定が行われる。ここで、ＮＯ判定が下された場合には、フローがステップ＃５に進められる。一方、ＹＥＳ判定が下された場合にはフローがステップ＃１２に進められる。

なお、ステップ＃４でＮＯ判定が下されている限り、ＦＢショート保護動作（＃１２）は行われない。従って、ＦＢオープンに伴う帰還電圧Ｖｆｂの低下により、誤差電圧Ｖｅｒｒが出力電圧Ｖｏｕｔとは無関係に上昇していく（ステップ＃５）。

その結果、ステップ＃６で示すように、スイッチ出力段１１０がフルオン状態（＝オンデューティＤｏｎが最大値まで振り切った状態）となるので、出力電圧Ｖｏｕｔが目標値から外れて上昇する。また、このとき、スイッチ電圧Ｖｓｗを平均化した平均スイッチ電圧Ｖａｖｅも出力電圧Ｖｏｕｔと同様の挙動で上昇する。

ただし、平均スイッチ電圧Ｖａｖｅが閾値電圧Ｖｔｈに達していない場合（ステップ＃７がＮＯ判定である場合）には、フローがステップ＃２に戻される。従って、Ｖａｖｅ＞Ｖｔｈとなるまで、ステップ＃２～＃７が繰り返される。

一方、スイッチ出力段１１０のフルオン状態が続き、平均スイッチ電圧Ｖａｖｅが閾値電圧Ｖｔｈよりも高くなった場合（ステップ＃７がＹＥＳ判定である場合）には、ステップ＃８で示すように、ＳＷ過電圧検出信号Ｓｃがハイレベルに立ち上がる。

このとき、制御部１４０では、ステップ＃９で示したように、ＳＷ過電圧保護動作が行われる。具体的には、出力トランジスタ１１１と同期整流トランジスタ１１２がいずれもオフされると共に、放電部１９０によるスイッチ電圧Ｖｓｗの放電が行われる。

このように、制御部１４０は、Ｓｃ＝Ｈ（すなわちＶａｖｅ＞Ｖｔｈ）となったとき、ＳＷ過電圧保護動作としてスイッチ出力段１１０を強制停止させる。特に、本フローチャートでは、Ｓｂ＝Ｈ（すなわちＶｆｂ＜Ｖｓｃｐ）、かつ、Ｓｃ＝Ｈ（すなわちＶａｖｅ＞Ｖｔｈ）であるときに、ステップ＃９のＳＷ過電圧保護動作に至り、スイッチ出力段１１０が強制停止される。

その結果、ステップ＃１０で示したように、出力電圧Ｖｏｕｔが低下に転じるので、スイッチング電源１の後段に接続される負荷を保護することが可能となる。また、平均スイッチ電圧Ｖａｖｅも出力電圧Ｖｏｕｔと同様の挙動で低下していく。

そして、平均スイッチ電圧Ｖａｖｅが閾値電圧Ｖｔｈよりも低くなった場合（ステップ＃１１がＹＥＳ判定である場合）には、フローがステップ＃１に戻されて、半導体装置１００が先述の通常動作状態に復帰される。ただし、ＦＢオープンが解消されない限り、ステップ＃１～＃１１が繰り返されることになる。

一方、先述のステップ＃４において、ＹＥＳ判定が下された場合には、フローがステップ＃１２に進められ、ＦＢショート保護動作が行われる。なお、ステップ＃１２のＦＢショート保護動作では、ステップ＃９でのＳＷ過電圧保護動作と異なり、半導体装置１００全体（ステップ＃１３での自己復帰に必要な回路部を除く）がシャットダウンされる。すなわち、スイッチ出力段１１０だけを強制停止させるのではなく、半導体装置１００全体がその動作を停止する。

その後、ステップ＃１３では、半導体装置１００全体のシャットダウンから所定のクールダウン期間Ｔ２（例えば１４ｍｓ）が経過したか否かの判定が行われる。ここで、ＮＯ判定が下された場合には、フローがステップ＃１３に戻されて、クールダウン期間Ｔ２の計時が継続される。一方、ＹＥＳ判定が下された場合には、フローがステップ＃１に戻されて、半導体装置１００が通常動作状態に復帰される。その際、半導体装置１００は、初回起動時と同じく、ソフトスタート動作を伴う起動シーケンスで立ち上がる。

このように、半導体装置１００は、帰還電圧ＶｆｂがＦＢショート検出用の閾値電圧Ｖｓｃｐよりも低い状態（Ｓｂ＝Ｈ）が所定のマスク期間Ｔ１に亘って継続したときに、半導体装置１００全体をシャットダウンする機能（ステップ＃３、＃４、＃１２を参照）を備えている。従って、出力帰還端子ＦＢにＧＮＤショートが生じたときでも、半導体装置１００やこれに繋がる負荷を適切に保護することが可能となる。

図６は、ＦＢオープン時における保護動作の一例を示すタイミングチャートであり、上から順に、イネーブル信号ＥＮ、スイッチ電圧Ｖｓｗ、出力電圧Ｖｏｕｔ、帰還電圧Ｖｆｂ、誤差電圧Ｖｅｒｒ、平均スイッチ電圧Ｖｓｗ、ＦＢショート検出信号Ｓｂ、並びに、ＳＷ過電圧検出信号Ｓｃが描写されている。

なお、イネーブル信号ＥＮは、半導体装置１００全体の動作可否を制御するための論理信号である。本図に即して具体的に述べると、半導体装置１００は、ＥＮ＝Ｈであるときに動作状態（＝イネーブル状態）となり、ＥＮ＝Ｌであるときに非動作状態（＝ディセーブル状態）となる。

また、スイッチ電圧Ｖｓｗ及び出力電圧Ｖｏｕｔにおいて、実線はＳＷ過電圧保護動作が行われる場合の挙動を示しており、破線はＳＷ過電圧保護動作が行われない場合の挙動を比較参照用に示している。

時刻ｔ１以前には、ＦＢオープンが生じておらず、出力帰還端子ＦＢには、出力電圧Ｖｏｕｔが正しく帰還入力されている。従って、半導体装置１００では、帰還電圧Ｖｆｂが参照電圧Ｖｒｅｆと一致するように誤差電圧Ｖｅｒｒが生成され、出力電圧Ｖｏｕｔが所望の目標値に維持される。このとき、帰還電圧Ｖｆｂは、ＦＢショート検出用の閾値電圧Ｖｓｃｐよりも高い電圧値に維持される。従って、ＦＢショート検出信号Ｓｂは、ローレベル（＝ＦＢショート未検出時の論理レベル）となる。また、このとき、スイッチ電圧Ｖｓｗを平均化した平均スイッチ電圧Ｖａｖｅは、ＳＷ過電圧検出用の閾値電圧Ｖｔｈよりも低い電圧値に維持される。従って、ＳＷ過電圧検出信号Ｓｃもローレベル（＝ＳＷ過電圧未検出時の論理レベル）となる。なお、時刻ｔ１以前の動作状態は、図５のステップ＃１～＃２が繰り返されている状態（＃２＝ＮＯ）に相当する。

時刻ｔ１において、ＦＢオープンが生じると、帰還電圧Ｖｆｂが参照電圧Ｖｒｅｆを下回ったままとなる。従って、誤差電圧Ｖｅｒｒが平衡値から上昇してしまい、スイッチ出力段１１０がフルオンし続けるので、出力電圧Ｖｏｕｔが目標値を外れて上昇し始める。なお、ＦＢオープン時には、Ｖｆｂ＜Ｖｓｃｐとなるので、ＦＢショート検出信号Ｓｂがハイレベルに立ち上がる。また、スイッチ出力段１１０におけるオンデューティＤｏｎの増大（＝スイッチ電圧Ｖｓｗのハイレベル期間伸長）に伴い、平均スイッチ電圧Ｖａｖｅも出力電圧Ｖｏｕｔと同様の挙動で上昇し始める。ただし、この時点では、Ｖａｖｅ＜Ｖｔｈなので、ＳＷ過電圧検出信号Ｓｃは、ローレベルに維持される。なお、時刻ｔ１～ｔ２の動作状態は、図５のステップ＃２～＃７が繰り返されている状態（＃２＝ＹＥＳ、＃７＝ＮＯ）に相当する。

時刻ｔ１以降、平均スイッチ電圧Ｖａｖｅが上昇し続け、時刻ｔ２において、Ｖａｖｅ＞Ｖｔｈになると、ＳＷ過電圧検出信号Ｓｃがハイレベルに立ち上がる。その結果、ＳＷ過電圧保護動作により、スイッチ出力段１１０が強制停止されるので、出力電圧Ｖｏｕｔが上昇から低下に転じる。また、スイッチ電圧Ｖｓｗの放電に伴い、平均スイッチ電圧Ｖａｖｅも出力電圧Ｖｏｕｔと同様の挙動で低下していく。なお、時刻ｔ２～ｔ３の動作状態は、図５のステップ＃７～＃１１によりスイッチ出力段１１０の強制停止が継続されている状態（＃７＝ＹＥＳ、＃１１＝ＮＯ）に相当する。

時刻ｔ２以降、平均スイッチ電圧Ｖａｖｅが低下し続け、時刻ｔ３において、Ｖａｖｅ＜Ｖｔｈになると、ＳＷ過電圧検出信号Ｓｃがローレベルに立ち下がる。その結果、ＳＷ過電圧保護動作が解除されるので、スイッチ出力段１１０のスイッチング動作が復帰される。ただし、ＦＢオープンが解消されない限り、スイッチ出力段１１０が再びフルオンするので、時刻ｔ１～ｔ２と同様、平均スイッチ電圧Ｖａｖｅが再上昇に転じて、先と同様のＳＷ過電圧保護動作が繰り返される（時刻ｔ４を参照）。

なお、本図では明示していないが、時刻ｔ４以降もＦＢオープンが解消されずに、ＦＢショート検出信号Ｓｂのハイレベル期間が所定のマスク期間Ｔ１に亘って継続した場合には、ＦＢショート保護動作（図５のステップ＃１２）により、半導体装置１００全体がシャットダウンされる。

＜車両への適用＞
図７は、車両Ｘの一構成例を示す外観図である。本構成例の車両Ｘは、不図示のバッテリから電源電圧の供給を受けて動作する種々の電子機器Ｘ１１～Ｘ１８と、を搭載している。なお、図７における電子機器Ｘ１１～Ｘ１８の搭載位置については、図示の便宜上、実際とは異なる場合がある。

電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。

電子機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。

電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。

電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power steering］制御、電子サスペンション制御など）を行う制動ユニットである。

電子機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。

電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、及び、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。

電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［electronic toll collection system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。

電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。

なお、先に説明した半導体装置１００（及びこれを用いたスイッチング電源１）は、電子機器Ｘ１１～Ｘ１８のいずれにも組み込むことが可能である。

＜その他の変形例＞
また、上記実施形態では、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、バイポーラトランジスタとＭＯＳ電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本明細書中に開示されている発明は、例えば、車載用の電源ＩＣに適用することが可能である。ただし、その適用対象はこれに限定されるものではなく、他の用途に供される半導体装置にも広く適用することが可能である。

１ スイッチング電源
１００ 半導体装置（電源制御ＩＣ）
１１０ スイッチ出力段
１１１ 出力トランジスタ（ＰＭＯＳＦＥＴ）
１１２ 同期整流トランジスタ（ＮＭＯＳＦＥＴ）
１１３ インダクタ
１１４ キャパシタ
１２０ 帰還電圧生成部
１２１、１２２ 抵抗
１３０ 誤差電圧生成部
１３１ エラーアンプ
１３２ 抵抗
１３３ キャパシタ
１４０ 制御部
１５０ 駆動部
１５１、１５２ ドライバ
１６０ コンパレータ
１７０ コンパレータ
１８０ スイッチ電圧監視部
１８１ 平均化部
１８１ａ 抵抗
１８１ｂ キャパシタ
１８２ コンパレータ
１９０ 放電部
１９１ ＮＭＯＳＦＥＴ
１９２ 抵抗
Ｘ 車両
Ｘ１１～Ｘ１８ 電子機器

Claims (9)

1. 出力帰還端子の端子電圧またはこれに応じた帰還電圧が所定の参照電圧と一致するようにスイッチ出力段を駆動して入力電圧から所望の出力電圧を生成する出力帰還部と、
   前記スイッチ出力段で生成されるスイッチ電圧の平均値が過電圧状態であるときに前記出力帰還部を介して前記スイッチ出力段を強制停止させるスイッチ電圧監視部と、
   を有し、
   前記出力帰還部は、前記端子電圧または前記帰還電圧が所定値よりも低く、かつ、前記スイッチ電圧の平均値が過電圧状態であるときに、前記スイッチ出力段を強制停止させる、半導体装置。
2. 前記端子電圧または前記帰還電圧が前記所定値よりも低い状態が所定期間に亘って継続したときに装置全体をシャットダウンする機能を備えている、請求項１に記載の半導体装置。
3. 前記スイッチ電圧監視部は、
   前記スイッチ電圧を平均化して平均スイッチ電圧を生成する平均化部と、
   前記平均スイッチ電圧と過電圧検出閾値との比較信号を生成して前記出力帰還部に出力するコンパレータと、
   を含む、請求項１又は２に記載の半導体装置。
4. 前記平均化部は、抵抗とキャパシタを含むローパスフィルタである、請求項３に記載の半導体装置。
5. 前記ローパスフィルタの時定数は、前記平均スイッチ電圧の挙動が前記出力電圧の挙動と一致するように設定されている、請求項４に記載の半導体装置。
6. 前記スイッチ出力段を強制停止させるときに前記スイッチ電圧を放電する放電部をさらに有する、請求項１～５のいずれか一項に記載の半導体装置。
7. 前記放電部は、前記スイッチ電圧の出力端と基準電位端との間に直列接続された抵抗と放電スイッチを含む、請求項６に記載の半導体装置。
8. 前記出力帰還部は、
   前記端子電圧または前記帰還電圧と前記参照電圧との差分に応じた誤差電圧を生成する誤差電圧生成部と、
   前記誤差電圧に応じて制御信号を生成する制御部と、
   前記制御信号に応じて前記スイッチ出力段を駆動する駆動部と、
   を含む、請求項１～７のいずれか一項に記載の半導体装置。
9. 請求項１～８のいずれか一項に記載の半導体装置と、
   前記入力電圧から前記出力電圧を生成する前記スイッチ出力段の一部または全部と、
   を有する、スイッチング電源。

Images