JP2007202290A - 直流電源装置 - Google Patents

Abstract

【課題】通常動作時において出力電圧の精度を良好に保ちつつも、過電圧を確実に検出して、過電圧状態発生時における電力供給の遮断および過電圧状態の原因解除時における電力供給の復帰を確実に実行し、かつ過電圧の原因が排除されるまで電力供給の遮断状態を維持することができる直流電源装置を提供する。
【解決手段】電圧帰還信号に基づいて所定の電圧を出力する降圧型電圧レギュレータ１０と、前記降圧型電圧レギュレータ１０の出力端子に接続されたＬＣフィルタ４２を備え、前記ＬＣフィルタ４２を介して負荷に電力を供給する直流電源装置であって、前記ＬＣフィルタ４２のコイル４２１の後段に過電圧によりオフ作動するスイッチ素子４４を設けるとともに、前記スイッチ素子４４の後段から前記電圧帰還信号を取り込むように構成してある。
【選択図】図１

Description

本発明は、電圧帰還信号に基づいて所定の電圧を出力する降圧型電圧レギュレータと、前記降圧型電圧レギュレータの出力端子に接続されたＬＣフィルタを備え、前記ＬＣフィルタを介して負荷に電力を供給する直流電源装置に関する。

近年、スイッチ素子内蔵の降圧型電圧レギュレータを利用する場合が増加してきており、一般的な降圧型電圧レギュレータは、図２９に示すように、周辺に抵抗やコンデンサ等の様々な周辺回路を備えた直流電源装置として構成されている。降圧型電圧レギュレータ内部におけるスイッチ素子は抵抗成分、容量成分、誘導成分が小さい必要があるため、図２９において、入力端子Ａと出力端子Ｂのように、前記スイッチ素子の入出力端子が隣接していることが多い。

そのため、半田屑等により前記入力端子Ａと前記出力端子Ｂとが短絡した場合、図２９にマイコン（マイクロコンピュータの略記）として示されている出力負荷に入力電圧が印加されてしまい、過電圧により前記出力負荷が故障するという問題があった。

上記のような問題を解決する手段として、従来は、図２９に示すように、直流電源回路の入力側にヒューズＣを挿入したり、あるいは、図３０に示すように、前記直流電源回路の出力と前記出力負荷との間にヒューズＤを挿入したりして、前記ヒューズＣあるいは前記ヒューズＤの挿入箇所において過電圧や過電流を検知すると、過電流によってヒューズが溶ける特性によって前記出力負荷への電力の供給を遮断していた。また、ヒューズの代わりにパワーＭＯＳ−ＦＥＴ等のトランジスタを設けることにより、出力負荷に過電圧が印加されたり過電流が流れた際に、前記トランジスタのＯＮとＯＦＦを切替えることよって、前記出力負荷への電力の供給を遮断していた。

上述の方法のうち、直流電源回路の出力と出力負荷との間にトランジスタを挿入する手法のひとつとして、特許文献１には、出力電圧の異常を検出すると、出力側スイッチを遮断する回路を持つ昇圧型ＤＣ／ＤＣコンバータ回路が提案されている。

前記昇圧型ＤＣ／ＤＣコンバータ回路は、入力に接続されたコイルの後段と出力の前段との間に直列に設けられたスイッチ部と、前記スイッチ部の導通・非導通を制御するスイッチ制御部と、出力電圧の異常を検出する異常検出部とを備えて構成されており、前記異常検出部が異常を検出するか否かで、前記スイッチ制御部が前記スイッチ部の導通と非導通を切替える方法によって、前記出力負荷への電流の供給を遮断していた。

特開２００１−３２７０６７号公報

しかし、上述した従来技術によれば、ヒューズやトランジスタ等の過電圧・過電流検知手段の挿入地点によっては、以下のような問題が発生する。

例えば、図３１に示すように、Ｅ点における出力電圧が過電圧か正常電圧かで、電源の入力側のＦ点での電力供給の遮断と導通を制御する出力過電圧検知制御手段を備えた直流電源装置において、入力端子Ａと出力端子Ｂが短絡したことが原因で、出力（Ｅ点）に過電圧が供給される状況が発生したとする。この状況において、前記出力過電圧検知制御手段は入力側のＦ点にて電力の供給を遮断するので、電力の供給が遮断されたことで出力側のＥ点での電圧が零となる。出力側の電圧が零となったことで、前記出力過電圧検知制御手段は入力側のＦ点での電力供給の遮断を解除するので、再び出力側のＥ点での電圧が過電圧となる。出力側の電圧が過電圧となったことで、前記出力過電圧検知制御手段は入力側のＦ点にて電力の供給を再び遮断する。つまり、出力側の電圧が過電圧となる状態と零となる状態とが繰り返される虞が生じる。この状態の繰り返しは入力端子Ａと出力端子Ｂの短絡が解除されるまで繰り返され、その間、出力に過電圧が掛かり続けるのである。

一方、直流電源装置の出力と出力負荷との間に保護素子を挿入することで電流の供給を遮断する場合は、前記直流電源装置の入力側にて電流の供給を遮断した場合のように、出力側の電圧が過電圧と零となる状態を繰り返すことはない。しかし、前記直流電源装置の出力と出力負荷の間に保護素子を挿入したことによって、前記直流電源装置の正常動作時において、前記保護素子の抵抗成分による電圧降下が発生し、前記直流電源装置の出力電圧精度が低下する虞が発生する。

本発明の目的は、上述した従来の問題点に鑑み、通常動作時において出力電圧の精度を良好に保ちつつも、過電圧を確実に検出して、過電圧状態発生時における電力供給の遮断および過電圧状態の原因解除時における電力供給の復帰を確実に実行し、かつ過電圧の原因が排除されるまで電力供給の遮断状態を維持することができる直流電源装置を提供する点にある。

上述の目的を達成するため、本発明による直流電源装置の第一の特徴構成は、電圧帰還信号に基づいて所定の電圧を出力する降圧型電圧レギュレータと、前記降圧型電圧レギュレータの出力端子に接続されたＬＣフィルタを備え、前記ＬＣフィルタを介して負荷に電力を供給する直流電源装置であって、前記ＬＣフィルタのコイルの後段に過電圧によりオフ作動するスイッチ素子を設けるとともに、前記スイッチ素子の後段から前記電圧帰還信号を取り込むように構成してある点にある。

上述の構成によれば、スイッチ素子の前段にコイルが設けられていることにより、スイッチ素子の存在により生じる入力から出力へ至る信号への影響を、前記スイッチ素子の前段においてコイルによる平滑化によって、最小限に抑えることができる。また、直流電源装置が前記スイッチ素子の後段から電圧帰還信号を取り込むように構成してあることによって、前記スイッチ素子による電圧降下が原因となる出力電圧の精度の低下を防ぐことが可能となる。

同第二の特徴構成は、上述の第一特徴構成に加えて、前記スイッチ素子の前段の電圧に基づいて過電圧を検出する過電圧検出回路を設け、前記過電圧検出回路により前記スイッチ素子をオフ作動させる点にある。

上述の構成によれば、スイッチ素子の前段の検出位置における電圧は、前記検出位置よりも前段において発生する過電圧要因により影響を受けるが、検出位置より後段に位置する前記スイッチ素子のオン・オフの作動状態により影響を受けることはない。つまり、過電圧が検出されてスイッチ素子がオフ作動された状態において、前記過電圧検出回路は、検出位置より前段での過電圧を検出させている原因が排除されるまでは、前記スイッチ素子をオフ作動された状態を継続させる。即ち、前記スイッチ素子の後段である出力側に入力側からの過電圧が掛かる虞を防止することが可能であると同時に、過電圧の原因が排除されるまで電力供給の遮断状態を維持することが可能となるのである。

同第三の特徴構成は、上述の第一特徴構成に加えて、前記出力端子から出力される電圧のパルス幅に基づいて過電圧を検出する過電圧検出回路を設け、前記過電圧検出回路により前記スイッチ素子をオフ作動させる点にある。

降圧型電圧レギュレータの出力の電圧波形は矩形波である。そして、前記矩形波の振幅が一定である場合は、前記矩形波における高電位の期間が長い程、出力電圧も上昇する。よって、前記矩形波における高電位である期間、即ち電圧のパルス幅が長い程、出力電圧が上昇することになり、前記パルス幅に基づいて過電圧を検出することで、前記過電圧を確実に検出して電力供給の遮断を実行することが可能となるのである。

同第四の特徴構成は、上述の第一特徴構成に加えて、前記コイルと直列に電流検出素子を接続し、前記電流検出素子により検出される電流値に基づいて過電圧状態を検出する過電圧検出回路を設け、前記過電圧検出回路により前記スイッチ素子をオフ作動させる点にある。

上述の構成によれば、前記電流検出素子に流れる電流値が大きい程、前記電流検出素子における電圧降下が大きくなるので、前記電圧降下を前記過電圧検出回路によって検出することで、前記過電圧を確実に検出して電力供給の遮断を実行することが可能となるのである。

同第五の特徴構成は、上述の第四特徴構成に加えて、前記電流検出素子が通常動作時の電流制限抵抗である点にある。

上述の構成によれば、前記電流制限抵抗は、通常、直流電源装置に設けられているので、前記電流制限抵抗を流用することにより、新たな素子を追加することなく、過電圧を確実に検出して電力供給の遮断を実行することが可能となるのである。

同第六の特徴構成は、上述の第四特徴構成に加えて、前記電流検出素子が前記スイッチ素子である点にある。

上述の構成によれば、過電圧検知に使用している前記スイッチ素子を電流検出素子として流用することにより、前記電流制限抵抗が直流電源装置に設けられていない場合でも、新たな素子を追加することなく、過電圧を確実に検出して電力供給の遮断を実行することが可能となるのである。

同第七の特徴構成は、上述の第二から第六の何れかの特徴構成に加えて、前記降圧型電圧レギュレータの立ち上がり時に前記過電圧検出回路の作動を禁止する制御回路を備えている点にある。

上述の構成によれば、前記降圧型電圧レギュレータの起動時における過渡現象、例えば、直流電源装置に設けられた容量素子による前記降圧型電圧レギュレータの出力波形の立ち上がりの遅延等、を原因とする誤動作を防止することができるので、電力供給の遮断と復帰を確実に実行することが可能となるのである。

同第八の特徴構成は、上述の第一から第七の何れかの特徴構成に加えて、前記コイルと前記スイッチ素子の間に、前記コイルに発生する逆起電圧を吸収する保護素子を設けてある点にある。

通常動作時において、前記コイルにはエネルギーが蓄えられており、前記スイッチ素子が遮断された際、前記コイルにおいて蓄えられているエネルギーに起因する逆起電圧が発生することによって、前記スイッチ素子の入力側（コイル側）の電圧が上昇して前記スイッチ素子が故障する危険性があった。上述の構成によれば、前記保護素子を設けることによって、前記コイルに蓄えられていたエネルギーを前記保護素子に吸収することができるので、上述のような前記スイッチ素子の故障を回避することができるのである。

同第九の特徴構成は、上述の第二から第八の何れかの特徴構成に加えて、前記過電圧検出回路の出力を前記降圧型電圧レギュレータのリモート端子に入力してある点にある。

降圧型電圧レギュレータが前記スイッチ素子の後段から電圧帰還信号を取り込むように構成されている場合、出力が過電圧となりスイッチ素子がオフ作動して入力と出力が遮断されると、前記電圧帰還信号を取り込むための回路の経路が遮断された状態となり、前記降圧型電圧レギュレータによる電圧制御が不可能となる。そのため、前記過電圧検出回路における過電圧検出方法に応じた回路構成によっては、検知した状態を回路上で保持してしまい、その状態を抜け出せなくなる恐れがあった。

そこで、上述の構成によれば、前記過電圧検出回路の出力を前記降圧型電圧レギュレータのリモート端子に入力することによって、過電圧状態時において、電力供給の遮断と同時に前記降圧型電圧レギュレータの動作を停止させるので、上述のような検知した状態の保持を回避することができるのである。つまり、一旦、電力供給が遮断された状態の通常状態への復帰を確実に実行することができるのである。

同第十の特徴構成は、上述の第二から第八の何れかの特徴構成に加えて、前記過電圧検出回路の出力を遅延回路を介して前記降圧型電圧レギュレータのリモート端子に入力してある点にある。

上述の構成によれば、検知した状態を回路上で保持する恐れがないような微小時間の過電圧状態の場合、挿入した前記遅延回路によって、前記過電圧検出回路から前記降圧型電圧レギュレータへの電源停止命令の伝達が遅延されることで、前記降圧型電圧レギュレータが電源停止する前に前記過電圧状態が解除される。よって、前記降圧型電圧レギュレータが電源停止しないことから、前記過電圧状態が解除された際に、前記降圧型電圧レギュレータの再起動が不要となり、出力電圧が正常に戻るまでの時間を短くすることができるのである。

同第十一の特徴構成は、上述の第二から第十の何れかの特徴構成に加えて、前記過電圧検出回路の出力を前記降圧型電圧レギュレータのエラー出力端子に入力してある点にある。

上述の構成によれば、通常、前記降圧型電圧レギュレータのエラー出力端子の出力は、前記降圧型電圧レギュレータの内部基準電圧と前記降圧型電圧レギュレータの出力電圧との差分を増幅したものであることから、前記エラー出力端子の出力を前記過電圧検出回路によって検出することで、前記過電圧を確実に検出して電力供給の遮断を実行することが可能となるのである。

同第十二の特徴構成は、上述の第一から第十一の何れかの特徴構成に加えて、前記電圧帰還信号を前記スイッチ素子の前後の双方から取り込むように構成してある点にある。

上述の構成によれば、前記スイッチ素子の導通時には前記スイッチ素子の後段より電圧帰還をかけるように構成して、前記スイッチ素子の遮断時には前記スイッチ素子の前段より電圧帰還をかけるように構成することによって、前記降圧型電圧レギュレータの出力側は、スイッチ素子の状態に係わらず閉回路で構成される。つまり、電圧帰還信号を取り込むための回路の経路が遮断されることがないことから、降圧型電圧レギュレータは出力電圧を一定にするよう制御するので、検知した状態を回路上で保持してしまった結果、保持した状態を抜け出せなくなるという恐れがなくなり、一旦遮断された電力供給の復帰を確実に実行できるのである。

以上説明した通り、本発明によれば、通常動作時において出力電圧の精度を良好に保ちつつも、過電圧を確実に検出して、過電圧状態発生時における電力供給の遮断および過電圧状態の原因解除時における電力供給の復帰を確実に実行し、かつ過電圧の原因が排除されるまで電力供給の遮断状態を維持することができる直流電源装置を提供することができるようになった。

以下に、本発明による直流電源装置の実施形態について説明する。図１に示すように、直流電源装置は、降圧型電圧レギュレータ１０と、前記降圧型電圧レギュレータ１０に供給される電力を平滑化するための入力回路２０と、前記降圧型電圧レギュレータ１０の各種設定端子に接続する外部回路の集合である設定回路３０と、前記降圧型電圧レギュレータの出力信号に様々な処理を施すための出力回路４０と、前記出力回路４０において処理を施した後の出力信号を前記降圧型電圧レギュレータ１０に帰還させるための電圧帰還回路５０と、直流電源６０とを備えて構成されている。

前記降圧型電圧レギュレータ１０は、前記電圧帰還回路５０を介して帰還させられた電圧帰還信号に基づいた所定の電圧を出力するよう構成されている。また、前記降圧型電圧レギュレータ１０は、その内部に、エラーアンプやドライバー等として使用するオペアンプ１１や、スイッチ素子として使用するＭＯＳ形やバイポーラ形等のトランジスタ１２を内蔵しており、これらの内蔵素子群をＩＣ化したものを使用している。

前記入力回路２０は、直流電源６０より入力されてきた入力信号を平滑化するためのコンデンサを備えて構成されており、平滑化された入力信号は前記降圧型電圧レギュレータ１０の入力端子に接続されている。

前記設定回路３０は、前記降圧型電圧レギュレータ１０の動作周波数を設定するための端子に接続された抵抗３１や、前記降圧型電圧レギュレータのエラーアンプ出力端子に発振防止のために接続された回路３２等を備えて構成されている。

前記出力回路４０は、前記降圧型電圧レギュレータ１０の出力端子１０１よりの出力信号を整流するためのダイオード４１と、前記出力信号を平滑化するためのＬＣフィルタ４２と、前記出力信号の電圧の異常な上昇を検知する過電圧検出回路４３と、前記過電圧検出回路４３により過電圧が検出されたときに出力信号の外部への流出を遮断するスイッチ素子４４とを備えて構成されており、前記ＬＣフィルタ４２は、前記スイッチ素子４４の前段に設けられたコイル４２１と、前記スイッチ素子４４の後段に設けられたコンデンサ４２２により構成されている。

また、前記出力回路４０は、図２に示すように、上述の構成に加えて、前記コイル４２１と前記スイッチ素子４４の間にコンデンサＣ１を設けた構成であってもよい。前記コンデンサＣ１は、前記スイッチ素子４４が遮断された際に、前記コイル４２１において蓄えられているエネルギーに起因して発生する逆起電圧を吸収するために設けられる。

さらに、前記出力回路４０は、図３に示すように、前記コンデンサＣ１の代わりにツェナーダイオードＤ１を設けた構成であってもよい。前記ツェナーダイオードＤ１を回路に用いた場合、ツェナーダイオードのツェナー降伏によって前記逆起電圧の吸収が定電圧にて設定可能であることに加えて、前記コンデンサＣ１を回路に用いた場合のような前記コンデンサＣ１による信号の高周波成分除去に起因する周波数特性の変化が発生することはない。

前記電圧帰還回路５０は、前記スイッチ素子４４による電圧降下に起因する前記スイッチ素子４４の後段の電圧誤差の発生、つまり、出力電圧の精度の低下を防止するために、前記スイッチ素子４４の後段から前記降圧型電圧レギュレータ１０へと前記出力帰還信号を帰還させるよう抵抗素子を備えて構成されている。

以下、様々な実施形態ついて説明する。前記直流電源装置の実施形態としては、例えば、以下の１０種類の形態が挙げられる。

第一の実施形態は、図４に示すように、前記過電圧検出回路４３による過電圧の検出位置を、前記スイッチ素子４４の前段とする構成が挙げられる。例えば、前記降圧型電圧レギュレータ１０の入力端子１０２と前記出力端子１０１との短絡による入力電圧の出力側への印加が発生した場合、前記過電圧検出回路４３は地点４３Ａにおいて過電圧を検知して前記スイッチ素子４４を遮断する。前記スイッチ素子４４の遮断が実行された後も、前記入力端子１０２と前記出力端子１０１とが短絡されている限り、地点４３Ａには入力電圧が印加され続ける。つまり、前記スイッチ素子４４の遮断実行によって、地点４３Ａにおける入力電圧の印加が解除されてしまうことがないのである。

また、前記過電圧検出回路４３と前記スイッチ素子４４が互いに与える影響を抑えるために、図５に示すように、前記過電圧検出回路４３と前記スイッチ素子４４との間にフィルタ部４５を介挿する構成であってもよい。例えば、前記スイッチ素子４４の導通時は、前記スイッチ素子４４に混入したノイズを前記フィルタ部４５にて除去することで、前記過電圧検出回路４３へノイズの影響が及ぶことがないようにする。一方、前記スイッチ素子４４の遮断時は、前記スイッチ素子４４と前記スイッチ素子が装着されたプリント基板等との間に発生する寄生容量が、前記スイッチ素子内のコイルとの間で共振を起こし、前記共振に起因して地点４３Ａに電圧変動が発生することで前記過電圧検出回路４３が誤動作を起こし、前記スイッチ素子４４のチャタリングや発振が発生することがあるが、このスイッチ素子４４のチャタリングや発振を防止するために、前記フィルタ部４５を介挿して、前記過電圧検出回路４３が誤動作を起こしたときに、その影響が前記スイッチ素子４４に及ぶことがないようにする。

尚、前記過電圧検出回路４３による過電圧の検出位置として、図６に示すように、検出位置を前記スイッチ素子４４の後段とする構成も挙げることができる。

第二の実施形態は、図７に示すように、前記過電圧検出回路４３の前段に、前記出力端子１０１から出力される電圧のパルス幅に基づいて過電圧を検出するパルス幅検知部４３１を設け、前記パルス幅検知部４３１により検知されたパルス幅によって過電圧状態を検知して、前記過電圧検出回路４３を通じて前記スイッチ素子４４を遮断させる構成が挙げられる。

例えば、前記降圧型電圧レギュレータ１０の出力端子１０１から出力される出力電圧の電圧波形は、図８（ａ）に示すように、低電位区間と高電位区間が交互に繰り返される矩形波となる。前記高電位区間の電圧値は入力電圧の近傍値であり、前記出力電圧が上昇すると前記高電位区間の期間が長くなる。つまり、図８（ｂ）に示すような波形となる。前記パルス幅検知部４３１は前記高電位区間の期間が所定の期間を超えた場合に出力電圧が過電圧であると判断し、前記過電圧検出回路４３を通じて前記スイッチ素子４４を遮断させるのである。

前記パルス幅検知部４３１の具体的構成としては、例えば、以下の２種類の構成が挙げられる。

第一の具体的構成としては、図９（ａ）に示すように、前記パルス幅検知部４３１を、前記降圧型電圧レギュレータ１０の出力端子１０１における電圧の高電位区間の期間をカウントするタイマ回路として実現したものである。

詳述すると、前記タイマ回路は、タイマ用トランジスタＴｒＴ、タイマ用コンデンサＣＴ、そしてその他の抵抗等によって構成されており、地点Ｖａ１における電圧を前記タイマ回路の入力電圧として、地点Ｖａ２における電圧を前記タイマ回路の出力電圧とする。図９（ｂ）に示すような電圧波形の前記入力電圧が低電位区間であるときは、前記タイマ用トランジスタＴｒＴはオン状態となり、前記タイマ用コンデンサＣＴは接地されて前記出力電圧は零となる。一方、前記入力電圧が高電位区間に変化すると、前記タイマ用トランジスタＴｒＴはオフ状態となり、前記タイマ用コンデンサＣＴは充電を開始する。前記出力電圧の電圧波形は、前記タイマ用コンデンサＣＴの充電進行と共に増加するような、図９（ｃ）に示すような電圧波形となり、前記入力電圧の高電位区間が長い期間である程、前記出力電圧の最大値は大きい値を示す。つまり、前記出力電圧が所定値以上となった場合に、前記過電圧検出回路４３は出力電圧が過電圧であると判断し、前記スイッチ素子４４を遮断させるのである。

第二の具体的構成としては、図１０（ａ）に示すように、前記パルス幅検知部４３１を、前記出力端子１０１の電位と接地電位との間のＲＣフィルタで実現したものである。

詳述すると、地点Ｖｂ１における電圧を入力電圧として、前記入力電圧が前記ＲＣフィルタを介した後の地点Ｖｂ２における電圧を出力電圧とすると、図１０（ｂ）に示すように、前記入力電圧が低電位区間と高電位区間が交互に繰り返される矩形波である場合、前記出力電圧は、図１０（ｃ）に示すようなリップルを含んだ直流電圧となる。前記入力電圧において高電位区間が長い期間である程、前記出力電圧の最大値は大きい値を示すので、前記出力電圧が所定値以上となった場合に、前記過電圧検出回路４３は出力電圧が過電圧であると判断し、前記スイッチ素子４４を遮断させるのである。

尚、図１１に示すように、前記パルス幅検知部４３１の代わりに、前記降圧型電圧レギュレータ１０の動作周波数をカウントするカウンタ部４３２を備えた構成であってもよい。

例えば、前記降圧型電圧レギュレータ１０の内部では動作周波数が生成されており、前記動作周波数は上述した通り前記設定回路３０のような周辺回路を、前記降圧型電圧レギュレータ１０に接続することで設定されている。設定された動作周波数のパルス信号を、前記降圧型電圧レギュレータ１０の外部に接続した前記カウンタ部４３２に入力させて、前記パルス信号のパルスの数をカウントさせるのである。また、前記カウンタ部４３２は前記出力端子１０１から矩形波の出力電圧信号を入力させて、前記出力電圧信号の立ち上がり若しくは立下りでカウンタをリセットする構成となっており、前記出力電圧信号において高電位区間が長くなると、前記出力電圧信号の立ち上がりや立下りの頻度が減少することから、前記パルス信号のパルスの数のカウンタがリセットされずに増加するので、前記パルス信号のパルスの数が所定値以上となったときに前記高電位区間が長すぎる、つまり出力電圧が過電圧であると判断する構成となっている。

前記カウンタ部４３２の動作を詳述する。例えば、前記入力端子１０２と前記出力端子１０１とが短絡すると、前記出力端子１０１の出力電圧信号は矩形波とはならずに高電位で固定された状態となるため、前記出力電圧信号の立ち上がりや立下りの信号は前記カウンタ部４３２に入力されない。よって、前記カウンタ部４３２におけるカウント数はリセットされることなく増加するので、前記カウント数が所定値以上となると、前記カウンタ部４３２は出力電圧が過電圧であると判断して、前記過電圧検出回路４３を通じて、前記スイッチ素子４４を遮断させるのである。

第三の実施形態は、例えば、図１２に示すように、前記コイル４２１の後段、前記コンデンサＣ１と前記スイッチ素子４４の前段であって、前記コイル４２１と直列に電流検出素子４３３を接続して、前記電流検出素子４３３により検出される電流値に基づいて過電圧状態を検知して、前記過電圧検出回路４３によって前記スイッチ素子４４を遮断させる構成が挙げられる。

詳述すると、前記電流検出素子４３３に流れる電流値を検出するために、前記電流検出素子４３３の両端の電圧を検出して、前記両端の電圧に基づいて前記電流値を検出する異常電流検出部４３４を設ける。前記電流検出素子４３３に流れる電流値が大きくなる程、前記電流検出素子４３３における電圧降下が大きくなることから、前記両端の電圧の電位差が大きくなり、前記異常電流検出部４３４において検出される検出電流値が大きくなる。前記検出電流値が所定値以上であるときに、前記異常電流検出部４３４は出力電圧が過電圧であると判断して、前記過電圧検出回路４３を通じて、前記スイッチ素子４４を遮断させるのである。

また、前記電流検出素子４３３が通常動作時の電流制限抵抗である構成であってもよい。具体的には、図１３に示すように、回路に流れる電流を制限するために、後述する電流制限回路１３と共に使用する抵抗であって、前記コイル４２１の後段、前記コンデンサＣ１と前記スイッチ素子４４の前段、かつ前記コイル４２１と直列に接続されている抵抗、つまり電源制限抵抗ＲＡを、前記電流検出素子４３３として流用するのである。そして、前記異常電流検出部４３４と電源制限回路１３を、前記電源制限抵抗ＲＡと並列に接続する。尚、前記電流制限回路１３は、前記降圧型電圧レギュレータ１０の内部に設けられており、前記降圧型電圧レギュレータ１０の内部に過電流が流れることを防止するための回路である。動作としては、前記電源制限抵抗ＲＡに流れる電流値が大きくなる程、前記電源制限抵抗ＲＡにおける電圧降下が大きくなることから、前記電源制限抵抗ＲＡの両端の電圧の電位差が大きくなり、前記異常電流検出部４３４において検出される検出電流値が大きくなる。前記検出電流値が所定値以上であるときに、前記異常電流検出部４３４は出力電圧が過電圧であると判断して、前記過電圧検出回路４３を通じて、前記スイッチ素子４４を遮断させるのである。

さらに、前記電流検出素子４３３が前記スイッチ素子４４である構成であってもよい。具体的には、図１４に示すように、前記スイッチ素子４４と並列に前記異常電流検出部４３４を接続して、前記スイッチ素子４４を前記電流検出素子４３３として流用するのである。前記スイッチ素子４４に流れる電流値が大きくなる程、前記スイッチ素子４４における電圧降下が大きくなることから、前記スイッチ素子４４の両端の電圧の電位差が大きくなり、前記異常電流検出部４３４において検出される検出電流値が大きくなる。前記検出電流値が所定値以上であるときに、前記異常電流検出部４３４は出力電圧が過電圧であると判断して、前記過電圧検出回路４３を通じて、前記スイッチ素子４４を遮断させるのである。

第四の実施形態は、前記降圧型電圧レギュレータ１０の起動直後の過渡現象に起因する前記スイッチ素子４４の誤遮断を回避するための構成で、具体的構成として、例えば、以下の２種類の構成が挙げられる。

第一の具体的構成としては、例えば、図１５に示すように、前記過電圧検出回路４３は内部に制御回路４３５を備えており、前記制御回路４３５は、前記降圧型電圧レギュレータ１０の起動完了の有無を判断する起動判別信号が前記降圧型電圧レギュレータ１０の起動完了を確認する信号であることを確認した後に、前記過電圧検出回路４３の動作を有効とする回路であるような構成が挙げられる。つまり、前記降圧型電圧レギュレータ１０が起動完了していない場合は、前記過電圧検出回路４３を通じての前記スイッチ素子４４による遮断は実行されないので、前記降圧型電圧レギュレータ１０の起動直後の過渡現象に起因する前記スイッチ素子４４の誤遮断を回避できるのである。

尚、上述の第一の具体的構成では、制御回路４３５が前記過電圧検出回路４３の内部に備えられており、前記起動判別信号が前記過電圧検出回路４３に接続されている構成について説明したが、前記制御回路４３５や前記起動判別信号は、上述の過渡現象による誤遮断を回避できるのであれば、直流電源装置の他の部分に備えられている構成であってもよい。例えば、図１５において、前記制御回路４３５が前記パルス幅検知部４３１の内部に備えられており、前記起動判別信号が前記パルス幅検知部４３１に接続されている構成であってもよい。

第二の具体的構成としては、出力電圧の過電圧状態を検知してから前記スイッチ素子４４を遮断するまでの間にフィルタを設ける構成であってもよい。例えば、図１６に示すように、前記パルス幅検知部４３１と前記過電圧検出回路４３との間に所定時間だけ動作を遅延させる機能を有する動作遅延フィルタ部４３６を設ける。前記降圧型電圧レギュレータ１０が起動するまでの時間をＴ１とすると、前記動作遅延フィルタ部４３６の前記所定時間をＴ１より大きくすることで、前記パルス幅検知部４３１において出力過電圧が誤検知されたとしても、前記動作遅延フィルタ部４３６によって前記過電圧検出回路４３の動作が遅延させられることから、前記過電圧検出回路４３を通じての前記スイッチ素子４４による遮断は実行されないので、前記降圧型電圧レギュレータ１０の起動直後の過渡現象に起因する前記スイッチ素子４４の誤遮断を回避できるのである。

尚、上述の第二の具体的構成では、前記動作遅延フィルタ部４３６が前記パルス幅検知部４３１と前記過電圧検出回路４３との間に設けられている構成について説明したが、前記動作遅延フィルタ部４３６は、上述の過渡現象に起因する前記スイッチ素子４４の誤遮断を回避できるのであれば、直流電源装置の他の部分に備えられている構成であってもよい。例えば、図１６において、前記動作遅延フィルタ部４３６が前記パルス幅検知部４３１の前段に備えられている構成であってもよい。

第五の実施形態は、前記スイッチ素子４４がオフ作動して入力と出力が遮断された時に、その時に検知した状態を回路上で保持してしまい、前記スイッチ素子４４がオン作動に復帰した際に、その状態を抜け出せなくなる虞を回避するための実施形態で、例えば、図１７に示すように、前記過電圧検出回路４３の出力を前記降圧型電圧レギュレータ１０のリモート端子１０３に入力して構成されている。

詳述すると、前記リモート端子１０３は、前記降圧型電圧レギュレータ１０のオンとオフを切替える端子で、前記過電圧検出回路４３が過電圧状態を検出したときに、前記スイッチ素子４４を遮断するのと同時に前記リモート端子１０３にオフ信号を送ることにより、前記降圧型電圧レギュレータ１０をシャットダウンさせるよう構成されている。また、前記過電圧検出回路４３は、前記過電圧状態が解除されると、前記リモート端子１０３にオン信号を送ることにより、前記降圧型電圧レギュレータ１０を再起動させるように構成されている。

第六の実施形態は、例えば、図１８に示すように、前記過電圧検出回路４３の出力を、遅延回路４３７を介して前記降圧型電圧レギュレータ１０のリモート端子１０３に入力して構成されている。

詳述すると、前記遅延回路４３７を前記過電圧検出回路４３と前記リモート端子１０３との間に介挿することで、前記過電圧検出回路４３が過電圧状態を検出したときに、前記スイッチ素子４４を遮断するのと同時に前記リモート端子１０３にオフ信号を送るが、前記遅延回路４３７によって前記オフ信号の前記リモート端子１０３への到達が所定時間遅延することによって、前記降圧型電圧レギュレータ１０のシャットダウンと前記スイッチ素子４４の遮断に時差を生じさせるよう構成されている。

第七の実施形態は、例えば、図１９に示すように、前記過電圧検出回路４３の出力を前記降圧型電圧レギュレータ１０のエラー出力端子１０４に入力して構成されている。

詳述すると、前記エラーアンプ出力端子１０４と前記過電圧検出回路４３とを接続して、前記過電圧検出回路４３が前記エラーアンプ出力端子１０４からの出力を常時参照することで過電圧状態の検出を行う。通常、前記エラーアンプ出力端子１０４の出力は、前記降圧型電圧レギュレータ１０の内部基準電圧と前記降圧型電圧レギュレータ１０の出力電圧との差分を増幅したものである。よって、前記出力電圧が過電圧であると、前記内部基準電圧との差分が大きくなり、結果として前記エラーアンプ出力端子１０４の出力は増加（または低下）する。前記出力が増加するか低下するかは、通常、前記降圧型電圧レギュレータ１０の出力電圧が接続されている前記降圧型電圧レギュレータ１０のエラーアンプ入力端子（図示せず）がプラス端子であるかマイナス端子であるかに左右される。つまり、プラス端子に接続されていると増加し、マイナス端子に接続されていると低下する。

第八の実施形態は、図２０に示すように、前記電圧帰還回路５０において、電圧帰還信号を前記スイッチ素子４４の前後の双方から取り込むように構成されている。

詳述すると、前記電圧帰還回路５０は、前記スイッチ素子４４の後段からの後段帰還経路５１ａと、前記スイッチ素子４４の前段で前記コイル４２１の後段からの前段帰還経路５１ｂとを取り込む帰還回路５１を備えて構成されており、前記帰還回路５１の出力は前記降圧型電圧レギュレータ１０へと帰還させられている。また、前記帰還回路５１は、前記スイッチ素子４４の導通時には前記後段帰還経路５１ａを通して電圧帰還をかけるように構成して、前記スイッチ素子４４の遮断時には前記前段帰還経路５１ｂを通して電圧帰還をかけるように構成されている。

前記帰還回路５１の具体的構成としては、例えば、以下の２種類の構成が挙げられる。

第一の具体的構成としては、図２１に示すように、前記帰還回路５１のうち、前記前段帰還経路５１ｂを通しての入力側にダイオードＤ２を用いた回路を挿入する構成が挙げられる。

詳述すると、前記スイッチ素子４４の導通時において、後段帰還電位Ｖ１１が、前段帰還電位Ｖ１２から前記ダイオードＤ２の順方向降下電圧値を減じた電位よりも高くなるように抵抗Ｒ１１からＲ１４の抵抗値を設定する。このように設定することで、前記スイッチ素子４４の導通時においては、前記ダイオードＤ２に順方向電流が流れない状態、つまり遮断状態となり、前記帰還回路５１は前記後段帰還経路５１ａからのみ電圧帰還がかかっている状態となる。また、前記スイッチ素子４４の遮断時においては、前記後段帰還電位Ｖ１１が接地されて、前記前段帰還電位Ｖ１２が前記後段帰還電位Ｖ１１よりも高くなるので、前記ダイオードＤ２に順方向電流が流れる状態、つまり導通状態となり、前記帰還回路５１は前記前段帰還経路５１ｂからのみ電圧帰還がかかっている状態となる。

第二の具体的構成としては、図２２に示すように、前記帰還回路５１のうち、前記前段帰還経路５１ｂを通しての入力側にＮＰＮ形トランジスタＴｒ２を用いた回路を挿入する構成があげられる。

詳述すると、前記スイッチ素子４４の導通時において、後段帰還電位Ｖ３１が、前段帰還電位Ｖ３２から前記ＮＰＮ形トランジスタＴｒ２の内部におけるＰＮ接合の順方向降下電圧値を減じた電位よりも高くなるように抵抗Ｒ３１からＲ３４を設定する。このように設定することで、前記スイッチ素子４４の導通時においては、前記ＮＰＮ形トランジスタＴｒ２のコレクタからエミッタに電流が流れない状態、つまりオフ状態となり、前記帰還回路５１は前記後段帰還経路５１ａからのみ電圧帰還がかかっている状態となる。また、前記スイッチ素子４４の遮断時においては、前記後段帰還電位Ｖ３１が接地されて、前記前段帰還電位Ｖ３２が前記後段帰還電位Ｖ３１よりも高くなるので、前記ＮＰＮ形トランジスタＴｒ２のコレクタからエミッタに電流が流れる状態、つまりオン状態となり、前記帰還回路５１は前記前段帰還経路５１ｂからのみ電圧帰還がかかっている状態となる。

尚、前記スイッチ素子４４の遮断時の状態では、前記降圧型電圧レギュレータ１０は、前記前段帰還電位Ｖ３２が前記降圧型電圧レギュレータ１０の内部の基準電圧から前記ＮＰＮ形トランジスタＴｒ２のベース−エミッタ間電圧だけ高い電圧になるように制御するため、出力電圧が過電圧状態であるような異常状態を保持することはない。

第九の実施形態は、前記スイッチ素子４４がＭＯＳ形ＦＥＴを備えて構成されている形態で、例えば、以下の２種類の具体的構成が挙げられる。

第一の具体的構成としては、図２３に示すように、前記スイッチ素子４４がｐチャネルＭＯＳ形ＦＥＴ（以下、ｐＭＯＳと記す）を備えて構成されている。

詳述すると、前記ｐＭＯＳのソース端子とドレイン端子を、コイル４２１の後段でコンデンサ４２２の前段に相当する位置に、前記コイル４２１と直列に接続して、前記過電圧検出回路４３と前記ｐＭＯＳのゲート端子を接続する。そして、前記過電圧検出回路４３は、過電圧を検出しない場合には、前記ゲート端子にかかる地点Ｖｇ１における電圧をローレベルにすることで、前記ソース端子と前記ドレイン端子が導通するように制御を行い、一方、過電圧を検出した場合には、地点Ｖｇ１における電圧をハイレベルにすることで、前記ソース端子と前記ドレイン端子が遮断されるように制御を行う。このように制御することで、前記ｐＭＯＳが前記スイッチ素子４４として役割を果たすことが可能となるのである。また、図２３における抵抗Ｒ１５とＲ１６の大きさは、上述の制御が可能であるように決定される。

第二の具体的構成としては、図２４に示すように、前記スイッチ素子４４がｎチャネルＭＯＳ形ＦＥＴ（以下、ｎＭＯＳと記す）を備えて構成されている。

詳述すると、前記ｎＭＯＳのソース端子とドレイン端子を、コイル４２１の後段でコンデンサ４２２の前段に相当する位置に、前記コイル４２１と直列に接続して、前記過電圧検出回路４３と前記ｎＭＯＳのゲート端子を接続する。そして、前記過電圧検出回路４３は、過電圧を検出しない場合には、前記ゲート端子にかかる地点Ｖｇ２における電圧をハイレベルにすることで、前記ソース端子と前記ドレイン端子が導通するように制御を行い、一方、過電圧を検出した場合には、地点Ｖｇ２における電圧をローレベルにすることで、前記ソース端子と前記ドレイン端子が遮断されるように制御を行う。このように制御することで、前記ｎＭＯＳが前記スイッチ素子４４として役割を果たすことが可能となるのである。また、図２４における抵抗Ｒ２５とＲ２６の大きさは、上述の制御が可能であるように決定される。

尚、第九の実施形態において、前記スイッチ素子４４が前記ｐＭＯＳを備えて構成されている場合は、前記ｐＭＯＳのソース端子とドレイン端子を導通させるためには、前記降圧型電圧レギュレータ１０の出力電圧がｐＭＯＳの閾値電圧以上である必要があるが、ｎＭＯＳを備えて構成されている場合は、前記出力電圧が零ボルトであっても前記ｎＭＯＳのソース端子とドレイン端子を導通させることが可能である。前記降圧型電圧レギュレータ１０の出力電圧がｐＭＯＳの閾値電圧以上である必要がある理由は、前記ｐＭＯＳを備えた構成の場合、ソース端子とドレイン端子を導通させるためには、ゲート端子にかかるゲート電圧がマイナスのハイレベル電圧が必要であるのが、本実施形態でのデート電圧はローレベルであるからである。

第十の実施形態は、前記過電圧検出回路４３が過電圧を検知するための基準電圧Ｖｒｅｆを生成する基準電圧生成手段４３８を備えて構成されており、例えば、以下の４種類の具体的構成が挙げられる。

第一の具体的構成としては、図２５に示すように、前記スイッチ素子４４は、前記ｐＭＯＳを備えて構成されている。また、前記過電圧検出回路４３は、３個のトランジスタＴｒ３０からＴｒ３２、抵抗、ダイオード、そして前記基準電圧生成手段４３８を備えて構成されており、地点４３Ｂにおいて、前記スイッチ素子４４の前段の電圧を検出して、検出された検出電圧が後述する過電圧検知電圧以上であれば過電圧であると判断するよう構成されている。また、前述の前記過電圧検知電圧は、前記基準電圧ＶｒｅｆよりもトランジスタＴｒ３０のベース−エミッタ間電圧だけ低い電圧となる。

動作としては、過電圧状態でないときは、前記トランジスタＴｒ３０のコレクタとエミッタ間に電位差が生じており、また、前記基準電圧Ｖｒｅｆは前記トランジスタＴｒ３０のエミッタの電位（地点４３Ｂの電位）よりも高電位あるため、前記トランジスタＴｒ３０はオン状態となる。それに伴って、前記トランジスタＴｒ３１とＴｒ３２もオン状態となるので、地点Ｖｇ３における電圧、つまり前記ｐＭＯＳのゲート電圧は接地され、前記ｐＭＯＳがオン状態となる。

一方、過電圧状態であるときは、前記降圧型電圧レギュレータ１０の出力電圧（地点４３Ｂの電位）が上昇することから、前記トランジスタＴｒ３０のコレクタとエミッタ間の電位差がなくなるので、前記トランジスタＴｒ３０はオフ状態となり、それに伴って、前記トランジスタＴｒ３１とＴｒ３２もオフ状態となる。このとき、抵抗Ｒ９が抵抗Ｒ１０よりも十分に小さくなるように設定しておくことで、前記ゲート電圧をハイレベルとして前記ｐＭＯＳをオフ状態とすることができるのである。

第二の具体的構成としては、図２６に示すように、前記スイッチ素子４４は、前記ｎＭＯＳを備えて構成されている。また、前記過電圧検出回路４３は、２個のトランジスタＴｒ４０とＴｒ４１、抵抗、そして前記基準電圧生成手段４３８を備えて構成されており、地点４３Ｃにおいて、前記スイッチ素子４４の前段の電圧を検出して、検出された検出電圧が後述する過電圧検知電圧以上であれば過電圧であると判断するよう構成されている。また、前述の前記過電圧検知電圧は、前記基準電圧ＶｒｅｆよりもトランジスタＴｒ４０のベース−エミッタ間電圧だけ高い電圧となる。

動作としては、過電圧状態でないときは、前記トランジスタＴｒ４０のコレクタとエミッタ間に電位差が生じているが、前記トランジスタＴｒ４０のベースの電位（前記基準電圧Ｖｒｅｆ）は前記トランジスタＴｒ４０のエミッタの電位（地点４３Ｃの電位）よりも高電位あるため、前記トランジスタＴｒ４０はオフ状態となる。それに伴って、前記トランジスタＴｒ４１もオフ状態となる。このとき、抵抗Ｒ４５が抵抗Ｒ４６よりも十分に小さくなるように設定しておくことで、地点Ｖｇ４における電圧、つまり前記ｎＭＯＳのゲート電圧をハイレベルとして前記ｎＭＯＳがオン状態となる。

一方、過電圧状態であるときは、降圧型電圧レギュレータ１０の出力電圧（地点４３Ｃの電位）が上昇することから、前記トランジスタＴｒ４０のエミッタの電位（地点４３Ｃの電位）が前記トランジスタＴｒ４０のベースの電位（基準電圧Ｖｒｅｆ）よりも高電位となるので、前記トランジスタＴｒ４０はオン状態となり、それに伴って、前記トランジスタＴｒ４１もオン状態となるので、前記ゲート電圧Ｖｇ４は接地され、前記ｎＭＯＳをオフ状態とすることができるのである。

第三の具体的構成としては、図２５に示すような前記降圧形電圧レギュレータ１０の出力電圧（地点４３Ｂの電位）を検出して、検出した検出電圧が過電圧検知電圧以上であれば過電圧であると判断する代わりに、図２７に示すように、前記降圧型電圧レギュレータ１０の出力電圧を２個の抵抗Ｒ１７とＲ１８で分圧した地点Ｖｔｈ１における分圧値が過電圧検知電圧以上であれば過電圧であると判断する構成であってもよい。このような構成とすれば、前記抵抗Ｒ１７とＲ１８の抵抗値を変更することによって、前記検出電圧を微調整することが可能となるのである。尚、上述の場合、前記検出電圧（Ｖｏｕｔ１とする）は〔数１〕で示される。〔数１〕において、Ｖｂｅ１はトランジスタＴｒ５０のベース−エミッタ間電圧であり、基準電圧ＶｒｅｆからＶｂｅ１を減じた値が前記過電圧検知電圧である。

第四の具体的構成としては、図２６に示すような前記降圧形電圧レギュレータ１０の出力電圧（地点４３Ｃの電位）を検出して、検出した検出電圧が過電圧検知電圧以上であれば過電圧であると判断する代わりに、図２８に示すように、前記降圧型電圧レギュレータ１０の出力電圧を２個の抵抗Ｒ２７とＲ２８で分圧した地点Ｖｔｈ２における分圧値が過電圧検知電圧以上であれば過電圧であると判断する構成であってもよい。このような構成とすれば、前記抵抗Ｒ２７とＲ２８の抵抗値を変更することによって、前記検出電圧を微調整することが可能となるのである。尚、上述の場合、前記検出電圧（Ｖｏｕｔ２とする）は〔数２〕で示される。〔数２〕において、Ｖｂｅ２はトランジスタＴｒ６０のベース−エミッタ間電圧であり、基準電圧ＶｒｅｆにＶｂｅ２を加えた値が前記過電圧検知電圧である。

尚、上述した各実施形態は、本発明の一例に過ぎず、本発明の作用効果を奏する範囲において、各ブロックの具体的構成を適宜変更設計できることはいうまでもない。

本発明による直流電源装置の回路ブロック構成図 スイッチ素子の前段にコンデンサを設けた直流電源装置の回路ブロック構成図 スイッチ素子の前段にツェナーダイオードを設けた直流電源装置の回路ブロック構成図 スイッチ素子の前段の電圧に基づいて過電圧を検出する過電圧検出回路を設けた直流電源装置の回路ブロック構成図 過電圧検出回路とスイッチ素子の間にフィルタ部を設けた直流電源装置の回路ブロック構成図 スイッチ素子の後段の電圧に基づいて過電圧を検出する過電圧検出回路を設けた直流電源装置の回路ブロック構成図 パルス幅検知部を設けた直流電源装置の回路ブロック構成図 （ａ）は、高電位区間が短い矩形波を示し、（ｂ）は、高電位区間が長い矩形波を示す降圧型電圧レギュレータの出力電圧波形の説明図 （ａ）は、パルス幅検知部をタイマ回路で構成した直流電源装置の回路ブロック構成を示し、（ｂ）は、図９の（ａ）における降圧型電圧レギュレータの出力電圧波形を示し、（ｃ）は、図９の（ａ）におけるパルス幅検知部の出力電圧波形を示す説明図 （ａ）は、パルス幅検知部をＲＣフィルタで構成した直流電源装置の回路ブロック構成を示し、（ｂ）は、図１０の（ａ）における降圧型電圧レギュレータの出力電圧波形を示し、（ｃ）は、図１０の（ａ）におけるパルス幅検知部の出力電圧波形を示す説明図 カウンタ部を設けた直流電源装置の回路ブロック構成図 電流検出素子を設けた直流電源装置の回路ブロック構成図 電流検出素子を電流制限抵抗と兼用した直流電源装置の回路ブロック構成図 電流検出素子をスイッチ素子と兼用した直流電源装置の回路ブロック構成図 過電圧検出回路に制御回路を備えた直流電源装置の回路ブロック構成図 動作遅延フィルタ部を設けた直流電源装置の回路ブロック構成図 過電圧検出回路の出力を降圧型電圧レギュレータのリモート端子に入力した直流電源装置の回路ブロック構成図 過電圧検出回路の出力を、遅延回路を介して降圧型電圧レギュレータのリモート端子に入力した直流電源装置の回路ブロック構成図 過電圧検出回路の出力を、降圧型電圧レギュレータのエラーアンプ出力端子に入力した直流電源装置の回路ブロック構成図 電圧帰還信号をスイッチ素子の前後双方から取り込むよう構成した帰還回路を設けた直流電源装置の回路ブロック構成図 帰還回路をダイオードで構成した直流電源装置の回路ブロック構成図 帰還回路をＮＰＮ形トランジスタで構成した直流電源装置の回路ブロック構成図 スイッチ素子をｐチャネルＭＯＳ形ＦＥＴで構成した直流電源装置の回路ブロック構成図 スイッチ素子をｎチャネルＭＯＳ形ＦＥＴで構成した直流電源装置の回路ブロック構成図 過電圧検出回路を、検出電圧よりも高電位の基準電圧を用いて過電圧検出を行う回路とした直流電源装置の回路ブロック構成図 過電圧検出回路を、検出電圧よりも低電位の基準電圧を用いて過電圧検出を行う回路とした直流電源装置の回路ブロック構成図 過電圧検出回路を、検出電圧よりも高電位の基準電圧を用いて過電圧検出を行う回路として、さらに検出電圧を微調整できる構成とした直流電源装置の回路ブロック構成図 過電圧検出回路を、検出電圧よりも低電位の基準電圧を用いて過電圧検出を行う回路として、さらに検出電圧を微調整できる構成とした直流電源装置の回路ブロック構成図 従来の一般的な直流電源装置を示した回路ブロック構成図 電源の出力と出力負荷の間にヒューズを挿入した直流電源装置を示した回路ブロック構成図 電源の入力側で電力供給の制御を行う直流電源装置を示した回路ブロック構成図

符号の説明

１０：降圧型電圧レギュレータ
４２：ＬＣフィルタ
４３：過電圧検出回路
４４：スイッチ素子
５０：電圧帰還回路
５１：帰還回路
１０３：リモート端子
１０４：エラー出力端子
４２１：コイル
４３１：パルス幅検知部
４３２：カウンタ部
４３３：電流検出素子
４３５：制御回路
４３７：遅延回路
ＲＡ：電流制限抵抗

Claims (12)

1. 電圧帰還信号に基づいて所定の電圧を出力する降圧型電圧レギュレータと、前記降圧型電圧レギュレータの出力端子に接続されたＬＣフィルタを備え、前記ＬＣフィルタを介して負荷に電力を供給する直流電源装置であって、
   前記ＬＣフィルタのコイルの後段に過電圧によりオフ作動するスイッチ素子を設けるとともに、前記スイッチ素子の後段から前記電圧帰還信号を取り込むように構成してある直流電源装置。
2. 前記スイッチ素子の前段の電圧に基づいて過電圧を検出する過電圧検出回路を設け、前記過電圧検出回路により前記スイッチ素子をオフ作動させる請求項１記載の直流電源装置。
3. 前記出力端子から出力される電圧のパルス幅に基づいて過電圧を検出する過電圧検出回路を設け、前記過電圧検出回路により前記スイッチ素子をオフ作動させる請求項１記載の直流電源装置。
4. 前記コイルと直列に電流検出素子を接続し、前記電流検出素子により検出される電流値に基づいて過電圧状態を検出する過電圧検出回路を設け、前記過電圧検出回路により前記スイッチ素子をオフ作動させる請求項１記載の直流電源装置。
5. 前記電流検出素子が通常動作時の電流制限抵抗である請求項４記載の直流電源装置。
6. 前記電流検出素子が前記スイッチ素子である請求項４記載の直流電源装置。
7. 前記降圧型電圧レギュレータの立ち上がり時に前記過電圧検出回路の作動を禁止する制御回路を備えている請求項２から６の何れかに記載の直流電源装置。
8. 前記コイルと前記スイッチ素子の間に、前記コイルに発生する逆起電圧を吸収する保護素子を設けてある請求項１から７の何れかに記載の直流電源装置。
9. 前記過電圧検出回路の出力を前記降圧型電圧レギュレータのリモート端子に入力してある請求項２から８の何れかに記載の直流電源装置。
10. 前記過電圧検出回路の出力を遅延回路を介して前記降圧型電圧レギュレータのリモート端子に入力してある請求項２から８の何れかに記載の直流電源装置。
11. 前記過電圧検出回路の出力を前記降圧型電圧レギュレータのエラー出力端子に入力してある請求項２から１０の何れかに記載の直流電源装置。
12. 前記電圧帰還信号を前記スイッチ素子の前後の双方から取り込むように構成してある請求項１から１１の何れかに記載の直流電源装置。