JP6405948B2 - レギュレータ用半導体集積回路 - Google Patents

Description

本発明は、直流電源装置さらには直流電圧を変換する電圧レギュレータに関し、例えば過電流保護機能を備えたシリーズレギュレータ（ＬＤＯ：低飽和型レギュレータを含む）を構成する半導体集積回路（レギュレータ用ＩＣ）に利用して有効な技術に関する。

シリーズレギュレータにおいては、例えば負荷が短絡するなどして出力端子から過電流が流れ出すと、電流制御用トランジスタが発熱してＩＣのチップ温度が上昇して内部回路が誤動作したり素子が破壊される等の不具合が発生するおそれがある。
そこで、従来、シリーズレギュレータにおいては、上記のような過電流からチップを保護するため、出力電流が所定の値を越えると、いわゆる「フ」の字特性あるいは垂下型特性に従って出力電圧Ｖoutを低下させるように制御する過電流保護機能を有する電流制限回路を設けることが行なわれている（特許文献１）。

しかしながら、上記のような電流制限回路を設けた場合、例えば負荷となる装置や回路においてラッチアップ現象が発生すると、電源回路が出力電流を流し続けてしまうことがある。その結果、電源回路が過度に発熱したり負荷が破壊するなどの不具合が発生するおそれがある。なお、ラッチアップ現象を検出してラッチアップ検出信号を発生するラッチアップ検出手段と、ラッチアップ検出信号に応じて負荷に供給される出力電圧を制御する電圧制御手段とを備えたラッチアップ保護回路に関する発明も提案されている（特許文献２）。

特開２００８−０５２５１６号公報 特開平０７−２３４７９９号公報

シリーズレギュレータにおいては、電源投入時に出力電流がコンデンサに一気に流れ込むいわゆるラッシュ電流現象が知られている。特許文献２に記載されているラッチアップ保護回路においては、抵抗とコンデンサとからなる積分回路を設けてラッチアップ現象を検出しているもののラッシュ電流については考慮していないため、負荷容量が大きくなってラッシュ電流が大きくなると誤ってラッチアップ発生と判定して出力電圧を遮断するおそれがある。
そこで、このような誤検出を防止するため、負荷容量が大きい場合には積分回路を構成するコンデンサの容量値を大きくすることが考えられる。しかし、積分回路を構成するコンデンサの容量値を大きくすると、電源再投入時の復帰時間が長くなってしまう。つまり、特許文献２に記載されているラッチアップ保護回路では、ラッチアップ現象を検出するまでの時間と電源再投入時の復帰時間を独立に決められないという課題がある。

この発明は上記のような背景の下になされたもので、その目的とするところは、ラッチアップ現象を検出して出力を停止し再起動することができるとともに、ラッチアップ現象を検出するまでの出力電流監視時間と出力停止後再起動までの時間を独立に決めることができるレギュレータ用の半導体集積回路を提供することにある。
また、本発明の他の目的は、ラッシュ電流を誤ってラッチアップ発生と判定する誤検出を防止しつつラッチアップの発生を検出して出力電圧を遮断することができるレギュレータ用の半導体集積回路を提供することにある。

上記目的を達成するため、この発明は、
入力端子と出力端子との間に接続された制御用トランジスタと、
出力側からのフィードバック電圧に応じて出力電圧が一定になるように前記制御用トランジスタを制御する出力電圧制御回路と、
前記制御用トランジスタとカレントミラー回路を構成するように接続された電流検出用のトランジスタと、前記電流検出用のトランジスタと直列に接続される電流−電圧変換素子により変換された電圧と所定の第１電圧とを比較する第１電圧比較回路とを備え、前記制御用トランジスタにより前記出力端子へ流される出力電流が所定の電流値よりも高い状態を検出する電流監視回路と、
前記電流監視回路が、出力電流が所定の電流値よりも高い状態を検出している期間を計時する第１タイマ回路と、
出力電圧が所定の電圧値に下がった時点からの経過時間を計時する第２タイマ回路と、
を備え、
前記出力電圧制御回路は、前記第１タイマ回路の計時時間が予め定められた第１時間よりも長くなった場合に、前記制御用トランジスタをオフ状態にして前記出力電流を遮断し、前記第２タイマ回路の計時時間が予め定められた第２時間よりも長くなった場合に、前記制御用トランジスタをオン状態にして前記出力電流を流すように構成され、
前記出力電圧と所定の第２電圧とを比較する第２電圧比較回路と、前記第２電圧比較回路の出力信号を遅延する遅延回路と、を備え、前記第１電圧比較回路は、前記遅延回路からの信号によって、前記入力端子に入力されている電圧が立ち上がった後、所定時間を経過するまで動作しないように構成した。

上記した手段によれば、ラッチアップ現象に相当するような異常電流を検出した場合に出力を停止し、その後再起動することができ、それによってメンテナンスフリーで高信頼性の電源装置を実現することができるとともに、ラッチアップ現象を検出するまでの出力電流監視時間と出力停止後再起動までの時間を独立に決めることができる。
さらに、前記出力電圧と所定の第２電圧とを比較する第２電圧比較回路と、前記第２電圧比較回路の出力信号を遅延する遅延回路とを備え、前記第１電圧比較回路は、前記遅延回路からの信号によって、前記入力端子に入力されている電圧が立ち上がった後、所定時間を経過するまで動作しないように構成することにより、電源投入時のラッシュ電流を誤ってラッチアップ発生と判定する誤検出を防止しつつ、ラッチアップの発生を検出して出力を停止することができる。

ここで、望ましくは、前記第１タイマ回路および第２タイマ回路は、それぞれ、コンデンサと該コンデンサを充電可能な定電流源とによって構成されるとともに、前記第１タイマ回路を構成するコンデンサを外付け素子として接続可能な第１外部端子と、前記第２タイマ回路を構成するコンデンサを外付け素子として接続可能な第２外部端子とを備えるように構成する。
これにより、ラッチアップ現象に相当するような異常電流を検出するまでの出力電流監視時間と出力停止後再起動までの時間を、それぞれ使用するシステムに応じて最適な値に設定することができる。

また、望ましくは、前記電流-電圧変換素子は、当該電流-電圧変換素子が前記電流検出用のトランジスタと直列形態となるように設けられた所定の外部端子に外付け素子として接続可能に構成する。
これによって、ラッチアップ現象を検出する異常電流の値を、使用するシステムに応じて自由に決めることができるようになる。

さらに、望ましくは、前記第２タイマ回路は、前記第２電圧比較回路の出力信号によって、前記出力電圧が前記第２電圧よりも低くなった時点から計時動作を開始するように構成する。
これにより、ラッチアップ現象に相当するような異常電流を検出したときは出力電流監視時間を経過してから再起動までの時間の計時を開始できるとともに、ラッチアップ電流よりも大きな異常電流を検出したときは検出した時点から再起動までの時間の計時を開始することができ、異常電流発生後再起動までの時間を短縮することができる。

さらに、前記第１タイマ回路が前記第１時間を計時したことに応じて前記制御用トランジスタがオフ状態にされたことを示す信号を外部へ出力可能な外部端子が設ける。
これにより、ラッチアップの発生頻度を外部のカウンタ回路で計数することができ、それによってノイズの発生し易いシステムや環境を把握することができる。

本発明によると、ラッチアップ現象を検出して出力を停止し再起動することができるとともに、ラッチアップ現象を検出するまでの出力電流監視時間と出力停止後再起動までの時間を独立に決めることができるレギュレータ用の半導体集積回路を実現できる。また、ラッシュ電流を誤ってラッチアップ発生と判定する誤検出を防止しつつラッチアップの発生を検出して出力電圧を遮断することができるレギュレータ用の半導体集積回路を実現できるという効果がある。

本発明を適用したシリーズレギュレータの制御用ＩＣの一実施形態を示す回路構成図である。 図１のレギュレータ用ＩＣにおける異常電流検出動作の手順を示すフローチャートである。 実施形態のレギュレータ用ＩＣにおいて、ラッチアップ電流が発生して一旦レギュレータが停止し、所定の復帰時間経過後にレギュレータが再起動する場合のレギュレータ内部の各種電位の変化の様子を示すタイミングチャートである。 実施形態のレギュレータ用ＩＣにおいて、出力電圧が低下するような異常電流が発生して一旦レギュレータが停止し、所定の復帰時間経過後にレギュレータが再起動する場合のレギュレータ内部の各種電位の変化の様子を示すタイミングチャートである。 実施形態の第１の変形例のレギュレータ用ＩＣの応用システムの例を示すブロック図である。 実施形態のレギュレータ用ＩＣの第２の変形例を示す回路構成図である。

以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用したシリーズレギュレータの一実施形態を示す。なお、特に限定されるわけではないが、図１において太線で囲まれている回路を構成する素子は、１個の半導体チップ上に形成され、半導体集積回路（レギュレータ用ＩＣ）１０として構成される。レギュレータ用ＩＣには、基準電圧Ｖrefを生成する基準電圧回路１１や、直流電圧源からの直流電圧ＶCCが印加される電圧入力端子ＶＩＮの電圧Ｖinの立ち上がりを検出して、内部回路の動作を有効にするためのイネーブル信号ＥＮ３を生成する入力電圧立上り検出回路１２が設けられている。

また、この実施形態におけるレギュレータ用ＩＣ１０は、電圧入力端子ＶＩＮと出力端子ＯＵＴとの間にＰＮＰバイポーラトランジスタからなる電圧制御用のトランジスタＴｒ１が接続され、出力端子ＯＵＴと接地点との間には、出力電圧Ｖoutを分圧するブリーダ抵抗Ｒ１，Ｒ２が直列に接続されている。このブリーダ抵抗Ｒ１，Ｒ２により分圧された電圧ＶFBが、上記電圧制御用のトランジスタＴｒ１のベース端子を制御する誤差アンプ１３の非反転入力端子にフィードバックされている。

そして、上記誤差アンプ１３は、フィードバック電圧ＶFBと基準電圧回路１１から出力される基準電圧Ｖrefを抵抗分圧して生成される参照電圧Ｖref1との電位差に応じて電圧制御用のトランジスタＴｒ１を制御して、出力電圧Ｖoutが所望の電位になるように制御する。この実施形態のシリーズレギュレータは、上記のようなトランジスタＴｒ１のフィードバック制御によって、出力電流Ｉoutがある値以下では出力電圧Ｖout（入力電圧ＶCCを降圧した電圧）を一定に保持するように動作する。
出力端子ＯＵＴには、出力電圧Ｖoutを安定化させる外付けのコンデンサＣOUTが接続され、出力端子ＯＵＴと接地点との間には、放電用のＮＰＮトランジスタＴｒ３が接続されている。このトランジスタＴｒ３は、電源がオフされた際にオンされて出力端子ＯＵＴに接続されているコンデンサＣOUTの電荷を引き抜いて出力電圧Ｖoutを素早く立ち下げる働きをする。

また、本実施形態のレギュレータ用ＩＣ１０には、エミッタ端子が上記電圧制御用トランジスタＴｒ１のエミッタ端子に接続されＴｒ１のベース電圧と同一の電圧がベース端子に印加されることで電圧制御用トランジスタＴｒ１とカレントミラーを構成し、Ｔｒ１によって流される出力電流Ｉoutに比例した電流ＩMONIを流す電流検出用のトランジスタＴｒ２と、該トランジスタＴｒ２と直列に接続され、Ｔｒ２のコレクタ電流を電圧に変換する電流−電圧変換手段としてのセンス抵抗Ｒｓが接続される外部端子ＲＬＡＴが設けられている。電流検出用のトランジスタＴｒ２はＴｒ１の１／Ｎの大きさ（サイズ）を有しＴｒ１のコレクタ電流の１／Ｎの大きさの電流を流す。サイズ比Ｎは例えば数１００〜数１０００程度の値とすることができ、それにより電流検出用トランジスタＴｒ２に流れる電流ＩMONIは非常に小さなものとすることができ、電流検出用の抵抗Ｒｓにおける損失を低減することができる。

さらに、本実施形態のレギュレータ用ＩＣ１０には、出力電圧Ｖoutを分圧するブリーダ抵抗Ｒ３，Ｒ４と、このブリーダ抵抗Ｒ３，Ｒ４により分圧された電圧と上記基準電圧回路１１からの参照電圧Ｖref2とを比較して、負荷の短絡などで出力電圧Ｖoutが低下する異常な状態が発生していないか監視する出力電圧監視用コンパレータ１４が設けられている。また、特に限定されるものではないが、この実施形態のレギュレータ用ＩＣ１０には、例えば電流検出用トランジスタＴｒ２のコレクタ電圧を監視し、ラッチアップ判定電流（例えば100mA）よりも大きな過電流（例えば４００mA）が流れる状態が発生すると、電圧制御用トランジスタＴｒ１のベース電圧を制御することで垂下型特性に従って出力電圧Ｖoutを低下させるカレントリミット回路が設けられている。

また、本実施形態のレギュレータ用ＩＣ１０には、上記電流検出用トランジスタＴｒ２のコレクタ電圧と上記基準電圧回路１１からの参照電圧Ｖref3とを比較して、負荷におけるラッチアップ現象（寄生サイリスタの導通など）で出力電流Ｉoutが所定値（例えば100mA）以上流れていないか監視するためのラッチアップ電流監視用コンパレータ１５が設けられている。
さらに、上記出力電圧監視用コンパレータ１４の出力端子には、該コンパレータの出力電圧を分圧する抵抗Ｒ５，Ｒ６と、この抵抗Ｒ５とＲ６との接続ノードに接続されたインバータ１５と、抵抗Ｒ５とＲ６との接続ノードに接続された外部端子ＶＯＣとが設けられている。

上記外部端子ＶＯＣには出力電流監視時間設定用のコンデンサＣd1が接続され、出力電圧監視用コンパレータ１４の出力が、出力電圧Ｖoutが正常状態であることを示すハイレベルに変化すると、抵抗Ｒ５，Ｒ６とコンデンサＣd1の時定数により決まる時間経過後にインバータＩＮＶ１の出力がローレベルに変化し、該インバータＩＮＶ１の出力によって上記ラッチアップ電流監視用コンパレータ１５が能動化される。これは、電源投入時にラッシュ電流が流れたとしても、出力電圧監視用コンパレータ１４の出力を遅延して所定時間後にラッチアップ電流監視用コンパレータ１５を能動化することで、電源投入直後はラッチアップ電流監視用コンパレータ１５が動作しないようにマスクをかけるためである。これにより、電流監視用コンパレータ１５によるラッシュ電流の誤検出を防止することができる。

さらに、本実施形態のレギュレータ用ＩＣ１０には、基準電圧回路１１からの基準電圧Ｖrefに応じた電流Ｉrefを流す基準電流源ＩＳと、該基準電流源ＩＳが接続されたトランジスタＴｒ４と、該トランジスタＴｒ４とカレントミラー接続されたトランジスタＴｒ５，Ｔｒ６と、トランジスタＴｒ５，Ｔｒ６のコレクタ端子に接続された外部端子ＣＤ，ＣＲとが設けられている。トランジスタＴｒ５，Ｔｒ６は基準電流Ｉrefに比例する電流Ｉ１，Ｉ２を生成する定電流源として機能する。外部端子ＣＤ，ＣＲにはそれぞれ外付けのコンデンサＣ１，Ｃ２が接続されている。

また、上記トランジスタＴｒ５と外部端子ＣＤとの接続ノードＮ１との間には、オン、オフスイッチとして機能するトランジスタＴｒ７が設けられているとともに、接続ノードＮ１にはヒステリシス・コンパレータ１６の反転入力端子が接続され、トランジスタＴｒ６と外部端子ＣＲとの接続ノードＮ２との間には、オン、オフスイッチとして機能するトランジスタＴｒ８が設けられているとともに、接続ノードＮ２にはヒステリシス・コンパレータ１７の反転入力端子が接続されている。定電流源としてのトランジスタＴｒ５とコンデンサＣ１とコンパレータ１６とによってラッチアップに相当するような電流の継続時間（出力電流監視時間）を計時する第１のタイマ回路が構成され、定電流源としてのトランジスタＴｒ６とコンデンサＣ２とコンパレータ１７とによってレギュレータの再起動により出力が復帰するまでの時間（再起動時間）を計時する第２のタイマ回路が構成される。

そして、上記コンパレータ１６の出力はインバータＩＮＶ２を介してＲＳフリップフロップ１８のセット端子に入力され、コンパレータ１７の出力はインバータＩＮＶ２を介してＯＲゲートＧ１に入力されている。また、ＯＲゲートＧ１の他方の入力端子には、入力電圧立上り検出回路１２から信号ＥＮ３が入力され、ＯＲゲートＧ１の出力信号がＲＳフリップフロップ１８のリセット端子に入力されている。

さらに、本実施形態のレギュレータ用ＩＣ１０には、誤差アンプ１３の動作／非動作を制御する制御回路１９が設けられており、上記ＲＳフリップフロップ１８の反転出力端子／Ｑの出力信号LDO_CONTや電圧入力端子ＶＩＮの電圧（ＣＯＮＴ）が制御回路１９に入力され、これらの信号、電圧に応じて誤差アンプ１３の動作を制御するようになっている。制御回路１９は、電圧入力端子ＶＩＮの電圧（ＣＯＮＴ）が立ち上がると誤差アンプ１３を能動化して出力電圧の制御動作を開始させるとともに、接続ノードＮ１の電位が参照電圧Ｖref5に達して上記ＲＳフリップフロップ１８がコンパレータ１７の出力信号でセットされその反転出力端子／Ｑの出力信号LDO_CONTがローレベルに変化されると、誤差アンプ１３を非能動化して出力電圧の制御動作を停止させる。上記誤差アンプ１３と制御回路１９とにより出力電圧制御回路が構成される。

次に、本実施形態のレギュレータ用ＩＣ１０の動作について、図２のフローチャートを用いて説明する。
本実施形態のレギュレータ用ＩＣ１０においては、電源投入後、電圧入力端子ＶＩＮの入力電圧ＶCCが立ち上がるまで待機する（ステップＳ１：Ｎｏ）。そして、入力電圧ＶCCが立ち上がる、すなわち入力電圧立上り検出回路１２から出力される信号ＥＮ３がハイレベルになる（ステップＳ１：Ｙｅｓ）と、内部回路が動作を開始する（ステップＳ２）。

続いて、出力端子ＶＯＵＴに接続されている容量へ電荷を充電したか否か（ラッシュ電流の有無）で動作が分かれる（ステップＳ３）。例えば、出力端子ＶＯＵＴにコンデンサが接続されていない場合には、出力容量への電荷の充電がない（ステップＳ３：Ｎｏ）ので、異常状態（外付け部品異常：出力コンデンサなし）となる。一方、出力容量への電荷を充電がある（ステップＳ３：Ｙｅｓ）と、次の動作に移行して、出力電圧ＶOUTが所定の電圧値以上に立ち上がるか否かで動作が分かれる（ステップＳ４）。

ステップＳ４で、出力電圧ＶOUTが所定の電圧値以上に立ち上がっている（ステップＳ４：Ｙｅｓ）と、次のステップで電源投入時に正常な出力電流（負荷電流）が流れているか検出して、正常な出力電流が流れていない場合（ステップＳ５：Ｎｏ）には、ステップＳ８の出力電圧の判定動作に移行する。また、電源投入時に正常な出力電流（負荷電流）が流れている場合（ステップＳ５：Ｙｅｓ）には、レギュレータは正常に立ち上がっており、その後、出力電流が正常であるか監視する動作をして、出力電流が正常であれば入力電圧ＶCCがオフされるまでレギュレータは正常に動作を行い（ステップＳ６，Ｓ７）、入力電圧ＶCCがオフされる（ステップＳ７：Ｙｅｓ）とレギュレータの動作は停止する。

一方、出力電流ＩOUTに異常があれば（ステップＳ５：Ｎｏ）、そのときの出力電圧ＶOUTが所定の設定値以下であるか否かで動作が分かれる（ステップＳ８）。出力電圧ＶOUTが所定の設定値以下である（ステップＳ８：Ｙｅｓ）場合には、ラッチアップ電流（例えば100mA）が流れている状態であると判断して、外部端子ＣＤに接続されているコンデンサＣ１を定電流で充電することで出力電流監視時間（例えば１ｍｓ）を計時した後、レギュレータの動作を停止する（ステップＳ９〜Ｓ１１）。その後、外部端子ＣＲに接続されているコンデンサＣ２を定電流で充電することで再起動時間（例えば１０ｍｓ）を計時（ステップＳ１２）した後、レギュレータを再起動（ステップＳ１３）して、ステップＳ１に戻り入力電圧ＶCCが立ち上がっているか判断して上記動作を繰り返す。このときステップＳ１３からステップＳ３へ戻るようにしても良い。

また、ステップＳ８で、出力電圧ＶOUTが所定の設定値以下でない（ステップＳ７：Ｎｏ）場合には、ステップＳ１４へ移行する。ここで、ラッチアップ電流よりも大きな異常電流（例えば400mA）が流れていたとすると、レギュレータ用ＩＣは外部端子ＣＤに接続されているコンデンサＣ１を定電流で充電することで出力電流監視時間（例えば１ｍｓ）の計時と外部端子ＣＲに接続されているコンデンサＣ２を定電流で充電することで再起動時間（例えば１０ｍｓ）の計時を開始する（ステップＳ１５）。そして、出力電流監視時間（例えば１ｍｓ）を計時した時点でレギュレータの動作を停止する（ステップＳ１６）。
その後、正常に再起動時間（例えば１０ｍｓ）を計時していれば（ステップＳ１７：Ｙｅｓ）、レギュレータを再起動（ステップＳ１８）してステップＳ１に戻り入力電圧ＶCCが立ち上がっているか判断して上記動作を繰り返す。また、ステップＳ１７で正常に再起動時間を計時していない場合（ステップＳ１７：Ｎｏ）には、負荷またはレギュレータ用ＩＣに何らかの異常があるため、異常状態となる。

図３には、本実施形態のレギュレータ用ＩＣ１０を使用したシステムにおいて、電源が投入されてレギュレータが正常に起動した後、異常電流（ラッチアップ電流）が発生して一旦レギュレータが停止し、所定の復帰時間経過後にレギュレータが再起動する場合のレギュレータ内部の各種電位の変化の様子がタイミングチャートとして示されている。以下、図３のタイミングチャートに従ってレギュレータの動作を説明する。

レギュレータの電源が投入されると、入力電圧Ｖｉｎおよび電源立上り信号ＣＯＮＴが立ち上がる（タイミングｔ１）。すると、入力電圧立上り検出回路１２の出力信号ＥＮ３がローレベルからハイレベルに変化してＲＳフリップフロップ１８がリセットされ、反転出力端子／Ｑの出力信号LDO_CONTがハイレベルに変化して、制御回路１９が誤差アンプ１３を能動化する（タイミングｔ２）。
このとき、まだ出力電圧は立ち上がっておらずフィードバック電圧ＶFBが低いため、制御回路１９によってトランジスタＴｒ１が強いオン状態されて、出力電流Ｉoutとして出力端子に接続されているコンデンサを充電する比較的大きなラッシュ電流が流れる（期間Ｔ１）。なお、タイミングｔ１とｔ２は異なるが、図３の時間スケールではほぼ同時であるので、図３では同一のタイミングとして表している。

出力電流Ｉoutが流れると、ラッチアップ電流を監視する電流監視用コンパレータ１５が出力電流Ｉoutを検出可能であるが、出力電圧Ｖoutが所定の電位Ｖref_OUT（＝Ｖref2）に立ち上がるまでは、コンパレータ１４の出力がハイレベルであるため、それを遅延した信号ＥＮ２によって電流監視用コンパレータ１５が動作しないようにマスクがかけられる。そのため、電流監視用コンパレータ１５の出力信号LAT_DETは変化せず、マスクが解除されたタイミングｔ３でLAT_DETはハイレベルに変化することとなる。これにより、電流監視用コンパレータ１５によるラッシュ電流の誤検出が防止される。

その後、負荷が起動されたタイミングｔ４で出力電流Ｉoutが流れ始め、誤差アンプ１３により出力電圧Ｖoutを一定にする制御が開始される。そして、タイミングｔ５で負荷に異常（ラッチアップ）が発生して出力電流Ｉoutが増加すると、電流監視用コンパレータ１５がそれを検出して出力信号LAT_DETがローレベルに変化する。
これにより、コンパレータ１６の反転入力端子側に接続されているスイッチ・トランジスタＴｒ７がオフされることで、外部端子ＣＤに接続されているコンデンサＣ１の充電が開始され、ノードＮ１の電位Ｖn1が徐々に上昇して行き、所定時間Ｔ２（１ｍＳ）を経過するとコンパレータ１６の出力が変化してＲＳフリップフロップ１８がセットされる。すると、ＲＳフリップフロップ１８の反転出力端子／Ｑの出力信号LDO_CONTがローレベルに変化して、制御回路１９が誤差アンプ１３の動作すなわちレギュレータ動作を停止させるため、出力電圧Ｖoutが立ち下がり始める（タイミングｔ６）。

また、出力電圧Ｖoutが立ち下がると、出力電圧監視用のコンパレータ１４の出力電圧VOUT_COMPがローレベルに変化する。これにより、コンパレータ１７の反転入力端子側に接続されているスイッチ・トランジスタＴｒ８がオフされることで、外部端子ＣＲに接続されているコンデンサＣ２の充電が開始され、ノードＮ２の電位Ｖn2が徐々に上昇して行き、所定時間Ｔ３（１０ｍＳ）を経過するとコンパレータ１７の出力が変化してＲＳフリップフロップ１８がリセットされる。すると、ＲＳフリップフロップ１８の反転出力端子／Ｑの出力信号LDO_CONTがハイレベルに変化して、制御回路１９が誤差アンプ１３の動作すなわちレギュレータ動作を開始させるため、出力電圧Ｖoutが立ち上がり始める（タイミングｔ７）。
なお、このときにも、出力端子に向かってラッシュ電流が流れるが、出力電圧監視用のコンパレータ１４の出力による電流監視用コンパレータ１５のマスク動作で、電流監視用コンパレータ１５によるラッシュ電流の誤検出が防止される。

以上説明したように、上記実施形態のシリーズレギュレータ用ＩＣによれば、ラッチアップ電流を検出すると電源を一旦停止して、再起動させることができるため、ラッチアップ電流の発生による負荷の破壊およびレギュレータ用ＩＣの自己破壊を防ぐことができる。また、レギュレータ用ＩＣ自身が出力電圧かつ出力電流を監視して、ラッチアップ電流の発生を検出すると出力電圧を一時停止させ、再起動させる構成を有することによって、メンテナンスフリーで高信頼性の電源装置を実現することが可能となる。
さらに、異常な出力電流が流れている時間を計時するタイマ回路および電源再起動までの時間を計時するタイマ回路を、定電流源とコンデンサとで構成するとともに、前記コンデンサを外付け素子として接続可能な外部端子を設けているので、ラッチアップ電流の検出のための時間と電源再起動までの時間を別々に設定することができ、使用するシステムに最適な電源装置を実現することができる。

本実施形態のレギュレータ用ＩＣ１０を使用したシステムにおいては、ラッチアップが発生した際に、負荷インパーダンスとの兼ね合いによって、制限電流（垂下値）以上の電流が流れる負荷状態（例えば出力電圧が４Ｖで、出力電流が400mAであれば１０Ωまでは出力は低下しないが、負荷が５Ωとなった場合には出力電圧が２Ｖ（400mA×5Ω）まで低下する）の際には、ラッチアップ電流発生時に出力が低下することとなる。図４には、そのような異常電流が発生した場合のレギュレータ内部の各種電位の変化の様子がタイミングチャートとして示されている。なお、タイミングｔ４までは図３のタイミングチャートと同じであるので説明を省略し、タイミングｔ５以降の動作について説明する。
図４のタイミングチャートでは、タイミングｔ５で負荷に異常（短絡等）が発生して出力電流Ｉoutが増加するとともに出力電圧Ｖoutが低下すると、電流監視用コンパレータ１５が異常電流を検出して出力信号LAT_DETがローレベルに変化するとともに、出力電圧監視用コンパレータ１４が出力電圧Ｖoutの低下（例えば５Ｖ→２．５Ｖ）を検出して出力信号VOUT_COMPがローレベルに変化する。

これにより、スイッチ・トランジスタＴｒ７がオフされることで外部端子ＣＤに接続されているコンデンサＣ１の充電が開始されるとともに、トランジスタＴｒ８がオフされることで、外部端子ＣＲに接続されているコンデンサＣ２の充電が開始される。そして、ノードＮ１の電位Ｖn1が徐々に上昇して行き、所定時間（１ｍＳ）を経過するとコンパレータ１６の出力が変化してＲＳフリップフロップ１８がセットされ、制御回路１９が誤差アンプ１３の動作すなわちレギュレータ動作を停止させるため、出力電圧Ｖoutが立ち下がる（タイミングｔ６）。
また、トランジスタＴｒ８がオフされることで外部端子ＣＲに接続されているコンデンサＣ２の充電が開始され、ノードＮ２の電位Ｖn2が徐々に上昇して行き、タイミングｔ５から所定時間（１０ｍＳ）を経過するとコンパレータ１７の出力が変化して、制御回路１９が誤差アンプ１３の動作すなわちレギュレータ動作を開始させるため、出力電圧Ｖoutが立ち上がり始める（タイミングｔ７）。

上記のように、レギュレータの動作中に、タイミングｔ５で、ラッチアップ時に制限電流まで電流を流す負荷状態の場合には、ラッチアップ電流の継続時間を計時するタイマ回路と同時にレギュレータの再起動時間を計時するタイマ回路の動作を開始させることができ、これにより異常電流が流れてレギュレータが停止した場合における再起動時間を短縮することができる。
なお、タイミングｔ５で、ＩＣの制限電流値以上の電流が流れた場合には、カレントリミット回路が動作して垂下型特性に従って出力電圧Ｖoutが立ち下がる。この場合にも出力電圧Ｖoutが立ち下がることに応じて出力電圧監視用のコンパレータ１４の出力電圧VOUT_COMPがローレベルに変化することで、レギュレータの再起動時間を計時するタイマ回路の動作を開始させることができる。

次に、上記実施形態のシリーズレギュレータ用ＩＣの変形例について説明する。
第１の変形例は、図１に破線で示すように、ＲＳフリップフロップ１８の反転出力端子／Ｑから出力される信号LDO_CONTを、チップ外部へ出力するための外部端子ＬＣＯを設けるようにしたものである。
図５は、この第１の変形例のレギュレータ用ＩＣの応用システムの例を示す。図５のシステムは、シリーズレギュレータ用ＩＣ１０を備えた電源装置から供給される電源によって動作するマイクロコンピュータ２１を備えたシステム２０において、シリーズレギュレータ用ＩＣ１０に設けられた外部端子ＬＣＯから出力される信号LDO_CONTを計数するためのカウンタ回路２２を設けたものである。なお、カウンタ回路２２が計数した値は、マイクロコンピュータ２１が読み込んでも良いし、図示しない検査装置が読み込むようにしても良い。

上記のような応用システムとしては、例えば遊技機の制御システムが考えられる。遊技機の制御装置（マイクロコンピュータ）は、静電気等によるノイズが発生し易い劣悪な環境下に置かれており、ノイズの発生でラッチアップが発生してマイクロコンピュータが暴走するという現象が起きるという課題がある。
そのため、遊技機の制御システムに図５のシステムを適用することで、マイクロコンピュータが暴走するおそれがあるラッチアップの発生頻度をカウンタ回路で計数することができ、それによってノイズの発生し易い遊技機や環境を把握することができる。

図６は、上記実施形態のシリーズレギュレータ用ＩＣの第２の変形例を示す。
この変形例は、出力復帰時間を計時するためのタイマ回路を構成するコンパレータ１７の制御信号を変えたものである。具体的には、上記実施例（図１）では、コンパレータ１７の反転入力端子側に接続されているスイッチ・トランジスタＴｒ８をオン・オフする制御信号を、出力電圧監視用コンパレータ１４の出力信号LOUT_COMPとしているものを、この変形例では図６に示すように、異常電流の検出時間を計時するためのタイマ回路を構成するコンパレータ１６の出力信号を、トランジスタＴｒ８をオン・オフする制御信号としたものである。
このような構成においても、図３に示すようなタイミングに従って、ラッチアップ電流の検出によるレギュレータ動作の停止と、その後、所定時間経過するとレギュレータを再起動させる制御が可能である。コンパレータ１６の出力信号と出力電圧監視用コンパレータ１４の出力信号LOUT_COMPの両方の信号に基づいてトランジスタＴｒ８をオン・オフする制御信号を生成するようにしても良い。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば前記実施形態では、図１のレギュレータにおいて、回路を構成するトランジスタとしてバイポーラトランジスタを使用したものを示したが、本発明は、バイポーラトランジスタの代わりにＭＯＳトランジスタを使用した回路にも適用することができる。また、チップ内部にチップ温度を検出する素子を有し、チップ温度が所定値以上になった場合に、レギュレータの動作を停止させるサーマルシャットダウン回路を設けるようにしても良い。
さらに、以上の説明では、本発明をシリーズレギュレータ用ＩＣに適用した例を説明したが、本発明にそれに限定されるものではなく、二次電池を充電する充電装置を構成する充電制御用ＩＣにも利用することができる。

１１ 基準電圧回路
１２ 入力電圧立上り検出回路
１３ 誤差アンプ
１４ 出力電圧監視用コンパレータ
１５ 電流監視用コンパレータ
１９ 制御回路
Ｔｒ１ 電圧制御用トランジスタ
Ｔｒ２ 電流検出用トランジスタ
Ｔｒ５，Ｔｒ６ 定電流用トランジスタ

Claims (5)

1. 入力端子と出力端子との間に接続された制御用トランジスタと、
   出力側からのフィードバック電圧に応じて出力電圧が一定になるように前記制御用トランジスタを制御する出力電圧制御回路と、
   前記制御用トランジスタとカレントミラー回路を構成するように接続された電流検出用のトランジスタと、前記電流検出用のトランジスタと直列に接続される電流−電圧変換素子により変換された電圧と所定の第１電圧とを比較する第１電圧比較回路とを備え、前記制御用トランジスタにより前記出力端子へ流される出力電流が所定の電流値よりも高い状態を検出する電流監視回路と、
   前記電流監視回路が、出力電流が所定の電流値よりも高い状態を検出している期間を計時する第１タイマ回路と、
   出力電圧が所定の電圧値に下がった時点からの経過時間を計時する第２タイマ回路と、
   を備え、
   前記出力電圧制御回路は、前記第１タイマ回路の計時時間が予め定められた第１時間よりも長くなった場合に、前記制御用トランジスタをオフ状態にして前記出力電流を遮断し、前記第２タイマ回路の計時時間が予め定められた第２時間よりも長くなった場合に、前記制御用トランジスタをオン状態にして前記出力電流を流すように構成され、
   前記出力電圧と所定の第２電圧とを比較する第２電圧比較回路と、前記第２電圧比較回路の出力信号を遅延する遅延回路と、を備え、前記第１電圧比較回路は、前記遅延回路からの信号によって、前記入力端子に入力されている電圧が立ち上がった後、所定時間を経過するまで動作しないように構成されていることを特徴とするレギュレータ用半導体集積回路。
2. 前記第１タイマ回路および第２タイマ回路は、それぞれ、コンデンサと該コンデンサを充電可能な定電流源とによって構成されるとともに、前記第１タイマ回路を構成するコンデンサを外付け素子として接続可能な第１外部端子と、前記第２タイマ回路を構成するコンデンサを外付け素子として接続可能な第２外部端子とを備えていることを特徴とする請求項１に記載のレギュレータ用半導体集積回路。
3. 前記電流-電圧変換素子は、当該電流-電圧変換素子が前記電流検出用のトランジスタと直列形態となるように設けられた所定の外部端子に外付け素子として接続可能に構成されていることを特徴とする請求項１または２に記載のレギュレータ用半導体集積回路。
4. 前記第２タイマ回路は、前記第２電圧比較回路の出力信号によって、前記出力電圧が前記第２電圧よりも低くなった時点から計時動作を開始するように構成されていることを特徴とする請求項１〜３のいずれかに記載のレギュレータ用半導体集積回路。
5. 前記第１タイマ回路が前記第１時間を計時したことに応じて前記制御用トランジスタがオフ状態にされたことを示す信号を外部へ出力可能な外部端子が設けられていることを特徴とする請求項１〜４のいずれかに記載のレギュレータ用半導体集積回路。

Images